CN1890606A - 用于图形化宽度显著不同的线的复合光学光刻方法 - Google Patents

用于图形化宽度显著不同的线的复合光学光刻方法 Download PDF

Info

Publication number
CN1890606A
CN1890606A CNA2004800362952A CN200480036295A CN1890606A CN 1890606 A CN1890606 A CN 1890606A CN A2004800362952 A CNA2004800362952 A CN A2004800362952A CN 200480036295 A CN200480036295 A CN 200480036295A CN 1890606 A CN1890606 A CN 1890606A
Authority
CN
China
Prior art keywords
photoresist
module
exposure
interference
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800362952A
Other languages
English (en)
Inventor
亚恩·博罗多夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1890606A publication Critical patent/CN1890606A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种复合图形化技术可以包括三个光刻过程。第一光刻过程在第一光致抗蚀剂上形成交替的、连续的基本等宽的线和间隙的周期性图形。第二光刻过程使用非干涉光刻技术打断所述被图形化的线的连续性，并形成预期的集成电路特征的一部分。所述第一光致抗蚀剂可以被显影。第二光致抗蚀剂在所述第一光致抗蚀剂之上形成。第三光刻过程使用非干涉光刻技术来曝光所述第二光致抗蚀剂上的图形，并形成集成电路图形的剩余预期特征。

Description

用于图形化宽度显著不同的线的复合光学光刻方法
背景
集成电路(IC)制造过程可以在晶片上沉积各种材料层，并在所沉积的层上形成光敏抗蚀剂(光致抗蚀剂)。所述过程可以使用光刻来使光通过被图形化的掩模版(reticle)(掩模(mask))到达光致抗蚀剂，或者使光从被图形化的掩模版(掩模)反射到达光致抗蚀剂。来自掩模版的光将被图形化的图像转移到光致抗蚀剂上。所述过程可以去除被曝光的光致抗蚀剂部分。一种过程可以蚀刻晶片未受剩余的光致抗蚀剂保护的部分，以形成集成电路特征。
半导体工业可以不断地努力降低晶体管特征的尺寸，以便提高晶体管密度并改善晶体管性能。这种愿望已经驱使了在光刻技术中使用的光波长的减小，以便在光致抗蚀剂中限定出更小的IC特征。制造和运转复杂的光刻曝光工具可能花费更巨。
附图简要说明
图1A示出了一种干涉光刻装置。
图1B示出了衍射光栅的实施例，所述衍射光栅具有允许光通过并辐射衬底上的光致抗蚀剂的狭缝。
图2示出了由图1A或图1B的干涉光刻装置产生的间隙和线的干涉图形的潜像或实像。
图3A示出了由第一、第二和第三光刻过程形成的具有显著不同宽度的线的预期最终布图(layout)。
图3B示出了图2的连续、非曝光(non-exposed)线和被曝光的(exposed)间隙的潜图形(latent pattern)被第二光刻过程更改以后的布图。
图3C示出了第二光刻过程掩模或其对应的无掩模图形化数据库的近似曝光布图。
图3D示出了第三光刻过程使用的第二掩模的对应布图。
图4A到图4H示出了用于曝光光致抗蚀剂上的区域的第二光刻过程以及后续的显影、蚀刻和剥离过程的实施例。
图5示出了具有可移动晶片台的复合光学光刻曝光系统。
图6示出了第二图形化系统的光学光刻实施方案。
图7是复合光刻图形化技术的流程图。
图8示出了产生用于第二光刻过程的掩模的布图的过程。
图9示出了设计布图的实施例。
图10示出了剩余布图的实施例。
图11示出了沿D方向扩展之后的剩余布图。
详细描述
常规的图形化技术可能使用配备有复杂照明系统的昂贵的衍射受限的、高数值孔径(NA)、高像差校正的透镜或工具。常规图形化技术也可能使用复杂和昂贵的掩模，所述掩模采用各种相移器(phase shifter)和复杂的光学邻近校正(optical proximity correction，OPC)。
本申请涉及复合光学光刻图形化技术，与常规光刻技术相比，所述技术可以形成更小的集成电路特征。对于衬底(substrate)上给定的区域，复合图形化技术可以提供更高的集成电路特征密度。
复合图形化技术可以包括两个或更多个光刻过程。第一光刻过程可以使用干涉光刻在第一光致抗蚀剂上形成周期性交替的宽度基本相等的线和间隙的图形。第二光刻过程可以使用非干涉光刻技术来打断由第一光刻过程形成的图形化线的连续性，并去除在那里需要图形化宽度大得多的特征的布图区域之上的抗蚀剂。第一光致抗蚀剂可以被显影，并且可以形成第二光致抗蚀剂。第三光刻可以曝光具有比干涉图形线宽度大得相当多的宽度的特征。
复合图形化技术可以形成具有显著不同宽度的线的图形。例如，一条线宽度可以比另一条线宽度大10％。又例如，一条线宽度可以比另一条线宽度大30％。在集成电路(IC)制造中，可能期望具有显著不同宽度的图形化线，例如用于图形化具有显著不同宽度的栅极。具有显著不同宽度的栅极可以优化集成电路的速度和/或功率性能。
在另一个实施方案中，第一过程可以包括非干涉光刻技术，并且第二过程可以包括干涉光刻技术。
第一光刻过程
图1A示出了干涉(干涉计的)光刻装置100。干涉光刻装置100可以包括分束器(beamsplitter)104和两个反射镜106A、106B。分束器104可以从具有预先确定的曝光波长(λ)的辐射源接收辐射(radiation)，例如经过调节(被扩束和准直)的激光束102。分束器104可以将辐射102引导到反射镜106A、106B。反射镜106A、106B可以在具有光敏介质的衬底108上形成干涉图形200(图2)，光敏介质例如光致抗蚀剂层107。可以获得很多具有各种复杂性和精密性的干涉光刻工具设计。正光致抗蚀剂或负光致抗蚀剂均可以用于这里所描述的过程。θ可以是光致抗蚀剂107的表面法线和入射在光致抗蚀剂107上的辐射光束之间的角度。
图2示出了由图1A的干涉光刻装置100产生的间隙204(被曝光)和线202(非曝光)的干涉图形200的潜像或实像。“潜”指光致抗蚀剂107上由于辐射所致经历了化学反应但是还未在溶液中显影以便去除正色调光致抗蚀剂107的被曝光区域的图形(下面描述的图4C)。线202可以具有基本相等的宽度。间隙204可以具有或不具有和线202的宽度相等的宽度。
“节距(pitch)”是图2中线宽度和间隙宽度之和。如光学领域普通技术人员所知的那样，可以被具有预先确定的波长λ和数值孔径NA的投影光学曝光装置分辨的“最小节距”可以被表示为：
节距/2＝(k1(λ/ni))/NA，
其中，NA是光刻工具中投影透镜的数值孔径，而“ni”是衬底108和光学投影系统的最后一个元件，例如反射镜106A和108B，之间的介质的折射率。目前在微光刻中使用的光学投影系统使用空气，空气有ni＝1。对于液浸式显微光刻系统，ni＞1.4。对于ni＝1，节距可以被表示为：
节距/2＝k1λ/NA
节距＝2k1λ/NA
其中k1叫做瑞利(Rayleigh)常数。“NA”可以被表示为：
NA＝n0sinθ。
NA可以等于1。
如果k1＝0.25并且n0约等于1，则节距可以被表示为：
节距＝2(.25)λ/n0sinθ≌λ/2sinθ。
其他的k1值可以大于0.25。
图1A的干涉光刻装置100可以获得如下表示的“最小节距”(最小线宽度加上间隙宽度)：
最小节距≌/2。
线202和间隙204可以具有接近λ1/2的节距P1，其中λ1是在干涉光刻过程中使用的辐射波长。波长λ1可以等于193nm、157nm或超紫外(extreme ultraviolet，EUV)波长，例如11到15nm。通过改变图1A中干涉光束的角度θ可以获取更大的节距。
被曝光的间隙204或者非曝光线202的最小特征尺寸可以等于、小于或大于四分之一个曝光波长(λ/4)。
第一(干涉光刻)过程可以以利用具有最大处理范围的光学图形化可获得的最大密度来限定最终图形的所有最小关键特征的宽度。
代替分束器104，可以使用例如棱镜或者衍射光栅的任何分光元件在光致抗蚀剂107上产生交替的线202和间隙204的图形200。
图1B示出了衍射光栅120的实施例，衍射光栅120具有允许光通过并辐射衬底108上的光致抗蚀剂107的狭缝122。衍射光栅120结合投影光学设备可以产生和图1A的分束器104及反射镜106A、106B相同的干涉图形200(图2)。
由干涉光刻形成的干涉图形200的尺寸可以等于一个管芯、多个管芯或整个晶片，例如300毫米晶片或者更大的下一代晶片尺寸。由于大的焦深，干涉光刻可以具有对干涉图形200的良好尺寸控制。
干涉光刻可以比基于透镜的光刻具有更低的分辨率极限(lower resolution limit)和更好的尺寸控制。因为干涉光刻的焦深可以是数百到数千微米，和某些常规光刻技术的几分之一微米的焦深(例如0.3微米)形成对照，所以干涉光刻可以比基于透镜的光刻具有更高的工艺容限(process margin)。焦深在光刻中可能很重要，因为光致抗蚀剂由于以下原因可能并非完全平坦(a)光致抗蚀剂在一个或更多个金属层和电介质层上形成，或(b)半导体晶片自身可能并非足够平坦。
和其他的光刻技术形成对照，干涉光刻的实施方案可能不需要复杂的照明装置、昂贵的透镜、投影及照明光学设备或复杂的掩模。
第二光刻过程
第二光刻过程可以包括一个或更多个非干涉光刻技术，诸如光学光刻、压印光刻(imprint lithography)和电子束(e-beam)光刻的常规光刻技术。第二光刻过程可以使用如下面参考图3C和图4B描述的那样的掩模(或者掩模版)。第二光刻过程可以使用“修整(trim)”掩模技术、另一种基于掩模的技术或者无掩模图形化技术。第二光刻过程可以使用超紫外(EUV)光刻。
第二光刻过程可以去除具有由第一光刻过程所形成的图形的最小线宽度Wi的线202的不想要的部分。
图3A示出了线202、310的预期布图300的实施例，由上面描述的干涉光刻过程和下面描述的第二和第三光刻过程形成的线202、310具有显著不同的宽度W1、W4和W5。W4是连接其他两条取向垂直于W4的线202的线。所以，W4的“宽度”垂直于那些线202的宽度。为了说明的目的，在图3A中，布图和宽度W1、W4、W5上的差别可能被夸大。
图3B示出了图2的连续、非曝光线202和被曝光的间隙204的潜图形200(由干涉光刻过程在光致抗蚀剂107上形成)已经被第二光刻过程更改以后的布图320。第二光刻过程曝光了区域318A-318C，这把正光致抗蚀剂中形成的非曝光连续线202的一部分曝光
(去除)。由干涉光刻过程形成的非曝光线202具有宽度W1，宽度W1可以是图3A中最窄的预期的线202的宽度。宽度W1比被曝露给第二光刻过程的辐射的区域318A-318C的宽度W2、W3和W5(图3B)更窄。第二光刻过程可以曝光一大片318C，这对图形200的几条线202(图2)进行了曝光。
第二光刻过程打断了在第一光刻过程中产生的周期性交替的连续线202和间隙204的连续性和规则性。
图3C中的第二光刻过程的曝光掩模330(或者无掩模图形化工具数据库)的图形布图可以是(a)预期的最终图形，例如图3A中的布图300和(b)由干涉光刻过程形成的图形200(图2)之间的布尔差(Boolean Difference)。图3C中示出了第二过程的掩模330(或其对应的无掩模图形化数据库)的近似曝光布图。图3C示出了不透明掩模330中的透明区域318A-318C。如果第二处理的图形化是利用针对正抗蚀剂的投影光学光刻产生的，则透明区域318A-318C曝露给透过掩模330的辐射。因此，图3B中的间隙204和区域318A-318C分别曝露给第一和第二光刻正抗蚀剂过程期间的辐射。
在一种实施方案中，第二光刻过程的最小节距P2(图3C)可以是上面描述的干涉光刻过程的最小节距P1(λ1/2)尺寸的1.5倍。因此，P2＝1.5(P1)＝1.5(λ1/2)＝0.75λ1。
图7是复合光刻图形化技术的流程图。在700，干涉光刻过程(上述)或采用交替相移掩模的常规光刻过程在第一光致抗蚀剂107上形成了周期性连续交替的线202和间隙204的潜像图形200(图2)，所述图形200具有接近光学成像分辨率极限(k1＝0.25)的最小节距。在702，第二光刻过程对非曝光线202的一部分进行曝光，以便形成区域318A-318C(图3B)。在第二光刻曝光完成以后，在704可以如下面参考图4C所描述的那样显影第一光致抗蚀剂107。
在706，可以将第二光致抗蚀剂施加在第一光致抗蚀剂107之上(由第一和第二光刻过程使用)。第二光致抗蚀剂在化学上可以和第一光致抗蚀剂不一样(不同)。在化学上不同的第一和第二光致抗蚀剂可以：(a)防止光致抗蚀剂混合，和(b)实现在化学上选择性显影被第三光刻过程曝光的第二光致抗蚀剂的一部分而不影响由第一和第二光刻过程在第一光致抗蚀剂107中形成的图形。
另外，第二光致抗蚀剂在化学上可以和第一光致抗蚀剂相同但是接受不同的处理。
另外，可以在第一和第二光致抗蚀剂之间沉积λ1辐射吸收有机或无机膜层，以便防止第一和第二抗蚀剂的混合，并防止第一抗蚀剂线202被曝露给第三光刻过程的辐射。
在708，第三光刻曝光过程可以图形化具有线宽度W4、W5的特征310(图3A和3D)，线宽度W4、W5比在第一和第二光刻过程期间图形化的特征大得多。第三光刻曝光过程可以使用如上所述的常规光刻技术。第三光刻过程可以使用第二掩模(或数据库)和光学设备未形成具有大于第二光刻过程图形的节距的图形。第三光刻过程可以使用和第二光刻过程相同的装置，但是利用不同的掩模或数据库。
图3D示出了第三光刻过程使用的第二掩模的对应布图。如果正抗蚀剂被用于第三光刻过程，则图3D中具有第二掩模的宽度W4、W5的大特征310是透明掩模340上的不透明(oblique)特征。如果负抗蚀剂被用于第三光刻过程，则颠倒掩模和特征的色调(tonality)。
在第三光刻过程中使用的第二掩模的数据库可以只包含原始布图数据库中存在的“较大”线W4、W5(图3A)，使得线W4、W5的大小适应图形化技术中公知的处理步骤重叠(overlay)要求和掩模制造处理特性。
在710可以显影第二光致抗蚀剂，这导致了两种光致抗蚀剂中的最终布图300(图3A)。在712，衬底108和被图形化的光致抗蚀剂为IC过程流程中的后续过程，例如蚀刻(图4D)做好准备。
图4A到图4H示出了第二光刻过程以及后续的显影、蚀刻和剥离过程的实施例，第二光刻过程用于曝光光致抗蚀剂107上的区域320(图3C)。在图4A中，光致抗蚀剂107可以形成在(例如被涂敷在)衬底108上。利用图1A的干涉光刻装置100，可以在光致抗蚀剂107上形成潜干涉图形200或实干涉图形200(图2)。第二光刻工具(第二光刻过程)可以使光通过被图形化的掩模或掩模版404，以便曝光图4B中光致抗蚀剂107的预期区域302。光403可以启动在被曝光的区域320中的反应。光403可以是紫外、深紫外或超紫外(EUV)辐射，例如具有大约11到15nm的波长。
光致抗蚀剂107和衬底108可以从光刻工具中移走，并在温度受控的环境中烘焙。辐射曝光和烘焙可以改变被曝光的区域320和间隙204(图2)相对于光致抗蚀剂107的没有被曝光的区域的可溶性。
光致抗蚀剂107可以被“显影”，即被放在显影剂中并且经受水(H2O)基溶液，以便去除图4C中光致抗蚀剂107被曝光的区域320和间隙204，在抗蚀剂中形成预期图形。如果使用“正”光致抗蚀剂，则被曝光区域320和间隙204可以通过所述溶液来去除。衬底108未受剩余光致抗蚀剂107保护的410部分在图4D中可以被蚀刻，以便形成预期的电路特征。在图4E中可以剥离剩余的光致抗蚀剂107。如果使用“负”光致抗蚀剂，则未被曝露给辐射的区域可以被显影溶液去除，如图4F中所示。然后，衬底108未受剩余光致抗蚀剂422保护的420部分在图4G中可以被蚀刻，以便形成预期的电路特征。在图4H中可以剥离剩余的光致抗蚀剂422。
组合干涉光刻技术和非干涉光刻技术可以提供比较高的IC图形密度缩放比例(对于任何可用波长，在k1＝0.25处图形化)。
图形化最小节距特征的干涉光刻可以将193nm沉浸式光刻(immersion lithography)扩展到66nm的节距，并且可以将EUV干涉工具的性能向下扩展到6.7nm的节距。
干涉光刻可以具有全反射设计，例如Lloyds反射镜干涉光刻系统，它可以实现具有157nm到13.4nm之间的可用波长的系统设计，例如分别具有37nm和30nm的对应最小节距的氖放电光源(大约74nm的波长)和氦放电光源(58.4nm的波长)。
在第二光刻过程之前可以施加另一层图形化介质。被选择的第二光刻过程可以确定选择哪一种图形化介质。
对准(Alignment)
干涉光刻装置100上的现有对准传感器可以将由第一光刻过程产生的图形200(图2)对准到由其他过程形成的先前层图形。现有的对准传感器可以位于晶片之上，并适于感知晶片上的标记。
通过间接对准(第二光刻过程图形化利用现有的对准传感器对准到先前层图形)或利用潜像对准传感器的直接对准(第二光刻过程图形化直接与第一光刻过程图形200对准)，可以实现将第二和第四光刻过程对准到第一光刻过程。
图5示出了具有可移动晶片台545的复合光学光刻系统500。复合光学光刻系统500可以包括环境外壳505，例如洁净室或其他适于在衬底上印刷特征的地点。外壳505包围着干涉光刻系统510和第二(非干涉)图形化系统515。干涉光刻系统510可以包括用于在光致抗蚀剂上提供干涉图形的准直辐射光源520和干涉光学设备525。
第二图形化系统515可以使用几种技术其中的一种来图形化光致抗蚀剂。例如，第二图形化系统515可以是电子束投影系统、压印印刷系统，或者光学光刻系统。另外，第二图形化系统515可以是无掩模模块，例如电子束直写模块、离子束直写模块，或者光学直写模块。
两个系统510和515可以共享公共掩模处理子系统530、公共晶片处理子系统535、公共控制子系统540，以及公共工作台545。掩模处理子系统530可以定位系统500中的掩模。晶片处理子系统535可以定位系统500中的晶片561。控制子系统540随着时间调节系统500的一个或更多个属性或者设备。例如，控制子系统540可以调节系统500中设备的位置、对准或操作。控制子系统540还可以调节环境外壳505内的辐射剂量、聚焦、温度或者其他环境质量。
控制子系统540还能够在第一曝光台位置555和第二曝光台位置550之间平移工作台545。工作台545包括用于夹紧晶片561的晶片夹具(wafer chuck)560。在第一位置555，工作台545和夹具560可以将被夹紧的晶片561呈送给干涉光刻系统510进行干涉图形化。在第二位置550，工作台545和夹具560可以把被夹紧的晶片561呈送给第二图形化系统515进行图形化。
为了保证晶片561被夹具560和工作台545正确定位，控制子系统540可以包括对准传感器565。对准传感器565可以传感并控制晶片561的位置(例如使用晶片对准标记)，以便将第二图形化系统515形成的图形与由干涉光刻系统510形成的图形对准。如上所述，当将不规则性引入重复性干涉特征阵列时，可以使用这样的定位。
图6示出了第二图形化系统515的光学光刻实施方案。具体来说，第二图形化系统515可以是步进重复投影系统。这样的图形化系统515可以包括照明装置605、掩模台610、掩模630和投影光学设备615。照明装置605可以包括辐射光源620和光阑/聚光器625。辐射光源620可以和图5中的辐射光源520相同。另外，辐射光源620可以是单独的设备。辐射光源620可以在与辐射光源520相同或不同的波长发出辐射。
光阑/聚光器625可以包括一个或更多个用于收集、准直、滤光和聚焦从辐射光源520发出的辐射的设备，以增加照射到掩模台610上的照明均匀度。掩模台610可以支撑照明路径中的掩模630。投影光学设备615可以减小图像的大小。投影光学设备615可以包括滤光投影透镜。当工作台545平移被夹紧的供照明装置605进行曝光的晶片561通过掩模台610和投影光学设备615时，对准传感器565可以保证曝光与重复性的干涉特征阵列200对齐，以便将不规则性引入重复性阵列200。
图8示出了用于产生上述第二光刻过程的掩模布图的过程800。过程800可以由一个或更多个单独或共同运作的执行者来执行(例如器件制造商、掩模制造商或代工厂)。过程800也可以完全或部分地由执行一组机器可读指令的数据处理设备来执行。
执行过程800的执行者在805接收设计布图。设计布图是处理之后的布图块或衬底的期望物理设计。图3A和图9示出了这样的设计布图300、900的实施例。可以以机器可读形式接收设计布图300、900。布图300、900的物理设计可以包括沟槽和沟槽之间的连接盘(land)的集合。沟槽和连接盘可以是直线的且平行的。沟槽和连接盘不需要贯穿整个布图块规则地重复。例如，可以在布图300、900中的任意位置切断沟槽和连接盘其中之一或者两者的连续性。
返回图8，在810，执行过程800的执行者也可以接收交替的平行的线202和间隙204(图2)的图形阵列布图200。可以通过干涉光刻技术，即辐射的干涉，在光致抗蚀剂107上形成图形阵列布图200。可以以机器可读形式接收图形阵列布图200。
返回图8，在815，执行者可以从图形阵列布图200(图2)减去设计布图900(图9)。从图形阵列布图200减去设计布图900可以包括将设计布图900中的沟槽332与图形阵列布图200中的线或间隙对准，并且确定设计布图900中的不规则性防止与图形阵列布图200完全重叠的位置。
图3C和图10示出了剩余布图330、1000的实施例，剩余布图330、1000指示设计布图300、900不与图形阵列布图200(图2)完全重叠的位置。剩余布图330、1000可以是机器可读形式。减法可以是布尔型的，因为剩余布图330、1000中的位置可能只具有两种状态其中的一个。具体来说，剩余布图1000包括具有“未重叠”状态的第一位置1005的各个区域和具有“重叠”状态的第二位置1010的连续区域。
返回图8，在820，执行者可以对剩余布图1000中的位置区域进行大小调整。剩余布图1000的大小调整可以导致图11中被改变的机器可读剩余布图1100。图11示出了在沿着D方向的这种扩展之后的剩余布图1100。当图形阵列是平行的线202和间隙204的阵列200时，具有当前状态的区域1105的大小在垂直于线202和间隙204的方向上可以被增加。可以合并某些区域1105。
返回图8，在825，执行者可以使用剩余布图1000产生图10中的印刷掩模。可以使用图11的大小被调整的剩余布图1100产生印刷掩模，以便生成任意形状的特征，用于将不规则性引入重复性阵列，例如图形阵列200(图2)。产生印刷掩模可以包括产生印刷掩模的机器可读描述。产生印刷掩模也可以包括在掩模衬底中真实地具体实施印刷掩模。
另外，如果第二光刻过程使用EUV波长，则EUV光刻系统的元件，包括要使用的掩模，可以是反射性的。非EUV掩模上的清晰(透射)区域在EUV掩模上将是反射性区域，并且非EUV掩模上的不透明(铬)区域在EUV掩模上将是吸收性区域。
已经描述了很多实施方案。尽管如此，要理解，不偏离本申请的精神和范围可以作出各种修改。因此，其他的实施方案在下列权利要求书的范围以内。

Claims (34)

1.一种系统，包括：
第一装置，所述第一装置用于将交替的非曝光线和被曝光的间隙的周期性图形辐射到第一光致抗蚀剂上，所述线具有基本相等的第一宽度；以及
第二装置，所述第二装置用于将至少一条线的一部分曝露给辐射，以便形成具有第二宽度的特征，所述第二宽度大于所述线的所述第一宽度，所述第二装置辐射所述第一光致抗蚀剂之上的第二光刻区域，所述区域具有第三宽度。
2.如权利要求2所述的系统，其中，由所述第二装置产生的图形的节距大于或等于所述交替的线和间隙的周期性图形的最小节距的1.5倍。
3.如权利要求1所述的系统，其中，所述第二光致抗蚀剂在化学上不同于所述第一光致抗蚀剂。
4.如权利要求1所述的系统，其中，所述第一装置包括分束器。
5.如权利要求1所述的系统，其中，所述第一装置包括衍射光栅。
6.如权利要求1所述的系统，其中，所述第一装置包括使用交替相移器掩模的光学投影光刻工具。
7.如权利要求1所述的系统，其中，所述第二装置包括基于掩模的光学光刻工具。
8.如权利要求1所述的系统，其中，所述第二装置包括具有数据库的无掩模光学光刻工具。
9.如权利要求1所述的系统，其中，所述第二装置包括压印光刻工具。
10.如权利要求1所述的系统，其中，所述第二装置包括压印电子束工具。
11.一种方法，包括：
将交替的非曝光线和被曝光的间隙的周期性图形辐射到第一光致抗蚀剂上，所述线具有第一宽度；将至少一条线的一部分曝露给辐射，以便打断所述线的连续性和图形的规则性，并形成具有第二宽度的特征，所述第二宽度大于所述第一宽度；
显影所述第一光致抗蚀剂；
在所述第一光致抗蚀剂之上形成第二光致抗蚀剂；以及
辐射所述第二光致抗蚀剂的区域，所述区域具有第三宽度。
12.如权利要求11所述的方法，其中，所述特征的节距大于或等于所述干涉图形节距的1.5倍。
13.如权利要求11所述的方法，其中，所述辐射具有波长，所述线和间隙的交替图形具有等于大约二分之一个所述波长的节距。
14.如权利要求11所述的方法，其中，所述第二光致抗蚀剂在化学上不同于所述第一光致抗蚀剂。
15.如权利要求11所述的方法，其中，利用居于所述第一和第二光致抗蚀剂之间的第三阻挡层将所述第二光致抗蚀剂与所述第一光致抗蚀剂分开，所述阻挡层具有足够高的吸收曝光所述第一光致抗蚀剂的光的性质，并具有防止所述第一和第二光致抗蚀剂混合的化学结构。
16.如权利要求11所述的方法，还包括将所述特征对准到所述干涉图形。
17.如权利要求11所述的方法，还包括将所述区域对准到所述特征。
18.如权利要求11所述的方法，还包括从(b)所述干涉图形减去(a)给定层的最终设计布图来产生印刷掩模。
19.一种装置，包括：
第一图形化装置，所述第一图形化装置包括用于产生在光致抗蚀剂上的间隙和线的第一曝光的干涉曝光模块；
第二图形化装置，所述第二图形化装置用于产生第二曝光，所述第二曝光减少所述第一曝光的规则性；以及
第三图形化装置，所述第三图形化装置用于在所述第一光致抗蚀剂之上的第二光致抗蚀剂上产生第三曝光，所述第三曝光对比所述第二曝光的特征更宽的区域进行曝光。
20.如权利要求19所述的装置，还包括用于将所述第二曝光对准到被形成的所述第一曝光的对准传感器。
21.如权利要求19所述的装置，还包括公共控制系统，用于为所述干涉曝光模块将所述第一光致抗蚀剂移动到第一位置，并为所述第二图形化模块将所述第一光致抗蚀剂移动到第二位置。
22.如权利要求19所述的装置，其中，所述干涉曝光模块包括干涉光刻模块，并且所述第二图形化模块包括投影光学光刻系统，所述投影光学光刻系统包括投影光学设备、晶片工作台，以及降低所述第一曝光中的规则性的掩模，所述第一曝光由所述干涉曝光模块生成。
23.如权利要求19所述的装置，其中，所述干涉包括模块包括干涉光刻模块，并且所述第二图形化模块包括压印系统，所述压印系统包括投影光学设备、晶片工作台，以及降低所述第一曝光中的规则性的掩模，所述第一曝光由所述干涉曝光模块生成。
24.如权利要求19所述的装置，其中，所述干涉包括模块包括干涉光刻模块，并且所述第二图形化模块包括电子投影系统，所述电子投影系统包括投影光学设备、晶片工作台，以及降低所述第一曝光中的规则性的掩模，所述第一曝光由所述干涉曝光模块生成。
25.如权利要求19所述的装置，其中，所述干涉包括模块包括干涉光刻模块，并且所述第二图形化模块包括无掩模模块、投影光学设备以及晶片工作台，所述无掩模模块用于降低由所述干涉曝光模块生成的所述第一曝光中的规则性。
26.如权利要求25所述的装置，其中，所述无掩模模块包括光学直写模块。
27.如权利要求25所述的装置，其中，所述无掩模模块包括电子束直写模块。
28.如权利要求25所述的装置，其中，所述无掩模模块包括离子束直写模块。
29.如权利要求19所述的装置，其中，所述干涉曝光模块包括干涉光刻模块，并且所述第二图形化模块包括X线邻近投影系统，所述X线邻近投影系统包括用于降低由所述干涉曝光模块生成的图形中的规则性的掩模、投影光学设备以及晶片工作台。
30.一种方法，包括：
接收预先确定的设计布图；
接收交替的、平行的线和间隙的图形布图；以及
从所述交替的、平行的线和间隙的图形布图减去所述设计布图，以便形成剩余布图。
31.如权利要求30所述的方法，还包括将所述设计布图的特征与所述图形布图的所述线和间隙中的至少一条对准。
32.如权利要求30所述的方法，还包括利用所述剩余布图产生印刷掩模的机器可读描述。
33.如权利要求30所述的方法，还包括利用所述剩余布图产生印刷掩模。
34.如权利要求30所述的方法，还包括对所述剩余布图的特征进行大小调整。
CNA2004800362952A 2003-10-07 2004-10-06 用于图形化宽度显著不同的线的复合光学光刻方法 Pending CN1890606A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/681,030 US20050074698A1 (en) 2003-10-07 2003-10-07 Composite optical lithography method for patterning lines of significantly different widths
US10/681,030 2003-10-07

Publications (1)

Publication Number Publication Date
CN1890606A true CN1890606A (zh) 2007-01-03

Family

ID=34394457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800362952A Pending CN1890606A (zh) 2003-10-07 2004-10-06 用于图形化宽度显著不同的线的复合光学光刻方法

Country Status (6)

Country Link
US (1) US20050074698A1 (zh)
EP (1) EP1671187A2 (zh)
KR (1) KR100799527B1 (zh)
CN (1) CN1890606A (zh)
TW (1) TWI261732B (zh)
WO (2) WO2005036273A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415219A (zh) * 2018-03-07 2018-08-17 京东方科技集团股份有限公司 功能膜层图形、显示基板及其制作方法、显示装置
CN112578642A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 制造半导体器件的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242464B2 (en) * 1999-06-24 2007-07-10 Asml Holdings N.V. Method for characterizing optical systems using holographic reticles
US6934038B2 (en) * 2000-02-15 2005-08-23 Asml Holding N.V. Method for optical system coherence testing
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width
US7229745B2 (en) * 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
US7632610B2 (en) * 2004-09-02 2009-12-15 Intel Corporation Sub-resolution assist features
US7335583B2 (en) * 2004-09-30 2008-02-26 Intel Corporation Isolating semiconductor device structures
US20060154494A1 (en) * 2005-01-08 2006-07-13 Applied Materials, Inc., A Delaware Corporation High-throughput HDP-CVD processes for advanced gapfill applications
US20090068597A1 (en) * 2005-01-14 2009-03-12 Naomasa Shiraishi Exposure method and apparatus, and electronic device manufacturing method
US7751030B2 (en) 2005-02-01 2010-07-06 Asml Holding N.V. Interferometric lithographic projection apparatus
WO2006090807A1 (ja) * 2005-02-25 2006-08-31 Nikon Corporation 露光方法および装置、ならびに電子デバイス製造方法
US7440078B2 (en) * 2005-12-20 2008-10-21 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using interferometric and maskless exposure units
US20070153249A1 (en) * 2005-12-20 2007-07-05 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using multiple exposures and multiple exposure types
US7561252B2 (en) * 2005-12-29 2009-07-14 Asml Holding N.V. Interferometric lithography system and method used to generate equal path lengths of interfering beams
US8264667B2 (en) * 2006-05-04 2012-09-11 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method using interferometric and other exposure
US7952803B2 (en) * 2006-05-15 2011-05-31 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US8934084B2 (en) * 2006-05-31 2015-01-13 Asml Holding N.V. System and method for printing interference patterns having a pitch in a lithography system
US7443514B2 (en) * 2006-10-02 2008-10-28 Asml Holding N.V. Diffractive null corrector employing a spatial light modulator
US7684014B2 (en) * 2006-12-01 2010-03-23 Asml Holding B.V. Lithographic apparatus and device manufacturing method
US8431328B2 (en) * 2007-02-22 2013-04-30 Nikon Corporation Exposure method, method for manufacturing flat panel display substrate, and exposure apparatus
US20080299499A1 (en) * 2007-05-30 2008-12-04 Naomasa Shiraishi Exposure method, method of manufacturing plate for flat panel display, and exposure apparatus
US8582079B2 (en) * 2007-08-14 2013-11-12 Applied Materials, Inc. Using phase difference of interference lithography for resolution enhancement
US20090117491A1 (en) * 2007-08-31 2009-05-07 Applied Materials, Inc. Resolution enhancement techniques combining interference-assisted lithography with other photolithography techniques
US20100002210A1 (en) * 2007-08-31 2010-01-07 Applied Materials, Inc. Integrated interference-assisted lithography
US20100003605A1 (en) * 2008-07-07 2010-01-07 International Business Machines Corporation system and method for projection lithography with immersed image-aligned diffractive element
EP2151717A1 (en) * 2008-08-05 2010-02-10 ASML Holding N.V. Full wafer width scanning using step and scan system
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9502283B2 (en) * 2015-02-20 2016-11-22 Qualcomm Incorporated Electron-beam (E-beam) based semiconductor device features
DE102015226571B4 (de) * 2015-12-22 2019-10-24 Carl Zeiss Smt Gmbh Vorrichtung und Verfahren zur Wellenfrontanalyse
WO2018125023A1 (en) * 2016-12-26 2018-07-05 Intel Corporation Methods for combining mask-based and maskless lithography

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517280A (en) * 1982-11-04 1985-05-14 Sumitomo Electric Industries, Ltd. Process for fabricating integrated optics
US5041361A (en) * 1988-08-08 1991-08-20 Midwest Research Institute Oxygen ion-beam microlithography
US5328807A (en) * 1990-06-11 1994-07-12 Hitichi, Ltd. Method of forming a pattern
US5415835A (en) * 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5759744A (en) * 1995-02-24 1998-06-02 University Of New Mexico Methods and apparatus for lithography of sparse arrays of sub-micrometer features
US6233044B1 (en) * 1997-01-21 2001-05-15 Steven R. J. Brueck Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns
EP0880078A3 (en) * 1997-05-23 2001-02-14 Canon Kabushiki Kaisha Position detection device, apparatus using the same, exposure apparatus, and device manufacturing method using the same
JP3101594B2 (ja) * 1997-11-06 2000-10-23 キヤノン株式会社 露光方法及び露光装置
US6013417A (en) * 1998-04-02 2000-01-11 International Business Machines Corporation Process for fabricating circuitry on substrates having plated through-holes
EP0964305A1 (en) * 1998-06-08 1999-12-15 Corning Incorporated Method of making a photonic crystal
US6140660A (en) * 1999-03-23 2000-10-31 Massachusetts Institute Of Technology Optical synthetic aperture array
JP2000315647A (ja) * 1999-05-06 2000-11-14 Mitsubishi Electric Corp レジストパターン形成方法
US6553558B2 (en) * 2000-01-13 2003-04-22 Texas Instruments Incorporated Integrated circuit layout and verification method
AU2001290937A1 (en) * 2000-09-13 2002-04-02 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6664028B2 (en) * 2000-12-04 2003-12-16 United Microelectronics Corp. Method of forming opening in wafer layer
US6656667B2 (en) * 2001-03-14 2003-12-02 United Microelectronics Corp. Multiple resist layer photolithographic process
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
JP2003151875A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp パターンの形成方法および装置の製造方法
AU2002324868A1 (en) * 2002-03-04 2003-09-29 Massachusetts Institute Of Technology A method and system of lithography using masks having gray-tone features
US7005235B2 (en) * 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
US20050073671A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of substantially equal width
US20050074698A1 (en) * 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
US7142282B2 (en) * 2003-10-17 2006-11-28 Intel Corporation Device including contacts
US20050085085A1 (en) * 2003-10-17 2005-04-21 Yan Borodovsky Composite patterning with trenches
US20050088633A1 (en) * 2003-10-24 2005-04-28 Intel Corporation Composite optical lithography method for patterning lines of unequal width

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415219A (zh) * 2018-03-07 2018-08-17 京东方科技集团股份有限公司 功能膜层图形、显示基板及其制作方法、显示装置
CN112578642A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
WO2005036273A2 (en) 2005-04-21
TWI261732B (en) 2006-09-11
WO2005036273A3 (en) 2005-09-22
WO2005043249A3 (en) 2005-09-15
EP1671187A2 (en) 2006-06-21
KR20060096052A (ko) 2006-09-05
WO2005043249A2 (en) 2005-05-12
TW200517792A (en) 2005-06-01
US20050074698A1 (en) 2005-04-07
KR100799527B1 (ko) 2008-01-31

Similar Documents

Publication Publication Date Title
CN1890606A (zh) 用于图形化宽度显著不同的线的复合光学光刻方法
CN1898609A (zh) 用于图形化不同宽度的线的复合光学光刻方法
US20050073671A1 (en) Composite optical lithography method for patterning lines of substantially equal width
US7583360B2 (en) Method for photolithography using multiple illuminations and a single fine feature mask
JP4267245B2 (ja) 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
US20080036986A1 (en) Photomask, method and apparatus that uses the same, photomask pattern production method, pattern formation method, and semiconductor device
US8133661B2 (en) Superimpose photomask and method of patterning
KR100927454B1 (ko) 개선된 간섭 매핑 리소그래피를 이용하는 피처 최적화
US20100167183A1 (en) Method and apparatus for performing model-based layout conversion for use with dipole illumination
CN101034254A (zh) 用于增强的光刻图案化的方法和系统
JP2010041050A (ja) ステップアンドスキャンシステムを使用するウェハ全幅走査
US7374869B2 (en) Lithographic processing method and device manufactured thereby
US7316870B2 (en) Device manufacturing method, mask set for use in the method, data set for controlling a programmable patterning device, method of generating a mask pattern and a computer program
US7952803B2 (en) Lithographic apparatus and device manufacturing method
US9366952B2 (en) Lithographic substrate and a device
JP2000021714A (ja) 露光方法および装置、ならびにデバイス製造方法
US7381502B2 (en) Apparatus and method to improve the resolution of photolithography systems by improving the temperature stability of the reticle
EP1467256A1 (en) Device manufacturing method and mask set for use in the method
US20070097347A1 (en) Method for forming a circuit pattern by using two photo-masks
KR100712982B1 (ko) 반도체 소자의 노광 장치
TW473815B (en) Method for enhancing lithography resolution
EP1471386A1 (en) Lithographic processing method and device manufactured thereby
KR20100042468A (ko) 반도체 소자의 형성 방법
KR20070002650A (ko) 노광마스크
KR20070023097A (ko) 반도체 노광설비

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070103