JP2010041050A - ステップアンドスキャンシステムを使用するウェハ全幅走査 - Google Patents

ステップアンドスキャンシステムを使用するウェハ全幅走査 Download PDF

Info

Publication number
JP2010041050A
JP2010041050A JP2009176303A JP2009176303A JP2010041050A JP 2010041050 A JP2010041050 A JP 2010041050A JP 2009176303 A JP2009176303 A JP 2009176303A JP 2009176303 A JP2009176303 A JP 2009176303A JP 2010041050 A JP2010041050 A JP 2010041050A
Authority
JP
Japan
Prior art keywords
pattern
substrate
reticle
scanning
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009176303A
Other languages
English (en)
Other versions
JP4927912B2 (ja
Inventor
Harry Sewell
セウェル ハリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Holding NV
Original Assignee
ASML Holding NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Holding NV filed Critical ASML Holding NV
Publication of JP2010041050A publication Critical patent/JP2010041050A/ja
Application granted granted Critical
Publication of JP4927912B2 publication Critical patent/JP4927912B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70358Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70716Stages
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70775Position control, e.g. interferometers or encoders for determining the stage position

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】露光フィールド毎にレチクルステージおよびウェハステージの方向を変える必要なしに、基板の幅にわたって高解像度のパターンを生成することができるシステムを提供する。
【解決手段】パターンを基板に書き込むためのシステムおよび方法が提供される。パターン形成された放射ビームがレチクルを使用して生成され、パターンを露光するために基板に投影される。パターンが走査方向において基板の全幅にわたって露光されうるように、レチクルおよび基板のそれぞれの走査速度が制御される。一方で、ウェハのスループットが実質的に増大する。
【選択図】図3

Description

本発明はリソグラフィ装置およびデバイス製造方法に関する。
リソグラフィ装置は、基板に、通常は基板の目標部分に所望のパターンを付与する機械である。リソグラフィ装置は、例えば集積回路(IC)、メモリチップ、フラットパネルディスプレイなどの製造に用いることができる。この場合、マスク、レチクルとも呼ばれるパターニングデバイスを用いて、ICの個々の層に形成すべき回路パターンを生成できる。このパターンは、基板(例えばシリコンウェハ)上の目標部分(例えば、一つまたは複数のダイの部分からなる)に転写され得る。パターンの転写は、一般的には基板上に設けられた放射線感受性材料(レジスト)の層への結像によりなされる。一般に、単一の基板は、連続してパターン形成される隣接する目標部分のネットワークを有する。既知のリソグラフィ装置には、いわゆるステッパといわゆるスキャナとがある。ステッパでは、各目標部分にパターンの全体を一度に露光することによって、各目標部分が照射される。スキャナでは、所与の方向(「走査」方向)に放射ビームを用いてパターンを走査する一方、この方向と平行にまたは逆平行に基板を同期させて走査することによって、各目標部分が照射される。密着印画や近接プリント、パターンを基板にインプリントすることにより、パターニングデバイスから基板にパターンを転写することも可能である。
リソグラフィ投影装置を使用する製造プロセスでは、放射線感受性材料(レジスト)の層によって少なくとも部分的に覆われた基板に、レジストの光学的性質もしくは表面の物理的な性質の変化によって(例えばマスクのなかの)パターンが基板に結像される。あるいはまた、その結像は、ハードマスクグレーティングやナノインプリント技術などのレジストを使用しないプロセスを用いてもよい。この結像に先だって基板は、プライミングやレジストコーティングやソフトベークなどの種々の工程を経る。結像後、基板はポストベーク(PEB)や現像やハードベークや結像されたフィーチャの測定/検査などの他の工程を経てもよい。この一連の工程は、ICなどのデバイスの個々の層をパターニングするための基礎として使用される。このようにしてパターン形成された層は、次にエッチングやイオン注入(ドーピング)や金属配線や酸化や化学機械研磨などの種々の工程を経てもよい。これらの工程は全て個々の層を仕上げるためのものである。複数の層が要求される場合は、全行程もしくはそれを変形したものが個々の新たな層に対して繰り返されなければならないであろう。最終的にはデバイスのアレイが基板(ウェハ)上に表れる。これらのデバイスはダイシングやソーイングなどの技術によって互いに分離され、個々のデバイスはキャリアに取り付けられ、ピンと接続される。
ステップアンドスキャン技術では、狭い結像スロットを有する投影システムが使用される。ウェハ全てを一度に露光するのではなく、個々のフィールドが一度にひとつずつウェハ上で走査される。これは、走査中に結像スロットがフィールドにわたって動かされるようにウェハとパターンを決めるレチクル(もしくはライトバルブ)とを同時にかつ/または同期的に動かすことによって達成される。レチクルステージは、ウェハステージの速度に光学倍率、典型的には4倍、を乗じた速度で動く。ウェハステージはフィールド露光とフィールド露光との間にステップされなければならない。これによりパターンの複数のコピーがウェハ面全体にわたって露光されうる。この方法では、ウェハに投影される像の鋭さが最大化される。
レチクル(マスクやフォトマスクとしても知られる)は、選択された領域においてフォトレジストの露光をブロックするために用いられ、露光されるべきパターンを決める。レチクルやレチクルの使用は、特に小規模のウェハランにとっては高額なものとなりうる。
露光すべき基板が典型的な300mmの円形ディスクウェハである場合、露光フィールドはおよそ26mmx33mmである。ここでは投影システムのなかで4倍の縮小光学系が使用され、またおよそ150mmの正方形レチクルプレートが使用される。そのようなウェハを、例えば非常に高解像度の回折パターンなどのパターンで完全に覆うためには、多くの独立した露光フィールドをつなぎ合わせる必要がある。ここでレチクルステージとウェハステージとは露光フィールド毎に行ったり来たりしながら走査を行い、これはステップアンドスキャンリソグラフィとしても知られている。
ステップアンドスキャンリソグラフィシステムでは、レチクルステージとウェハステージとは露光フィールド毎に走査方向を変える必要がある。このように方向を変えるためには、レクチルステージおよびウェハステージが速度を上げるために、速度を落とすために、そして走査方向を変えるために長い時間(大きな時間的オーバヘッド)が必要となる。
そこで、基板の幅よりも小さな個々の露光フィールド毎にレチクルステージおよびウェハステージの方向を変える必要なしに、基板の幅にわたって高解像度のパターンを生成することができるシステムおよび方法が必要とされている。
本発明の第1の実施の形態では、基板にパターンを露光するシステムが提供される。このシステムはこれを、放射ビームを生成し、レチクルがその放射ビームにパターンを形成することによって達成する。投影システムは基板にパターン形成されたビームを投影して第1のパターンを露光する。レクチルおよび基板のそれぞれの走査速度は、基板の走査方向における全幅にわたって第1のパターンが露光されるように制御される。
他の実施の形態では、レチクルは動かず、またさらに別の実施の形態では、レチクルの走査速度は基板の走査速度よりも遅い。
本発明のさらなる実施の形態は、メモリデバイスにおけるデータビット領域を含むトラックとして構成される露光パターンを提供する。
他の実施の形態では、アクチュエータは基板を90度回転させ、投影システムは第1のパターンと実質的に直交する第2のパターンを露光してもよい。さらに別の実施の形態では、回折パターンをその下のグリッドパターンと合わせるために、ウェハは例えば7から15度の小さな角度で回転されてもよい。
本発明の更なる実施の形態、特徴、効果は、本発明の各種実施形態の構成及び作用とともに以下の図面を参照して詳細に後述される。
添付の図面は、ここに組み込まれ、本明細書の一部を構成しているが、明細書と共に本発明を説明し、さらに、本発明の原理を説明し、当業者が本発明を利用するのに役立つものである。
リソグラフィ装置を模式的に示す図である。 リソグラフィ装置を模式的に示す図である。
各ステップアンドスキャンにおいて個々のフィールドにパターンを形成していくウェハ走査経路を示す図である。フィールド走査が終わるごとにウェハの走査方向が変わることが示される。
各走査中にウェハの全幅にパターンを形成するウェハ走査経路を示す図である。
ステップアンドスキャンパターニングシステムの一部を示す図である。
トリム露光を形成する例示的な処理ステップを示す図である。 トリム露光を形成する例示的な処理ステップを示す図である。 トリム露光を形成する例示的な処理ステップを示す図である。
直交した第2の露光を有するトラックリソグラフィにおける例示的な処理ステップを示す図である。 直交した第2の露光を有するトラックリソグラフィにおける例示的な処理ステップを示す図である。 直交した第2の露光を有するトラックリソグラフィにおける例示的な処理ステップを示す図である。
スペースとラインとが均等でないフラッシュメモリ基板用パターンを示す図である。
ウェハ全幅走査の方法を示すフローチャートを示す図である。
本発明は、添付の図面を参照して説明される。図面では、類似の参照番号は、同一または機能的に類似の要素を示す。さらに、符号の一番左の数字は、その符号が最初に表れる図面を特定することができる。
本明細書は本発明の特徴を組み入れた1つまたは複数の実施の形態を開示する。開示された実施の形態は本発明の例示にすぎない。本発明の範囲は開示された実施の形態には限定されない。本発明は添付の請求項により定義される。
本明細書において「一実施の形態」、「実施の形態の一実施例」とは、説明した実施の形態が特定の特性、構造、または特徴を含んでいてもよいことを表すが、すべての実施の形態がその特定の特性、構造、または特徴を必ずしも含んでいるわけではない。さらにまた、上記のフレーズは必ずしも同じ実施の形態を指すものではない。さらに、特定の特性、構造、または特徴を一実施の形態に関して説明するとき、明示的に説明しようがしまいが、他の実施の形態に関してそのような特定の特性、構造、または特徴を作用させることは、当業者の知識の範囲内であるとして理解すべきである。
本発明の実施の形態は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの組み合わせで実現されてもよい。本発明の実施の形態は、また、一つ以上のプロセッサにより読み込まれ、実行されるコンピュータ読み取り可能媒体に記憶されたインストラクションとして実現されてもよい。コンピュータ読み取り可能媒体は、機械により読み取り可能な形式の情報を記憶または伝送するメカニズムを含んでもよい(例えば、コンピュータデバイス)。例えば、コンピュータ読み取り可能媒体は、読み出し専用メモリ(ROM);ランダムアクセスメモリ(RAM);磁気ディスク記憶媒体;光記憶媒体;フラッシュメモリ装置;電気的、光学的、音響的またはその他の形式の伝搬信号(例えば、搬送波、赤外線信号、デジタル信号)などである。さらに、ファームウェア、ソフトウェア、ルーチン、インストラクションは、特定の動作を実行できるものとして、ここで説明されてもよい。しかしながら、このような説明は、単に便宜上のためだけであり、このような動作は、実際は、ファームウェア、ソフトウェア、ルーチン、インストラクションなどを実行するコンピュータデバイス、プロセッサ、コントローラ、その他のデバイスによって生じるものであると理解すべきである。
図1Aおよび図1Bは、リソグラフィ装置100およびリソグラフィ装置100’をそれぞれ模式的に示す図である。リソグラフィ装置100およびリソグラフィ装置100’はそれぞれ、放射ビームB(例えばUV、DUVもしくはEUV放射)を調整するよう構成されている照明光学システム(イルミネータ)ILと、パターニングデバイス(例えば、マスク、レチクル、もしくは動的パターニングデバイス)MAを支持するよう構成され、パターニングデバイスMAを正確に位置決めするよう構成されている第1の位置決め装置PMに接続されている支持構造(例えばマスクテーブル)MTと、基板(例えばレジストでコーティングされたウェハ)Wを保持するよう構成され、基板Wを正確に位置決めするよう構成されている第2の位置決め装置PWに接続されている基板テーブル(例えばウェハテーブル)WTと、を含む。リソグラフィ装置100および100’はまた、パターニングデバイスMAにより放射ビームBに付与されたパターンを基板Wの(例えば1つ以上のダイからなる)目標部分Cに投影するよう構成されている投影システムPSを有する。リソグラフィ装置100ではパターニングデバイスMAおよび投影システムPSは反射性であり、リソグラフィ装置100’ではパターニングデバイスMAおよび投影システムPSは透過性である。
照明システムは、放射Bを方向付け、形状を整え、または制御するための各種の光学素子、例えば屈折光学素子、反射光学素子、磁気的光学素子、電磁気的光学素子、静電的光学素子またはその他の各種光学素子、あるいはこれらの任意の組み合わせを含んでもよい。
支持構造MTは、パターニングデバイスMAの向きやリソグラフィ装置100および100’のデザイン、あるいはパターニングデバイスMAが真空環境下で保持されるか否かなどの他の条件に応じた方式でパターニングデバイスMAを保持する。支持構造MTにおいてはパターニングデバイスMAを保持するために、機械的固定、真空固定、静電固定、または他の固定用技術が用いられる。支持構造MTは例えばフレームまたはテーブルであってよく、必要に応じて固定されていてもよいし移動可能であってもよい。支持構造MTは、パターニングデバイスを例えば投影システムPSに対して所望の位置に位置決めできるようにしてもよい。
「パターニングデバイス」MAという用語は、例えば基板Wの目標部分Cにパターンを形成すべく放射ビームBの断面にパターンを付与するために使用され得るいかなるデバイスをも指し示すよう広く解釈されるべきである。放射ビームBに与えられるパターンは、目標部分Cに形成される集積回路などのデバイスの特定の機能層に対応する。
パターニングデバイスMAは(図1Bのリソグラフィ装置100’に見られるような)透過型であっても(図1Aのリソグラフィ装置100に見られるような)反射型であってもよい。パターニングデバイスMAの例としては、レチクルやマスクやプログラマブルミラーアレイ、プログラマブルLCDパネルなどがある。マスクはリソグラフィの分野では周知であり、バイナリマスクやレベンソン型位相シフトマスク、ハーフトーン型位相シフトマスク、更に各種のハイブリッド型マスクが含まれる。プログラマブルミラーアレイの一例としては、小型のミラーがマトリックス状に配列され、各ミラーが入射してくる放射ビームを異なる方向に反射するように個別に傾斜されるというものがある。これらの傾斜ミラーにより、マトリックス状ミラーで反射された放射ビームにパターンが付与されることになる。
「投影システム」PSという用語は、使用される露光光あるいは液浸や真空の利用などの他の要因に関して適切とされるいかなる投影システムをも包含するよう広く解釈されるべきである。投影システムには例えば屈折光学系、反射光学系、反射屈折光学系、磁気的光学系、電磁気的光学系、静電的光学系、またはこれらの任意の組み合わせなどが含まれる。EUVもしくは電子ビーム放射に対しては真空環境が用いられてもよい。これは、他の気体が放射や電子を過度に吸収しうるからである。したがって、真空壁および真空ポンプを利用してビーム経路全体にわたって真空環境が提供されてもよい。
リソグラフィ装置100および/またはリソグラフィ装置100’は、2つ以上(2つの場合にはデュアルステージと呼ばれる)の基板テーブル(及び/または2つ以上のマスクテーブル)WTを備えるタイプのものであってもよい。このような「多重ステージ」型の装置においては、追加された基板テーブルWTは並行して使用されるか、あるいは1以上の基板テーブルWTが露光に使用されている間に別の1以上のテーブルで準備工程を実行するようにしてもよい。別の1以上の基板テーブルWTが露光に使用されている間に準備工程が実行される場合、そのような準備工程は「インラインフェーズ」中に生じると言われる。その準備工程がリソグラフィ装置100かつ/またはリソグラフィ装置100’の所望のスループットの範囲で実行されるからである。これに対して、別の1以上の基板テーブルWTが露光に使用されている間に準備工程を実行できない場合、そのような準備工程は「オフラインフェーズ」中に生じると言われる。その準備工程がリソグラフィ装置100かつ/またはリソグラフィ装置100’の所望のスループットの範囲で実行され得ないからである。露光システム(例えば、リソグラフィ装置100、100’の投影システムPS)のフォーカス位置決めパラメータは、オフラインフェーズで、もしくはインラインフェーズで、またはそれらの組み合わせの中で決定されてもよい。
図1Aおよび図1Bに示されるように、イルミネータILは放射源SOから放射ビームを受け取る。例えば光源SOがエキシマレーザである場合には、光源SOとリソグラフィ装置100、100’とは別体であってもよい。この場合、光源SOはリソグラフィ装置100もしくは100’の一部を構成しているとはみなされなく、放射ビームBは光源SOからイルミネータILへとビーム搬送システムBD(図1B)を介して受け渡される。ビーム搬送システムBDは例えば適当な方向変更用のミラー及び/またはビームエキスパンダを備える。あるいは光源SOが例えば水銀ランプである場合には、光源SOはリソグラフィ装置100および100’に一体に構成されていてもよい。光源SOとイルミネータILとは、またビーム搬送システムBDが必要とされる場合にはこれも合わせて、放射システムと称される。
イルミネータILは放射ビームの角強度分布を調整するためのアジャスタAD(図1B)を備えてもよい。一般にはイルミネータの瞳面における強度分布の少なくとも半径方向外径及び/または内径の大きさ(通常それぞれ「シグマ−アウタ(σ−outer)」、「シグマ−インナ(σ−inner)」と呼ばれる)が調整される。加えてイルミネータILは、インテグレータIN及びコンデンサCOなどの種々の他の要素(図1B)を備えてもよい。イルミネータILはビーム断面における所望の均一性及び強度分布を得るべく放射ビームBを調整するために用いられる。
図1Aを参照すると、放射ビームBは、支持構造(たとえばマスクテーブル)MT上に保持されたパターニングデバイス(たとえばマスク)MAに入射し、パターニングデバイスMAによってパターン形成される。リソグラフィ装置100では、放射ビームBはパターニングデバイス(例えば、マスク)MAにより反射され、投影システムPSを通過する。投影システムPSは放射ビームBを基板Wの目標部分Cに合焦させる。第2の位置決め装置PWと位置センサIF2(例えば、干渉計、リニアエンコーダ、静電容量センサなど)により基板テーブルWTは正確に移動され、例えば放射ビームBの経路に異なる目標部分Cを位置決めするように移動される。同様に、放射ビームBの経路に対してパターニングデバイス(例えば、マスク)MAを正確に位置決めするために第1の位置決め装置PMおよび別の位置センサIF1が使用されてもよい。パターニングデバイス(例えば、マスク)MAと基板Wとは、マスクアライメントマークM1、M2、及び基板アライメントマークP1、P2を使用して位置合わせされてもよい。
図1Bを参照すると、放射ビームBは、支持構造(たとえばマスクテーブルMT)上に保持されたパターニングデバイス(例えば、マスク)MAに入射し、パターニングデバイスによってパターン形成される。マスクMAを横切った後、放射ビームBは投影システムPSを通過する。投影システムPSはビームを基板Wの目標部分Cに合焦させる。第2の位置決め装置PWと位置センサIF(例えば、干渉計、リニアエンコーダ、静電容量センサなど)により基板テーブルWTは正確に移動され、例えば放射ビームBの経路に異なる目標部分Cを位置決めするように移動される。同様に、放射ビームBの経路に対してマスクMAを正確に位置決めするために第1の位置決め装置PMおよび別の位置センサ(図1Bでは明示されていない)が、例えばマスクライブラリからの機械検索後や走査中に、使用されてもよい。
一般に、ロングストロークモジュール(粗い位置決め用)及びショートストロークモジュール(精細な位置決め用)によりマスクテーブルMTの移動を実現する。ロングストロークモジュール及びショートストロークモジュールは第1の位置決め装置PMの一部を形成する。同様に、第2の位置決め装置PWの一部を形成するロングストロークモジュール及びショートストロークモジュールにより基板テーブルWTの移動を実現する。ステッパの場合にはスキャナとは異なり、マスクテーブルMTはショートストロークアクチュエータにのみ接続されていてもよいし、マスクテーブルMTは固定されていてもよい。マスクMAと基板Wとは、マスクアライメントマークM1、M2、及び基板アライメントマークP1、P2を使用して位置合わせされてもよい。図示される基板アライメントマークは専用の目標部分を占有しているが、基板アライメントマークは目標部分間の領域に配置されていてもよい(スクライブラインアライメントマークとして知られている)。同様に、マスクMAに複数のダイがある場合には、マスクアライメントマークがダイ間に配置されてもよい。
リソグラフィ装置100および100’は、以下のモードのうち少なくとも1つにて使用可能である。
1.ステップモードにおいては、放射ビームBに付与されたパターン全体が一度に目標部分Cに投影される間、支持構造(例えば、マスクテーブル)MTおよび基板テーブルWTは、基本的に静止状態に維持される(すなわち1回の静的な露光)。次に、別の目標部分Cを露光できるように、基板テーブルWTがX方向および/またはY方向にシフトされる。
2.スキャンモードにおいては、放射ビームBに付与されたパターンが目標部分Cに投影される間、支持構造(例えば、マスクテーブル)MTおよび基板テーブルWTは同期して走査される(すなわち1回の動的な露光)。支持構造(例えば、マスクテーブル)MTに対する基板テーブルWTの速度および方向は、投影システムPSの拡大(縮小)特性および像反転特性によって定められてもよい。
3.別のモードでは、支持構造(例えば、マスクテーブル)MTは、プログラマブルパターニングデバイスを保持して実質的に静止状態に維持され、基板テーブルWTは、放射ビームBに付与されたパターンが目標部分Cに投影される間に、移動または走査される。パルス状放射源SOが用いられ、プログラマブルパターニングデバイスは、基板テーブルWTを移動させる毎に、または走査中の連続する放射パルス間に、必要に応じて更新される。この動作モードは、上述したようなタイプのプログラマブルミラーアレイなどのプログラマブルパターニングデバイスを使用するマスクレスリソグラフィに容易に利用できる。
上述した使用モードの組合せおよび/または変形、または全く異なる使用モードも利用できる。
本明細書ではICの製造におけるリソグラフィ装置の使用に特に言及しているが、本明細書で説明するリソグラフィ装置には他の用途もあることは理解されるべきである。このような用途としては例えば、集積光学システム、磁気ドメインメモリ用ガイダンスおよび検出パターン、フラットパネルディスプレイ、液晶ディスプレイ(LCDs)、薄膜磁気ヘッドなどの製造である。こうした代替的な用途に照らして、本明細書で「ウェハ」または「ダイ」という用語を使用している場合、それぞれ、「基板」または「目標部分」という、より一般的な用語と同義と見なしてよいことは、当業者に明らかである。本明細書に述べている基板は、露光前または露光後に、たとえばトラック(通常はレジストの層を基板に塗布し、露光したレジストを現像するツール)、計測ツールおよび/または検査ツールで処理することができる。適宜、本明細書の開示は、以上およびその他の基板処理ツールに適用することができる。さらに、基板は、たとえば多層ICを生成するために、複数回処理することができ、したがって本明細書で使用する基板という用語は、既に複数の処理済み層を含む基板も指すことができる。
本明細書で使用する「放射」および「ビーム」という用語は、紫外線(UV)放射(たとえば、約435nm、405nm、365nm、248nm、193nm、157nmまたは126nmの波長を有する)および極端紫外線(EUV)放射(たとえば、5nmかそれよりも長い波長を有する)、5nm以下の硬X線を含むあらゆるタイプの電磁放射を包含する。
「レンズ」という用語は、状況が許せば、フレネルレンズおよびディフラクタを含む屈折光学要素および反射光学要素含む様々なタイプの光学要素のいずれか、またはその組合せを指す。
図2は、各ステップアンドスキャンにおいて基板202(例えば、ウェハ)上の個々のフィールドにパターンを形成していく走査経路200を示す。例えば、経路200は投影システム(ここでは図示されていないが例えば図1Aおよび図1B参照)から露光フィールド206に向けて露光スリット204から出るパターン形成されたビームで露光されてもよい。この露光フィールド206は、およそ26mmx33mmであってもよい。ここでは投影システムのなかで4倍の縮小光学系が使用され、またおよそ153mmのレチクル(ここでは図示されていないが例えば図1Aおよび図1B参照)が使用される。この例では、ウェハ202の全有効表面をパターン208(例えば、トラックライン)で露光するためには、複数の露光フィールド206をつなぎ合わせることが要求される。そのようなつなぎ合わせは、ウェハステージ(ここでは図示されていないが例えば図1Aおよび図1B参照)およびレチクルステージ(ここでは図示されていないが例えば図1Aおよび図1B参照)をフィールド206毎に行ったり来たりしながら走査することによってなされうる。
図2に示される例では、12行の露光フィールド206が示されており、各行は10個までの独立露光フィールド206からなる。したがってこの構成では、300mmウェハはおよそ128個の独立露光フィールド206を含みうる。128個全ての独立露光フィールド206にパターン形成するためには、矢印210で示されるようにレチクルステージおよびウェハステージはたいてい露光フィールド206毎に走査方向を変える。残念ながらレチクルステージ、ウェハステージのそれぞれが速度を上げ、速度を落とし、そして走査方向を変えることによって大きなオーバヘッド時間が伴いうる。なぜならば、典型的な300mmウェハではこれが128回繰り返される必要があるからである。
図3は、本発明の実施の形態に係るステップアンドスキャンシステムを使用する実質的なウェハ全幅走査を示す。ここでは、投影システム(ここでは図示されていないが例えば図1Aおよび図1B参照)を見上げるウェハ202の視点からの走査経路300が示される。経路300は図2に示される経路200と同様に制御されてもよい。つまり、パターン形成されたビームが投影システムから露光フィールド206に向けて露光スリット204から出る。この露光フィールド206は、およそ26mmx33mmであってもよい。ここでは投影システムのなかで4倍の縮小光学系が使用され、またおよそ150mmのレチクル(不図示)が使用される。走査経路300は、図2の走査経路200と同様に、12行に128個の同じ独立露光フィールド206を含む。しかしながら図3のこの例では、矢印310で示されるように、走査方向を変えることなく一行全て(例えば、基板202の全幅にわたって)にパターンを形成することによって128個の独立露光フィールド206の露光が達成されうる。したがって、走査方向を一行当たり一回だけ変えることによって、つまりウェハ202全体にパターンを形成するために矢印312で示される走査方向変化を全部で12回行うことによって、12行の128個全ての独立露光フィールド206にパターンを形成することができる。
例えば、ウェハ全幅走査経路300は、図2に示される走査経路200に伴うウェハステージおよびレチクルステージの速度増加、速度減少および方向変化を116回分削減しうる。これは一桁分の削減である。このように走査方向変化の数を桁違いに低減できるので、図3の実施の形態について行われる露光動作は約50%以上高いスループットを達成することができる。これは、図2の実施の形態での露光動作よりもより低い走査オーバヘッドによるものである。
加えてもしくはあるいはまた、走査経路300においてレチクルステージは、走査経路200での速さよりも遅い速さで走査してもよい。一回のレチクル走査で走査経路300の各行の走査がなされるので、このようにより遅い速さが可能となる。これに対して、4倍の光学的縮小率を有する通常のステップアンドスキャンシステムでは、独立露光フィールド206の各走査に対してレチクルの完全な走査が必要とされるので、レチクルステージの速さはウェハステージの速さの4倍である。しかしながら走査経路300によると、レチクルステージの速さはウェハステージの速さの3分の1以下とされうる。
ある実施の形態では、レチクルステージがウェハステージの速さよりも遅い速さで走査しうるので、光学倍率はレチクル走査速度とウェハ走査速度との比にもはやマッチしない。このミスマッチのために、結果として得られる1次元パターンは走査方向に引き伸ばされてぼやかされる。これによりより滑らかなパターンが得られる。
走査経路300の結果得られる印刷されたパターンは1次元的であってもよいことは理解される。この1次元パターンの場合、関連する計測工程中の位置合わせに必要なサンプリングポイントの数もまた低減される。
通常のシステムにおいてはレチクルステージの速さと加速度がシステムのスループットの上限を決めることは理解される。しかしながら本発明の実施の形態では、レチクルステージは比較的遅いので、ウェハ走査速度がシステムのスループットの限定要因となる。
別の実施の形態では、ウェハステージが走査経路300に沿って動く間、レチクルステージは静止状態に保たれうる。加えてもしくはあるいはまた、レチクルステージは、ウェハ202全体をパターニングする間もしくはそのパターニングの一部のみの間静止状態に保たれてもよい。
さらに別の実施の形態では、種々の所望のパターンを形成するために、走査経路300上の種々の位置でレチクルが選択的に走査され止められてもよい。
さらに別の代替的な実施の形態では、レチクルの走査方向は基板の走査方向と同じであるか、または反対であってもよく、それは所望の露光(例えば、鏡像)による。
図4は、本発明の実施の形態による、ステップアンドスキャンシステムを使用するウェハ全幅走査の一部400の上面図を示す。システムは、レチクル(ここでは図示されていないが例えば図1Aおよび図1B参照)を支持するレチクルステージ(ここでは図示されていないが例えば図1Aおよび図1B参照)を含む。このレチクルは、放射ビーム414にパターンを付与する。システムは、走査方向414においてパターン形成されたビーム414を基板410に投影する投影光学系(ここでは図示されていないが例えば図1Aおよび図1B参照)をも含む。部分400は、基板410を支持する基板ステージ420を含む。この基板ステージ420は、アクチュエータ430を介して動かされる。
ある例では、パターン形成された放射ビーム414はあってもなくてもよいスリット412を通じて基板410を露光してもよい。ある実施の形態では、スリット412は実質的に矩形であり、基板410上に矩形の露光フィールドを定義する。しかしながら代替的な実施の形態では、システム400は種々の形状のスリットを含んでもよく、またはスリットを含まなくてもよい。
システム400のレチクルは、投影システムを通じて基板410にパターンとしての第1の方向に沿ったトラックを露光するように構成されてもよい。そのようなトラックは図4に水平なトラック416として示される。レチクルは、基板410にわたる走査のそれぞれのなかで一本のトラックもしくは実質的に平行な複数のトラックが露光されるように構成されてもよい。
アクチュエータ430はステージ420と結合され、パターン形成された放射ビーム414に対してステージ420を動かすことで基板410を動かす。これによりひとつ以上のトラック416が形成されうる。このようにすることで、一組の平行トラック416が基板410に露光されうる。加えてもしくはあるいはまた、アクチュエータ430およびステージ420は、最初のトラックの組と実質的に直交する別のトラックの組を露光できるように基板410を回転してもよい。これは図6A−図6Cに示され後述される。
他の実施の形態では、トラック416が基板410の幅にわたって形成されている間に、レチクルが有するパターンに基づいてそのトラック416の幅が位置に応じて変更されてもよい。加えてもしくはあるいはまた、トラック416は均一でない行間隔を有してもよい。この行間隔はレチクルが有するパターンによって制御される。
さらに別の実施の形態では、トラック416はメモリデバイス基板上もしくはメモリデバイス基板の表面のコーティング(例えば、樹脂のようなもの)上に形成されるメモリトラックであってもよい。この例では、トラック416はデータビット領域として使用される磁性材料を含むように(例えば、磁性材料で覆われる)処理されうる。ある例では、トラック416は孤立した「島」状の構成であってもよい。これにより、孤立したデータビット領域は比較的小さくまたメモリデバイス基板上に密に形成されうる。一方でデータビットは互いに孤立しているので、外部からの熱的なおよび磁気的な影響を受けた場合でも、データビットは安定な状態を維持できる。
別の実施の形態では、一組のトラックはトリミングされ、基板上に一組の所望のフィーチャを形成する。図5A、図5Bおよび図5Cは、本発明の実施の形態による、トリム露光を形成する例示的な処理工程を示す。図5Aでは、基板(不図示)上にトラック500が形成される。ある実施の形態では、図4に関して説明されたシステム300かつ/または400がトラック500を形成するために使用されうる。図5Bでは、トリム露光を使用することにより、領域502Aおよび502Bが最終的なパターンにおいて望まれるフィーチャであるとして選択される。領域502Aおよび502Bは図5Bでは実質的に矩形であるように示される。しかしながら異なるタイプの形状を有する領域が選択されうることは当業者には明らかである。図5Cでは、トリム露光現像を使用することにより、選択された領域502Aおよび502Bの外側の領域は取り除かれ、選択された領域504Aおよび504Bのみが最終的なパターン504に残される。
さらなる実施の形態では、メモリセルに基づくもしくはグリッドに基づくリソグラフィが行われうる。そこでは基板にグリッドパターンが形成され、そのグリッドから特定のパターンが形成される。図6A、図6Bおよび図6Cは、本発明の実施の形態による、メモリセルリソグラフィのための例示的な処理工程を示す。図6Aは、基板(ここでは図示されていないが上述の図1A−4参照)上に形成されるトラック600を示す。上述の通り、トラック600はシステム300かつ/または400によって形成されてもよい。図6Bでは、基板は図6Aにおける露光の間の位置に対して90度回転される。そしてトラックの第2の組が露光され、グリッド602が形成される。第2の組のトラックは、第1の組のトラック600と実質的に直交する。グリッド602からある領域が選択される。図6Cでは、図5Cに関して説明されたトリミングの場合と同様に、選択された領域の外側の領域が取り除かれる。例えば、選択された領域は隣接する列602Aおよび602Bの部分を含んでもよい(図6B参照)。スペースをもって分離されている列604Aおよび604Bを含むパターン604を形成するために、列602C(図6B参照)および他の同様の列(例えば、ひとつ飛ばしで表れる列)もまた露光されうる。このような過程が選択された領域の残りの列にも適用され、最終的にパターン604が形成される。
ある実施の形態では、パターン604はメモリセルを形成するために使用されうる。代替的な実施の形態では、同様の設計ステップ、つまりラインの組とそれと直交するラインの組とを露光することによりグリッドを生成し、得られたグリッドをトリミングすること、は、積層型メモリ技術だけでなくNANDや他の論理部品などの他の構成を実装するために使用されうる。ある実施の形態では、メモリチップのために角度グリッド露光が使用される。そこでは下の直交するチップパターンに対しておよそ7から15度回転される。さらにその角度グリッド露光は、第2の露光によって角度グリッドを露光した後で、望まれないパターンをトリミングするために使用され、それにより所望の最終的なパターンが生成される。
干渉リソグラフィグリッドパターンやダブルパターニングアプリケーションの例が、公開された米国特許出願(番号2005/0074698)に記載されており、これは本明細書において参照により開示される。
図7は、フラッシュメモリ基板においてスペースとラインが不均一であるパターン700を示す。例として、ライン702はライン704よりも幅広く、またスペース706はスペース708よりも広い。
図8は、方法800を示すフローチャートを示す。例えば、図1A、図1B、図3かつ/または図4に示されるシステムを使用して実行されうる、メモリパターンを基板に書き込む方法である。
この方法はブロック802で始まる。ブロック804では、レチクルを使用して放射ビームにパターンを形成する。ブロック806では、パターン形成された放射ビームが基板に投影される。そのパターン形成されたビームでの露光は第1のトラックの露光である。ここで、第1のトラックが走査方向において実質的に基板の全幅にわたって露光されうるように、レチクルおよび基板のそれぞれの走査速度が制御されてもよい。ブロック808では、基板が90度回転される。ブロック810では、放射ビームが回転された基板に投影される。その放射ビームは第1のトラックと実質的に直交する第2のトラックを露光する。ここで、第2のトラックが走査方向において実質的に基板の全幅にわたって露光されうるように、レチクルおよび基板のそれぞれの走査速度が制御されてもよい。
随意選択のブロック812では、露光されたパターンがさらにトリミングされ、所望のパターンが形成される。さらなる実施の形態では、図6に関して説明されたように、さらなるトリミングのためにトラックの第1の組および第2の組を交差させることが使用されてもよい。これにより、基板上に形成されるフィーチャのための基礎として使用されうるグリッドが形成される。この方法は814で終了する。
本説明においては特定のデバイス(たとえば集積回路やメモリデバイス)の製造におけるリソグラフィ装置の用途について特に言及しているが、ここでのリソグラフィ装置は他のアプリケーションにも適用することが可能であるものと理解されたい。他のアプリケーションとしては、集積回路や光集積回路システム、磁区メモリ用ガイダンスおよび検出パターン、フラットパネルディスプレイ、液晶ディスプレイ(LCDs)、薄膜磁気ヘッド、微小電気機械素子(MEMS)、発光ダイオード(LEDs)などの製造を含むが、これらに限られない。また、たとえばフラットパネルディスプレイに関しては、本発明に係る装置は、たとえば薄膜トランジスタ層及び/またはカラーフィルタ層などのさまざまな層の製造を助けるのに用いることができる。
上では特に光学的リソグラフィの文脈のなかでの本発明の実施の形態の使用に言及したが、本発明はたとえば液浸リソグラフィなどの他のアプリケーションで使用されてもよいことは理解される。リソグラフィ装置は、基板の少なくとも一部が「液浸液」で覆われるタイプの装置であってもよい。この液浸液は比較的高い屈折率を有する液体であり、例えば水である。この液浸液によって、投影システムと基板との間の空間が満たされる。液浸液は、例えば投影システムとパターニングデバイスとの間などのリソグラフィ装置内部の他の空間に適用されてもよい。液浸技術は投影システムの開口数を増大させるための周知の手法である。ここで使用される「液浸」という用語は、基板等の構造物が液体に浸されていなければならないことを意味するのではなく、露光中に投影システムと基板との間に液体が存在するということを単に意味するにすぎない。
以上、本発明の特定の実施の形態を説明したが、説明とは異なる方法でも本発明を実行できることを理解されたい。たとえば、本発明は、上記で開示したような方法を記載した機械読み取り式インストラクションの1つまたは複数のシーケンスを含むコンピュータプログラム、またはその内部に記憶されたこのようなコンピュータプログラムを有するデータ記憶媒体(たとえば半導体メモリ、磁気または光ディスク)の形態をとることができる。
本発明の種々の実施の形態を上に記載したが、それらはあくまでも例示であって、それらに限定されるものではない。本発明の精神と範囲に反することなく種々に変更することができるということは、関連技術の当業者には明らかなことである。本発明の範囲と精神は上述の例示に限定されるものではなく、請求項とその均等物によってのみ定義されるものである。
「サマリ」及び「要約」の項ではなく「発明の詳細な説明」の項が請求項を解釈するのに使用されるように意図されている。「サマリ」及び「要約書」の欄は本発明者が考えた本発明の実施の形態の1つ以上を示すものであるが、すべてを説明するものではない。よって、本発明及び請求項をいかなる形にも限定するものではない。

Claims (15)

  1. 放射ビームにパターンを形成するレチクルを支持するレチクルステージと、
    基板を支持する基板ステージと、
    前記パターン形成されたビームを前記基板に向ける投影システムと、
    前記基板ステージを動かし、それによって前記基板を動かすアクチュエータと、
    前記レチクルステージおよび前記基板ステージの走査中にそのそれぞれの走査速度を制御するコントローラと、を備え、
    前記コントローラは、実質的に基板の全幅にわたって各走査経路で第1のパターンが露光されるように、前記レチクルステージおよび前記基板ステージのそれぞれの走査速度を制御するリソグラフィデバイス。
  2. 前記コントローラは、前記走査経路において前記レチクルステージを実質的に静止させたままとする請求項1に記載のリソグラフィデバイス。
  3. 前記コントローラは、前記走査経路において前記レチクルステージを前記基板ステージよりも実質的に遅く動かす請求項1に記載のリソグラフィデバイス。
  4. 前記レチクルに形成されるパターンは、前記第1のパターンの直交幅が、実質的に前記基板の全幅にわたる前記走査経路において位置に応じて変化するように構成される請求項1に記載のリソグラフィデバイス。
  5. 前記レチクルは、前記走査経路において複数の同時平行パターンを露光するように構成される請求項1に記載のリソグラフィデバイス。
  6. 前記基板はメモリデバイスとして構成され、
    前記第1のパターンは、前記メモリデバイスにおけるデータビット領域として構成されるトラックを含む請求項1に記載のリソグラフィデバイス。
  7. 前記アクチュエータは、前記第1のパターンと第2のパターンの露光の合間に前記基板ステージを実質的に90度回転させ、
    前記第2のパターンは、前記基板上に前記第1のパターンと実質的に直交して露光される請求項1に記載のリソグラフィデバイス。
  8. 前記アクチュエータは、前記第1のパターンと第2のパターンの露光の合間に前記基板ステージを実質的に7度から15度の間の角度で回転させる請求項1に記載のリソグラフィデバイス。
  9. レチクルを使用して第1の放射ビームにパターンを形成することと、
    第1の走査経路において第1のパターンを露光するために、基板に前記第1の放射ビームを投影することと、
    前記基板を実質的に90度回転させることと、
    前記レチクルを使用して第2の放射ビームにパターンを形成することと、
    第2の走査経路において第2のパターンを露光するために、前記基板に前記第2の放射ビームを投影することと、を含み、
    前記第2のパターンは前記第1のトラックと実質的に直交し、
    前記レチクルと前記基板の相対速度の制御を通じて、前記第1のパターンまたは前記第2のパターンの少なくとも一方は、前記第1の走査経路または前記第2の走査経路の対応する少なくとも一方において、実質的に前記基板の全幅にわたって露光されるデバイス製造方法。
  10. 前記第1の走査経路および前記第2の走査経路の少なくとも一方において前記レチクルを実質的に静止させたままとすることをさらに含む請求項9に記載の方法。
  11. 前記第1の走査経路および前記第2の走査経路の少なくとも一方において前記レチクルを前記基板よりもゆっくりと走査することをさらに含む請求項9に記載の方法。
  12. 前記第1のパターンもしくは前記第2のパターンの少なくとも一方が前記基板にわたって形成される際に、その少なくとも一方の幅を変えることをさらに含む請求項9に記載の方法。
  13. 前記第1のパターンもしくは前記第2のパターンの少なくとも一方を複数平行に、前記第1の走査経路もしくは前記第2の走査経路の対応する一方において、露光することをさらに含む請求項9に記載の方法。
  14. 前記基板としてメモリデバイスを使用することと、
    前記第1のパターンおよび前記第2のパターンのうちの少なくとも一方としてトラックを使用することと、をさらに含み、
    前記トラックは、前記メモリデバイスにおけるデータビット領域として構成される請求項9に記載の方法。
  15. 走査速度の変化に伴う走査オーバヘッドを低減することによってスループットを増大させることをさらに含む請求項11に記載の方法。
JP2009176303A 2008-08-05 2009-07-29 ステップアンドスキャンシステムを使用するウェハ全幅走査 Expired - Fee Related JP4927912B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8634708P 2008-08-05 2008-08-05
US61/086,347 2008-08-05

Publications (2)

Publication Number Publication Date
JP2010041050A true JP2010041050A (ja) 2010-02-18
JP4927912B2 JP4927912B2 (ja) 2012-05-09

Family

ID=41263992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009176303A Expired - Fee Related JP4927912B2 (ja) 2008-08-05 2009-07-29 ステップアンドスキャンシステムを使用するウェハ全幅走査

Country Status (7)

Country Link
US (1) US20100033698A1 (ja)
EP (1) EP2151717A1 (ja)
JP (1) JP4927912B2 (ja)
KR (1) KR101104864B1 (ja)
CN (2) CN101644901A (ja)
SG (1) SG158822A1 (ja)
TW (1) TW201013327A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709955B2 (en) 2011-08-31 2014-04-29 Kabushiki Kaisha Toshiba Pattern transfer apparatus and method for fabricating semiconductor device
JP2020526937A (ja) * 2017-07-17 2020-08-31 シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド 走査アライメント装置およびその走査方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2221669A3 (en) 2009-02-19 2011-02-09 ASML Netherlands B.V. A lithographic apparatus, a method of controlling the apparatus and a device manufacturing method
US8211807B2 (en) * 2010-10-19 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning technology using single-patterning-spacer-technique
WO2012076629A2 (en) * 2010-12-07 2012-06-14 Micronic Mydata AB Criss-cross writing strategy
NL2008157A (en) 2011-02-22 2012-08-24 Asml Netherlands Bv Lithographic apparatus and lithographic projection method.
US8448120B2 (en) 2011-05-09 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. RC extraction for single patterning spacer technique
US8906599B2 (en) * 2012-05-17 2014-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced scanner throughput system and method
US8957512B2 (en) * 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
WO2014140047A2 (en) 2013-03-12 2014-09-18 Micronic Mydata AB Method and device for writing photomasks with reduced mura errors
CN105143987B (zh) 2013-03-12 2017-10-20 麦克罗尼克迈达塔有限责任公司 机械制造的对准基准方法和对准系统
CN104076613B (zh) * 2013-03-27 2016-12-28 上海微电子装备有限公司 基于圆形掩模的步进扫描光刻机及其曝光方法
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
CN106462085B (zh) * 2014-06-23 2019-05-17 Asml荷兰有限公司 光刻设备和方法
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
DE102018207277A1 (de) 2018-05-09 2019-11-14 Carl Zeiss Smt Gmbh Lithografiemaske, optisches System zur Übertragung von Original Strukturabschnitten der Lithografiemaske sowie Projektionsoptik zur Abbildung eines Objektfeldes, in dem mindestens ein Original-Strukturabschnitt einer Lithografiemaske anordenbar ist

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233360A (ja) * 1997-02-20 1998-09-02 Canon Inc 露光装置、デバイス製造方法およびマスク
JPH11233428A (ja) * 1998-02-12 1999-08-27 Nikon Corp 露光装置および素子製造方法
JP2000150340A (ja) * 1998-11-09 2000-05-30 Nec Corp 格子パターンの露光方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3079623B2 (ja) * 1991-03-28 2000-08-21 ソニー株式会社 ステップ式露光方法及びステップ式露光装置
JP2000021702A (ja) 1998-06-30 2000-01-21 Canon Inc 露光装置ならびにデバイス製造方法
US7005235B2 (en) * 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
US20050074698A1 (en) 2003-10-07 2005-04-07 Intel Corporation Composite optical lithography method for patterning lines of significantly different widths
JP4625673B2 (ja) * 2004-10-15 2011-02-02 株式会社東芝 露光方法及び露光装置
US8330936B2 (en) * 2006-09-20 2012-12-11 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP5210052B2 (ja) 2008-06-02 2013-06-12 ルネサスエレクトロニクス株式会社 半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233360A (ja) * 1997-02-20 1998-09-02 Canon Inc 露光装置、デバイス製造方法およびマスク
JPH11233428A (ja) * 1998-02-12 1999-08-27 Nikon Corp 露光装置および素子製造方法
JP2000150340A (ja) * 1998-11-09 2000-05-30 Nec Corp 格子パターンの露光方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709955B2 (en) 2011-08-31 2014-04-29 Kabushiki Kaisha Toshiba Pattern transfer apparatus and method for fabricating semiconductor device
USRE47456E1 (en) 2011-08-31 2019-06-25 Toshiba Memory Corporation Pattern transfer apparatus and method for fabricating semiconductor device
JP2020526937A (ja) * 2017-07-17 2020-08-31 シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド 走査アライメント装置およびその走査方法
JP7166329B2 (ja) 2017-07-17 2022-11-07 シャンハイ マイクロ エレクトロニクス イクイプメント(グループ)カンパニー リミティド 走査アライメント装置およびその走査方法

Also Published As

Publication number Publication date
JP4927912B2 (ja) 2012-05-09
EP2151717A1 (en) 2010-02-10
TW201013327A (en) 2010-04-01
KR20100017063A (ko) 2010-02-16
CN102129181A (zh) 2011-07-20
KR101104864B1 (ko) 2012-01-16
CN101644901A (zh) 2010-02-10
US20100033698A1 (en) 2010-02-11
SG158822A1 (en) 2010-02-26

Similar Documents

Publication Publication Date Title
JP4927912B2 (ja) ステップアンドスキャンシステムを使用するウェハ全幅走査
KR100986791B1 (ko) 리소그래피 장치 및 디바이스 제조방법
US20070212649A1 (en) Method and system for enhanced lithographic patterning
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
JP4787282B2 (ja) デバイス製造方法、コンピュータプログラム、及び、リソグラフィ装置
EP1801656A1 (en) Lithographic apparatus and device manufacturing method using multiple exposure types
JP5730816B2 (ja) マルチステージシステム、マルチステージシステムのための制御方法、およびリソグラフィ装置
JP4397371B2 (ja) リソグラフィ装置及びデバイス製造方法
JP4955028B2 (ja) デバイス製造方法、リソグラフィ装置及びそれによって製造されたデバイス
JP2007258707A (ja) リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
KR100598643B1 (ko) 디바이스 제조방법
JP4141984B2 (ja) リソグラフィック装置較正方法、整列方法、コンピュータ・プログラム、リソグラフィック装置及びデバイス製造方法
JP2005340847A (ja) リソグラフィ装置およびデバイス製造方法
JP4567658B2 (ja) デバイス製造方法およびコンピュータプログラム製品
JP2007043168A (ja) リソグラフィ装置及びデバイス製造方法
JP5091909B2 (ja) リソグラフィ方法
JP4848229B2 (ja) リソグラフィ装置及びデバイス製造方法
JP6371869B2 (ja) リソグラフィ装置を修正する方法
JP5033175B2 (ja) リソグラフィ装置及びパターニングデバイス
US20090208878A1 (en) Lithographic System, Lithographic Apparatus and Device Manufacturing Method
JP2006178465A (ja) リソグラフィ装置用投影装置
JP2005311378A (ja) デバイス製造方法
US20070103789A1 (en) Optical system, lithographic apparatus and method for projecting
JP2008252092A (ja) リソグラフィシステムおよびデバイス製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees