JP4610447B2 - 半導体装置とその製造方法及び検査方法 - Google Patents

Description

本発明は、半導体基板から製造されるＭＥＭＳ(Micro Electro Mechanical System）加速度センサのような半導体装置とその製造方法及び検査方法に関するものである。

図２は、従来の加速度センサの構成図である。
この加速度センサは、半導体製造技術を応用してシリコンウエハから一体形成したもので、図２（ａ）の表面パターン及び同図（ｂ）の裏面パターンに示すように、中央部に形成された錘部１と、この錘部１の周囲を所定の間隔を開けて囲う四角形の枠部２を有し、この錘部１と枠部２の間を可撓性のある４本の梁部３で接続した構造となっている。梁部３の表面には、図示しないが、ピエゾ素子等の応力を検出するセンサと配線等の回路が形成されている。なお、枠部２の一辺の長さは２ｍｍ程度、高さは５００μｍ程度である。また、梁部３の厚さは１０μｍ程度となっている。

この加速度センサは、概略次のように製造される。
まず、通常のＬＳＩと同様に、シリコンウエハの表面に複数のセンサや配線及び外部接続用の電極等が形成される。次に、梁部３を残し、錘部１と枠部２の間の間隙となる箇所のシリコンがエッチングによって除去される。このエッチングは、シリコンウエハの表面から行われ、その深さは梁部３の厚さにほぼ等しくなるように調整される。

表面のエッチングが終了したシリコンウエハは上下反転され、今度は裏面から錘部１と枠部２の間の間隙となる箇所のシリコンがエッチングによって除去される。このエッチングは、梁部３が所定の厚さとなって残り、その他の部分が表面側からのエッチングで除去された箇所まで達する深さまで行われる。

これにより、表面からのエッチングと裏面からのエッチングにより、錘部１と枠部２の間のシリコンが除去され、この錘部１と枠部２が４本の梁部３で接続されて図２に示す加速度センサが得られる。

図２の加速度センサは、パッケージに収容され、外部接続端子との間の配線が行われる。この加速度センサは、錘部１が４本の梁部３によって枠部２に接続されているので、加速度が加えられると枠部２に対して錘部１が変位して梁部３が撓む。４本の梁部３の撓み量は、加えられた加速度の大きさと方向によって異なる。各梁部３には、それぞれピエゾ素子等のセンサが設けられているので、各センサから得られる撓み量に基づいて、加速度の大きさと方向を算出することができる。

しかしながら、前記加速度センサは、次のような課題があった。
即ち、錘部１と枠部２を接続する梁部３を残し、この梁部３以外の箇所のシリコンを除去して錘部１と枠部２を分離するために、表面側からと裏面側からのエッチングを行う必要がある。従って、エッチングの終了後、表側と裏側のパターンの位置ずれが許容範囲内に収まっているか否かを検査する必要がある。加速度センサの場合、位置ずれが大きいと、センサとしての特性が劣化してしまう等の不具合が生じるからである。

従来、表と裏のパターンの位置ずれの正確な測定には、シリコンウエハの表加工面と裏加工面を同時に観察できる装置を用いたり、片面側から赤外線顕微鏡を用いてシリコンウエハを透かして観察する方法が用いられる。しかし、いずれも特殊な装置が必要である。このため、通常の金属顕微鏡を用いた外観検査では位置ずれの正確な検査ができず、不良品が流出するというおそれがあった。

本発明は、半導体装置の表裏のパターンの位置ずれを、特殊な装置を必要とせずに正確に検査することを目的としている。

本発明の半導体装置は、半導体基板の表面に所定の深さの第１の溝部を形成することによって画成した表面パターンと、該半導体基板の裏面に所定の深さの第２の溝部を形成することによって画成した裏面パターンと、これらの第１及び第２の溝部の各々の少なくとも一部を連結することによって形成された貫通孔と、この貫通孔が形成されることにより裏面パターンと一致する表面パターンの一部に、裏面パターンの位置ずれを検査するために形成された検査溝部とを有することを特徴としている。

本発明では、貫通孔によって表面パターンと裏面パターンが一致する箇所に、この表面パターンの一部に裏面パターンの位置ずれを検査するための検査溝部を形成している。これにより、半導体ウエハ表面から検査溝部を観察し、この検査溝部と裏面パターンの位置関係から表面と裏面のパターンの位置ずれを、簡単かつ正確に検査することができるという効果がある。

検査溝部は、表面パターンをその縁から内側に一定幅で階段状に削除した階段状スリットとする。また、表面パターンの縁から貫通孔に庇状に張り出した、一定幅の階段状の検査突起部を設けても良い。更に、検査溝部と検査突起部を組み合わせても良い。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１（ａ）〜（ｄ）は、本発明の実施例１を示す加速度センサの構成図で、同図（ａ）は上側から見た表面パターン、同図（ｂ）は下側から見た裏面パターン、同図（ｃ）は同図（ａ）におけるＸ−Ｘ線に沿った断面を示す図、及び同図（ｄ）は同図（ａ），（ｃ）中のＹ部の拡大斜視図である。図１において、図２中の要素と共通の要素には共通の符号が付されている。

この加速度センサは、ＬＳＩ等の半導体製造技術を応用して、シリコンウエハの表面及び裏面に溝部を形成することによって一体形成したものである。即ち、シリコンウエハ表面に形成された第１の溝部で画成された表面パターンと、裏面に形成された第２の溝部で画成された裏面パターンを有し、これらの第１及び第２の溝部の一部が連結して貫通孔を形成するようになっている。

図１（ａ），（ｂ）に示すように、中央部に形成された錘部１Ａと、この錘部１Ａの周囲を所定の間隔を開けて囲う四角形の枠部２と、この錘部１Ａの中央部を枠部２に接続する可撓性を有する４本の梁部３を有している。梁部３の表面には、図示しないが、ピエゾ素子等の応力を検出するセンサと配線等の回路が形成されている。枠部２の一辺の長さは２ｍｍ程度で、高さは５００μｍ程度である。また、梁部３の厚さは１０μｍ程度に形成されている。

更に、錘部１Ａの表面周辺部には、対称的な４か所に同じ形状の検査用のスリット１ａが形成されている。スリット１ａは、図１（ｄ）に示すように、錘部１Ａの表面の一部を梁部３の厚さと同じ厚さ（例えば、１０μｍ程度）だけエッチングで除去したもので、その形状は対称的な階段状になっている。階段１段分の高さと幅は５μｍ程度であり、段数は３〜４段程度である。従って、図１（ｄ）の場合、スリット長は、外縁部の一番長い箇所で３５μｍ程度、１段内側は２５μｍ程度、２段内側は１５μｍ程度、そして一番内側のスリット長が５μｍ程度である。

図３は、図１の加速度センサの製造方法を示す流れ図である。以下、この図３を参照しつつ、図１の製造方法を説明する。

ステップＳ１において、準備した厚さ５００μｍ程度のシリコンウエハの表面に、通常のＬＳＩと同様の工程で、センサや配線及び外部接続用の電極等を形成する。このとき、シリコンウエハの外周部を除く内側に、複数の加速度センサに対応するセンサ回路を一括形成すると共に、外周部に位置決め用のマークを形成することは、通常の工程と同様である。

ステップＳ２において、センサ回路が形成されたシリコンウエハの表面にエッチング用のレジスト剤を塗布する。

ステップＳ３において、検査用のスリット１ａのパターンを含むエッチング用のマスクパターンを用いて、シリコンウエハの表面のレジスト剤に対するフォトリソグラフィ処理を行い、エッチングマスクを形成する。このエッチングマスクによって、シリコンウエハの外周部と、加速度センサの枠部２及び梁部３の全部と、スリット１ａを除く錘部１Ａの表面が覆われる。

ステップＳ４において、ステップＳ３で形成したエッチンマスクを用いて、シリコンウエハの表面をエッチングする。エッチングの深さは、梁部３の厚さと同じ１０μｍ程度である。ここでエッチングされた箇所が第１の溝部となる。

ステップＳ５において、シリコンウエハ表面のエッチングマスクを除去し、このシリコンウエハ表面全体に保護膜を形成する。

ステップＳ６において、シリコンウエハの裏面を加工するために、このシリコンウエハの上下を反転する。

ステップＳ７において、シリコンウエハの裏面にエッチング用のレジスト剤を塗布する。
ステップＳ８において、シリコンウエハ裏面用のエッチング用のマスクパターンを用いて、シリコンウエハ裏面のレジスト剤に対するフォトリソグラフィ処理を行い、エッチングマスクを形成する。なお、このマスクパターンの位置合わせは、両面アライナを使用して、ステップＳ１でシリコンウエハの表面に形成した位置決め用のマークに基づいて行う。このエッチングマスクによって、シリコンウエハの裏面の外周部と、加速度センサの枠部２及び錘部１Ａの表面が覆われる。なお、梁部３の裏側に対応する箇所には、エッチングマスクは形成されない。

ステップＳ９において、ステップＳ８で形成したエッチンマスクを用いて、シリコンウエハの裏面をエッチングする。ここでエッチングされた箇所が、第２の溝部となる。エッチングの深さは、梁部３の裏側に達するまで、即ち、シリコンウエハの厚さ（５００μｍ程度）から梁部３の厚さ（１０μｍ程度）を引いた寸法である。これにより、錘部１Ａと枠部２の間のシリコンが除去され、第１及び第２の溝部が連結された箇所に貫通孔が形成される。第１及び第２の溝部が連結されなかった箇所は４箇所の梁部３として残り、錘部１Ａと枠部２が、これらの４箇所の梁部３で接続されて、図１のような加速度センサが得られる。

ステップＳ１０において、加速度センサが形成されたシリコンウエハの表面から、金属顕微鏡を用いて各加速度センサの錘部１Ａに設けられたスリット１ａを検査する。ここで、表と裏のパターンが完全に一致していれば、表側からエッチングして形成されたスリット１ａと、裏側からエッチングして形成された錘部１Ａの側面が一致し、図１（ｃ）のような理想的な形状となる。もしも、表と裏のパターンがずれていると、図１（ｃ）のようにはならず、図４に示すような状態となる。

図４（ａ），（ｂ）は、図１のパターンがずれたときのスリットの状態を示す説明図である。例えば、裏面側のパターンが右にずれると、図４（ａ）のような状態となり、裏面からエッチングしてできた錘部１Ａの側面が、表面からエッチングしてできた錘部１Ａの側面よりはみ出すので、このはみ出し量αを測定することにより、ずれの量を知ることができる。また、裏面側のパターンが左にずれると、図４（ｂ）のような状態となり、表面からエッチングしてできた錘部１Ａの側面が、裏面からエッチングしてできた錘部１Ａの側面よりはみ出す。従って、スリット以外の箇所では表面のはみ出しにより、この表面側から裏面のずれの量を測定することができない。しかし、錘部１Ａの表面にはスリット１ａが形成されているので、このスリット１ａを通して錘部１Ａの側面のずれの量βを観察することができる。

ステップＳ１１において、ステップＳ１０の検査結果に基づいて寸法精度の合否を判定する。もしもすべて不合格であれば、そのシリコンウエハは製造不良として廃棄される。合格であれば、個片に分離されてパッケージに組み立てられ、機能試験工程に回される。なお、ステップＳ１０で得られたずれの量及びずれの方向は、次のシリコンウエハ製造時における位置決め用の補正データとして記憶される。

以上のように、この実施例１の加速度センサは、表面に検査用のスリット１ａが形成された錘部１Ａを有している。これにより、特殊な装置を必要とせずに、通常の金属顕微鏡を用いて表面からパターンのずれを検査することができるという利点がある。また、スリット１ａは等間隔の階段状に形成されているので、何段目に錘部１Ａの側面があるかを調べることにより、ずれの量の範囲を知ることができるという利点がある。更に、スリット１ａは錘部１Ａ表面の前後左右の４箇所に形成されているので、縦横方向のずれの量を確実に検出することができるという利点がある。

なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） 加速度センサを例にして説明したが、シリコン等の半導体ウエハを表面と裏面からエッチングして貫通孔を有する形状に加工して形成する半導体装置に適用することができる。
（２） スリット１ａの寸法は一例であり、必要とする寸法精度と検査に用いる顕微鏡等の装置の精度に応じて適切に設定することができる。例えば、合否判定基準のずれの量が５μｍであれば、スリット１ａの１段の寸法を５μｍとしておけば良い。これにより、ずれが１段以内であれば合格、１段以上であれば不合格とすることができる。
（３） 半導体ウエハはシリコンウエハに限定されない。例えば、ＳＯＩ(Silicon On Insulator)基板のように、シリコン等の支持基板の上に酸化シリコン等の絶縁膜を形成し、更にその絶縁膜の上にシリコン等の表面活性層を設けた積層基板にも適用できる。
（４） シリコンウエハの表面と裏面からエッチング加工を行う場合について説明したが、加工済みの２つの基板を張り合わせた複合基板の位置ずれ確認にも適用することができる。
（５） 錘部１Ａの表面には、検査用のスリット１ａを４か所、対称的に配置しているが、これは加速度センサの可動部のバランスを考慮したものであって、例えば枠部２にスリットを設けるのであればバランスを考慮する必要はない。

図５（ａ）〜（ｃ）は、本発明の実施例２を示す検査用パターンの説明図である。
この検査用パターンは、図１中のスリット１ａに代えて設けるもので、階段状スリット１ｂと階段状突起１ｃで構成されている。即ち、階段状スリット１ｂは、図１中のスリット１ａと同様に、加速度センサの錘部１の表面を所定の深さ（梁部３と同じ厚さ）にエッチングして形成したものである。一方、階段状突起１ｃは、錘部１の外縁から貫通孔側に梁部３と同じ厚さの突起を庇のように張り出し、これを階段状に形成したものである。

このような検査用パターンを有する加速度センサの製造方法は、実施例１のステップＳ３で用いたエッチング用のマスクパターンを、階段状スリット１ｂと階段状突起１ｃを有するマスクパターンに変更するだけで、その他は実施例１と同じである。

即ち、シリコンウエハ表面のエッチング用のマスクパターンに階段状スリット１ｂと階段状突起１ｃのパターンを設けることにより、階段状スリット１ｂの形成箇所を晒し、階段状突起１ｃの形成箇所を覆うエッチングマスクを形成する。これにより、階段状スリット１ｂと階段状突起１ｃは、シリコンウエハ表面のエッチングによって同時に形成される。

表と裏のパターンが完全に一致していれば、表側からエッチングして形成された検査用パターンと、裏側からエッチングして形成された錘部１Ａの側面が一致し、図５（ａ）のような理想的な形状となる。

もしも、裏面側が右にずれると、図５（ｂ）のような状態となり、裏面からエッチングしてできた錘部１Ａの側面が、表面からエッチングしてできた錘部１Ａの側面よりはみ出すので、このはみ出しが階段状突起１ｃにかかる。従って、錘部１Ａの側面が階段状突起１ｃの何段目の位置に有るかを調べることにより、合否の判定を行うことができる。

また、裏面側が左にずれると、図５（ｃ）のような状態となり、表面からエッチングしてできた錘部１Ａの側面が、裏面からエッチングしてできた錘部１Ａの側面よりはみ出す。錘部１Ａの表面には階段状スリット１ｂが形成されているので、この階段状スリット１ｂを通して錘部１Ａの側面の位置を観察し、何段目に錘部１Ａの側面があるかを調べることにより、合否を判定することができる。

以上のように、この実施例２の検査用パターンは、階段状スリット１ｂと階段状突起１ｃを組み合わせて構成されている。従って、パターンが右にずれても左にずれても、ずれの量を表側から簡単かつ確実に調べることができるという利点がある。

本発明の実施例１を示す加速度センサの構成図である。 従来の加速度センサの構成図である。 図１の加速度センサの製造方法を示す流れ図である。 パターンがずれた場合のスリットの状態を示す説明図である。 本発明の実施例２を示す検査用パターンの説明図である。

符号の説明

１Ａ 錘部
１ａ スリット
１ｂ 階段状スリット
１ｃ 階段状突起
２ 枠部
３ 梁部

Claims (10)

1. 表面及び裏面を有する半導体基板において、
   前記表面に所定の深さの第１の溝部を形成することによって該表面を画成する表面パターンと、
   前記裏面に所定の深さの第２の溝部を形成することによって該裏面を画成する裏面パターンと、
   前記表面パターンの前記第１の溝部と前記裏面パターンの前記第２の溝部との各々の少なくとも一部が連結することによって形成された貫通孔と、
   前記貫通孔が形成されることにより前記裏面パターンと一致する前記表面パターンの一部に、該裏面パターンの位置ずれを検査するために形成された検査溝部と、
   を有することを特徴とする半導体装置。
2. 前記貫通孔が形成されることにより前記裏面パターンと一致する前記表面パターンの一部に、該裏面パターンの位置ずれを検査するために形成された検査突起部を有することを特徴とする請求項１記載の半導体装置。
3. 表面に所定の深さの第１の溝を形成することによって該表面を画成する表面パターンと、該表面の反対側に形成される裏面に所定の深さの第２の溝を形成することによって該裏面を画成する裏面パターンと、該表面パターンの該第１の溝と該裏面パターンの該第２の溝との各々の少なくとも一部が連結することによって形成された貫通孔とを有する半導体装置であって、
   前記貫通孔が形成されることにより前記裏面パターンと一致する前記表面パターンの一部に、該裏面パターンの位置ずれを検査するために形成された検査突起部を有することを特徴とする半導体装置。
4. 前記貫通孔が形成されることにより前記裏面パターンと一致する前記表面パターンの一部に、該裏面パターンの位置ずれを検査するために形成された検査溝部を有することを特徴とする請求項３記載の半導体装置。
5. 前記検査溝部は、前記表面パターンの内側に向かって一定幅の階段状に形成されることを特徴とする請求項１または４記載の半導体装置。
6. 前記検査突起部は、前記表面パターンから外側に向かって一定幅の階段状に形成されることを特徴とする請求項２または３記載の半導体装置。
7. 半導体基板の表面に所定の深さの第１の溝部で画成された表面パターン、該半導体基板の裏面に所定の深さの第２の溝部で画成された裏面パターン、及び該第１及び第２の溝部の各々の少なくとも一部を連結して形成された貫通孔を有する半導体装置の製造方法であって、
   半導体ウエハ表面を、前記貫通孔の縁を基準にして一定幅で階段状に形成された位置ずれ検査用の検査パターンを前記表面パターンに付加したエッチング用のマスクパターンを用いて、所定の寸法だけエッチングする工程と、
   前記半導体ウエハ裏面を、前記裏面パターンのエッチング用のマスクパターンを用いて前記所定の寸法を残してエッチングする工程とを、
   行うことを特徴とする半導体装置の製造方法。
8. 前記検査パターンは、前記表面パターンをその縁から内側に前記一定幅で階段状に削除した階段状スリット、または前記表面パターンの縁から前記貫通孔に庇状に張り出した前記一定幅の階段状突起であることを特徴とする請求項７記載の半導体装置の製造方法。
9. 半導体基板の表面に所定の深さの第１の溝部で画成された表面パターン、該半導体基板の裏面に所定の深さの第２の溝部で画成された裏面パターン、及び該第１及び第２の溝部の各々の少なくとも一部を連結して形成された貫通孔を有する半導体装置の検査方法であって、
   半導体ウエハ表面を、前記貫通孔の縁を基準にして一定幅で階段状に形成された位置ずれ検査用の検査パターンを前記表面パターンに付加したエッチング用のマスクパターンを用いて、所定の寸法だけエッチングし、
   前記半導体ウエハ裏面を、前記裏面パターンのエッチング用のマスクパターンを用いて前記所定の寸法を残してエッチングし、
   前記半導体ウエハ表面から前記検査パターンを観察して該検査パターンの階段と前記裏面パターンの位置関係から該裏面パターンと前記表面パターンの位置ずれの程度を検査することを特徴とする半導体装置の検査方法。
10. 前記検査パターンは、前記表面パターンをその縁から内側に前記一定幅で階段状に削除した階段状スリット、または前記表面パターンの縁から前記貫通孔に庇状に張り出した前記一定幅の階段状突起であることを特徴とする請求項９記載の半導体装置の検査方法。

Images