JPH0751806Y2 - 厚膜回路装置 - Google Patents
厚膜回路装置Info
- Publication number
- JPH0751806Y2 JPH0751806Y2 JP12686689U JP12686689U JPH0751806Y2 JP H0751806 Y2 JPH0751806 Y2 JP H0751806Y2 JP 12686689 U JP12686689 U JP 12686689U JP 12686689 U JP12686689 U JP 12686689U JP H0751806 Y2 JPH0751806 Y2 JP H0751806Y2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- terminal
- circuit device
- thick film
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案は、配線パターンが銅導体にて形成された厚膜回
路装置に係り、特に、抵抗トリミング時に抵抗値測定用
端子として用いられるトリミング端子の改良に関するも
のである。
路装置に係り、特に、抵抗トリミング時に抵抗値測定用
端子として用いられるトリミング端子の改良に関するも
のである。
(従来の技術) 第2図は、従来の厚膜回路装置の一例を示す平面図であ
る。この回路装置は、第2図に示すように、アルミナ
(Al2O3)等からなる絶縁基板1上に、銅(Cu)導体を
用いて、RuO2系の抵抗体用オーバラップ部3、抵抗測定
用のトリミング端子4、素子搭載用の半田付ランド5並
びにこれらを接続するために所望のパターンに配設され
た配線パターン部6等が形成されている。
る。この回路装置は、第2図に示すように、アルミナ
(Al2O3)等からなる絶縁基板1上に、銅(Cu)導体を
用いて、RuO2系の抵抗体用オーバラップ部3、抵抗測定
用のトリミング端子4、素子搭載用の半田付ランド5並
びにこれらを接続するために所望のパターンに配設され
た配線パターン部6等が形成されている。
また、配線パターン部6が交差する、いわゆるクロスカ
ーバ部7においては、下部側パターンとなる領域に銀パ
ラジウム(AgPd)からなるクロス電極71を予め形成し、
このクロス電極71上にガラスなどからなる絶縁体層72を
介して上部側配線パターン部6を配設することにより構
成されている。
ーバ部7においては、下部側パターンとなる領域に銀パ
ラジウム(AgPd)からなるクロス電極71を予め形成し、
このクロス電極71上にガラスなどからなる絶縁体層72を
介して上部側配線パターン部6を配設することにより構
成されている。
このような構成を有する回路装置は、第3図に示すよう
な方法により製造される。
な方法により製造される。
まず、第3図の(a)に示すように、絶縁基板1の所望
の位置にAgPd系導体ペーストを、例えば、スクリーン印
刷により印刷した後、乾燥(150℃、10分)し、焼成(8
50℃、10分)することにより、クロス電極71を形成す
る。
の位置にAgPd系導体ペーストを、例えば、スクリーン印
刷により印刷した後、乾燥(150℃、10分)し、焼成(8
50℃、10分)することにより、クロス電極71を形成す
る。
次に、第3図の(b)に示すように、形成したクロス電
極71上(両端部を除く)に、例えば、結晶化ガラスペー
ストを印刷した後、上記と同様の条件下において、乾燥
し、焼成することにより、第1のクロスガラス層72aを
形成する。
極71上(両端部を除く)に、例えば、結晶化ガラスペー
ストを印刷した後、上記と同様の条件下において、乾燥
し、焼成することにより、第1のクロスガラス層72aを
形成する。
次いで、第3図の(c)に示すように、第1のクロスガ
ラス層72a上に、幅が第1のクロスガラス層72aより広く
なるように結晶化ガラスペーストを印刷した後、上記と
同様の条件下において乾燥し、焼成することにより、第
2のクロスガラス層72bを形成し、絶縁体層72を構成す
る。
ラス層72a上に、幅が第1のクロスガラス層72aより広く
なるように結晶化ガラスペーストを印刷した後、上記と
同様の条件下において乾燥し、焼成することにより、第
2のクロスガラス層72bを形成し、絶縁体層72を構成す
る。
次に、第3図の(d)に示すように、絶縁基板1上の所
望の位置で、かつ、絶縁体層72の形成領域外に、RuO2系
の抵抗体ペーストを印刷した後、上記と同様の条件にお
いて乾燥し、焼成することによって、厚膜抵抗体2を形
成する。
望の位置で、かつ、絶縁体層72の形成領域外に、RuO2系
の抵抗体ペーストを印刷した後、上記と同様の条件にお
いて乾燥し、焼成することによって、厚膜抵抗体2を形
成する。
次に、第3図の(e)に示すように、厚膜抵抗体用オー
バラップ部3、トリミング端子4、半田付ランド5を所
望の領域に対して、所望の形状に印刷するとともに、こ
れらを接続する配線パターン部6を印刷した後、乾燥
し、焼成(800℃〜1100℃)することにより、第2図に
示すような配線パターンを構成する。
バラップ部3、トリミング端子4、半田付ランド5を所
望の領域に対して、所望の形状に印刷するとともに、こ
れらを接続する配線パターン部6を印刷した後、乾燥
し、焼成(800℃〜1100℃)することにより、第2図に
示すような配線パターンを構成する。
次に、トリミング端子4及び図示しない電極部を除く領
域上にオーバコートガラスペーストを印刷し、乾燥(15
0℃、10分)し、焼成(530℃、3分)することにより、
オーバコートガラス層(図示せず)を形成する。以上に
より、回路装置の製造が完了する。
域上にオーバコートガラスペーストを印刷し、乾燥(15
0℃、10分)し、焼成(530℃、3分)することにより、
オーバコートガラス層(図示せず)を形成する。以上に
より、回路装置の製造が完了する。
このように製造された回路装置に対して、トリミング端
子4に測定器の測定端子を接触させ、抵抗値をモニタし
ながらレーザ装置等を用いて抵抗値調整を行う抵抗トリ
ミング等の処理が施されることになる。
子4に測定器の測定端子を接触させ、抵抗値をモニタし
ながらレーザ装置等を用いて抵抗値調整を行う抵抗トリ
ミング等の処理が施されることになる。
この抵抗トリミングに際し、装置に対する抵抗許容誤差
が(±)1.0%以下と小さい場合には、トリミング後の
抵抗値変動を抑制するため、トリミング工程を、粗調ト
リミング工程と微調トリミング工程の2工程に分けて行
い、この2度のトリミング工程間に、アニール処理とい
う熱エージング(150℃の雰囲気中に放置)が施され
る。
が(±)1.0%以下と小さい場合には、トリミング後の
抵抗値変動を抑制するため、トリミング工程を、粗調ト
リミング工程と微調トリミング工程の2工程に分けて行
い、この2度のトリミング工程間に、アニール処理とい
う熱エージング(150℃の雰囲気中に放置)が施され
る。
(考案が解決しようとする課題) しかしながら、上記従来の回路装置では、トリミング端
子4が低温焼成銅導体により構成されているため、粗調
トリミング工程後に、アニール処理を施すと、トリミン
グ端子4の表面が酸化してしまうという欠点があった。
子4が低温焼成銅導体により構成されているため、粗調
トリミング工程後に、アニール処理を施すと、トリミン
グ端子4の表面が酸化してしまうという欠点があった。
このため、トリミング端子4と測定器の測定端子との間
に抵触抵抗が生じてしまい、アニール処理後の微調トリ
ミング時に正確な抵抗値調整が困難となり、また、良品
であるにもかかわらず、不良品と判定されてしまうとい
う欠点があった。
に抵触抵抗が生じてしまい、アニール処理後の微調トリ
ミング時に正確な抵抗値調整が困難となり、また、良品
であるにもかかわらず、不良品と判定されてしまうとい
う欠点があった。
本考案は、かかる事情に鑑みてなされたものであり、そ
の目的は、抵抗トリミング時のアニール処理により、ト
リミング端子が酸化等を起こすことがなく、的確な抵抗
値調整を行い得る厚膜回路装置を提供することにある。
の目的は、抵抗トリミング時のアニール処理により、ト
リミング端子が酸化等を起こすことがなく、的確な抵抗
値調整を行い得る厚膜回路装置を提供することにある。
(課題を解決するための手段) 上記目的を達成するため、本考案では、基板上に銅導体
からなる配線パターンが形成された厚膜回路装置におい
て、前記配線パターンに、銀パラジウム系導体からなる
抵抗トリミング用端子を接続した。
からなる配線パターンが形成された厚膜回路装置におい
て、前記配線パターンに、銀パラジウム系導体からなる
抵抗トリミング用端子を接続した。
(作用) 本考案によれば、抵抗トリミング用端子が銀パラジウム
系導体により構成されているので、抵抗トリミング時に
端子が酸化せず、端子表面と測定器の測定端子との接触
不良が発生しない。
系導体により構成されているので、抵抗トリミング時に
端子が酸化せず、端子表面と測定器の測定端子との接触
不良が発生しない。
(実施例) 第1図は、本考案に係る厚膜回路装置の一実施例を示す
平面図であって、従来例を示す第2図と同一構成部分は
同一符号をもって表す。
平面図であって、従来例を示す第2図と同一構成部分は
同一符号をもって表す。
即ち、1はアルミナ等からなる絶縁基板、2は1.0mm×
1.5mmの長方形状に形成された膜厚15μmのRuO2系厚膜
抵抗体、3は厚膜抵抗体2の両端上にオーバラップして
形成された銅導体からなる抵抗体用オーバラップ部、5
は銅導体からなる半田付ランド、6は銅導体からなる配
線パターン部、7は配線パターン部6が絶縁体層72を介
してクロスされたクロスオーバ部、71はクロス電極であ
る。また、図示しないが、トリミング端子10及び図示し
ない電極部を除く絶縁基板1上には、厚膜10μmのオー
バコートガラス膜が形成されている。
1.5mmの長方形状に形成された膜厚15μmのRuO2系厚膜
抵抗体、3は厚膜抵抗体2の両端上にオーバラップして
形成された銅導体からなる抵抗体用オーバラップ部、5
は銅導体からなる半田付ランド、6は銅導体からなる配
線パターン部、7は配線パターン部6が絶縁体層72を介
してクロスされたクロスオーバ部、71はクロス電極であ
る。また、図示しないが、トリミング端子10及び図示し
ない電極部を除く絶縁基板1上には、厚膜10μmのオー
バコートガラス膜が形成されている。
トリミング端子10は、AgPd系の導体からなり絶縁基板1
の所定の位置に0.8mm×0.8mmの方形状に形成されてい
る。このトリミング端子10の一端部上には、銅導体から
なるトリミング端子10用オーバラップ部11が形成されて
おり、オーバラップ部11と抵抗体用オーバラップ部3と
が配線パターン部6により接続されている。
の所定の位置に0.8mm×0.8mmの方形状に形成されてい
る。このトリミング端子10の一端部上には、銅導体から
なるトリミング端子10用オーバラップ部11が形成されて
おり、オーバラップ部11と抵抗体用オーバラップ部3と
が配線パターン部6により接続されている。
なお、実際には第1図には図示しないが、厚膜抵抗体2
の抵抗値測定用端子としてのトリミング端子は、上記ト
リミング端子10と対をなすようにもう1個のトリミング
端子が、トリミング端子10と接続された配線パターン部
6に対向する配線パターン部6に接続するように形成さ
れる。
の抵抗値測定用端子としてのトリミング端子は、上記ト
リミング端子10と対をなすようにもう1個のトリミング
端子が、トリミング端子10と接続された配線パターン部
6に対向する配線パターン部6に接続するように形成さ
れる。
また、銅導体からなるオーバラップ部3,11、半田付ラン
ド5、配線パターン部6の膜厚は、15μmに設定してあ
る。
ド5、配線パターン部6の膜厚は、15μmに設定してあ
る。
次に、第1図の厚膜回路装置の製造方法を第4図を参照
して説明する。
して説明する。
まず、第4図の(a)に示すように、絶縁基板1のそれ
ぞれ異なる所望の位置にAgPd系導体ペーストを印刷した
後、乾燥(150℃、10分)し、焼成(850℃、10分)する
ことにより、クロス電極71並びにトリミング端子10を形
成する。
ぞれ異なる所望の位置にAgPd系導体ペーストを印刷した
後、乾燥(150℃、10分)し、焼成(850℃、10分)する
ことにより、クロス電極71並びにトリミング端子10を形
成する。
次に、第4図の(b)に示すように、形成したクロス電
極71上(両端部を除く)に、例えば、結晶化ガラスペー
ストを印刷した後、上記と同様の条件下において、乾燥
し、焼成することにより、第1のクロスガラス層72aを
形成する。
極71上(両端部を除く)に、例えば、結晶化ガラスペー
ストを印刷した後、上記と同様の条件下において、乾燥
し、焼成することにより、第1のクロスガラス層72aを
形成する。
次いで、第4図の(c)に示すように、第1のクロスガ
ラス層72a上に、結晶化ガラスペーストを印刷した後
(幅は、第1のクロスガラス層72aより広く印刷)、上
記と同様の条件下において乾燥し、焼成することによ
り、第2のクロスガラス層72bを形成し、絶縁体層72を
構成する。
ラス層72a上に、結晶化ガラスペーストを印刷した後
(幅は、第1のクロスガラス層72aより広く印刷)、上
記と同様の条件下において乾燥し、焼成することによ
り、第2のクロスガラス層72bを形成し、絶縁体層72を
構成する。
次に、第4図の(d)に示すように、絶縁基板1上の所
望の位置で、かつ、絶縁体層72の形成領域外に、RuO2系
の抵抗体ペーストを印刷した後、上記と同様の条件にお
いて乾燥し、焼成することによって、厚膜抵抗体2を形
成する。
望の位置で、かつ、絶縁体層72の形成領域外に、RuO2系
の抵抗体ペーストを印刷した後、上記と同様の条件にお
いて乾燥し、焼成することによって、厚膜抵抗体2を形
成する。
次に、第4図の(e)に示すように、厚膜抵抗体用オー
バラップ部3、トリミング端子4、半田付ランド5を所
望の領域に対して、所望の形状に印刷するとともに、こ
れらを接続する配線パターン部6を印刷した後、乾燥
し、焼成(800℃〜1100℃)することにより、第1図に
示すような配線パターンを構成する。
バラップ部3、トリミング端子4、半田付ランド5を所
望の領域に対して、所望の形状に印刷するとともに、こ
れらを接続する配線パターン部6を印刷した後、乾燥
し、焼成(800℃〜1100℃)することにより、第1図に
示すような配線パターンを構成する。
次に、トリミング端子4及び図示しない電極部を除く領
域上にオーバコートガラスペーストを印刷し、乾燥(15
0℃、10分)し、焼成(530℃、3分)することにより、
オーバコートガラス層(図示せず)を形成することによ
り、回路装置の製造が完了する。実際、オーバコートガ
ラス膜形成後の抵抗値は、1.8kΩであった。
域上にオーバコートガラスペーストを印刷し、乾燥(15
0℃、10分)し、焼成(530℃、3分)することにより、
オーバコートガラス層(図示せず)を形成することによ
り、回路装置の製造が完了する。実際、オーバコートガ
ラス膜形成後の抵抗値は、1.8kΩであった。
次に、このように、抵抗値1.8kΩを有する回路装置に対
し、抵抗値が2.7kΩとなるように、以下に示すような工
程により、抵抗トリミングを行った。
し、抵抗値が2.7kΩとなるように、以下に示すような工
程により、抵抗トリミングを行った。
即ち、まず、図示しない測定器の測定端子をトリミング
端子10に接触させておき、抵抗値をモニタしながら、レ
ーザ等により厚膜抵抗体2を削除し、1回目の粗調トリ
ミングを行う。
端子10に接触させておき、抵抗値をモニタしながら、レ
ーザ等により厚膜抵抗体2を削除し、1回目の粗調トリ
ミングを行う。
次に、粗調トリミング後の回路装置を150℃の雰囲気中
に30分間放置してアニール処理を行う。
に30分間放置してアニール処理を行う。
次に、アニール処理後に絶縁基板1の温度が常温まで降
下した後、粗調トリミング工程と同様に、測定器の測定
端子をトリミング端子10に接触させて抵抗値モニタしな
がら、2.7kΩを目標に2回目のいわゆる微調トリミング
を行った。
下した後、粗調トリミング工程と同様に、測定器の測定
端子をトリミング端子10に接触させて抵抗値モニタしな
がら、2.7kΩを目標に2回目のいわゆる微調トリミング
を行った。
以上の抵抗トリミングにおいて、2回目の微調トリミン
グ時に、トリミング端子10と測定器の測定端子との接触
不良を起こし、抵抗トリミング加工を行えなかった回路
装置を不良品とすることとし、500個の試料に対して調
査を行う結果、不良は0個であった。
グ時に、トリミング端子10と測定器の測定端子との接触
不良を起こし、抵抗トリミング加工を行えなかった回路
装置を不良品とすることとし、500個の試料に対して調
査を行う結果、不良は0個であった。
一方、第2図に示すように、トリミング端子が銅導体か
らなる従来の回路装置に対して、上記と同様の方法で、
同じく500個の試料について良品、不良品の判定を行っ
た結果、不良品が7個発生した。
らなる従来の回路装置に対して、上記と同様の方法で、
同じく500個の試料について良品、不良品の判定を行っ
た結果、不良品が7個発生した。
以上説明したように、本実施例によれば、トリミング端
子10を、銅導体で構成する代わりに、AgPd導体により構
成したので、抵抗トリミング時のアニール処理により、
トリミング端子10表面の酸化を抑制でき、的確な抵抗ト
リミングを行えるとともに、接触不良に伴う不良品の発
生を防止できる厚膜回路装置を実現できる。
子10を、銅導体で構成する代わりに、AgPd導体により構
成したので、抵抗トリミング時のアニール処理により、
トリミング端子10表面の酸化を抑制でき、的確な抵抗ト
リミングを行えるとともに、接触不良に伴う不良品の発
生を防止できる厚膜回路装置を実現できる。
(考案の効果) 以上説明したように、本考案によれば、トリミング端子
を銀パラジウム系導体により構成したので、抵抗トリミ
ング時におけるアニール処理に伴うトリミング端子の酸
化等を抑制でき、的確な抵抗トリミングを行えるととも
に、接触不良に伴う不良品の発生を防止することができ
る。
を銀パラジウム系導体により構成したので、抵抗トリミ
ング時におけるアニール処理に伴うトリミング端子の酸
化等を抑制でき、的確な抵抗トリミングを行えるととも
に、接触不良に伴う不良品の発生を防止することができ
る。
第1図は本考案に係る厚膜回路装置の一実施例を示す平
面図、第2図は従来の厚膜回路装置の平面図、第3図は
従来の厚膜回路装置の製造工程図、第4図は本考案に係
る厚膜回路装置の製造工程図である。 図中、1…絶縁基板、2…厚膜抵抗体、3…抵抗体用オ
ーバラップ部、5…ハンダ付ランド、6…配線パターン
部、7…クロスオーバ部、71…クロス電極、72…絶縁体
層、10…トリミング端子、11…トリミング端子用オーバ
ラップ部。
面図、第2図は従来の厚膜回路装置の平面図、第3図は
従来の厚膜回路装置の製造工程図、第4図は本考案に係
る厚膜回路装置の製造工程図である。 図中、1…絶縁基板、2…厚膜抵抗体、3…抵抗体用オ
ーバラップ部、5…ハンダ付ランド、6…配線パターン
部、7…クロスオーバ部、71…クロス電極、72…絶縁体
層、10…トリミング端子、11…トリミング端子用オーバ
ラップ部。
Claims (1)
- 【請求項1】基板上に銅導体からなる配線パターンが形
成された厚膜回路装置において、 前記配線パターンに、銀パラジウム系導体からなる抵抗
トリミング用端子を接続した ことを特徴とする厚膜回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12686689U JPH0751806Y2 (ja) | 1989-10-30 | 1989-10-30 | 厚膜回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12686689U JPH0751806Y2 (ja) | 1989-10-30 | 1989-10-30 | 厚膜回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0365272U JPH0365272U (ja) | 1991-06-25 |
JPH0751806Y2 true JPH0751806Y2 (ja) | 1995-11-22 |
Family
ID=31674656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12686689U Expired - Lifetime JPH0751806Y2 (ja) | 1989-10-30 | 1989-10-30 | 厚膜回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0751806Y2 (ja) |
-
1989
- 1989-10-30 JP JP12686689U patent/JPH0751806Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0365272U (ja) | 1991-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10289803A (ja) | 抵抗器およびその製造方法 | |
JPH0320041B2 (ja) | ||
US6226864B1 (en) | Process for producing printed circuit boards with at least one metal layer, printed circuit board and use thereof | |
JPH0751806Y2 (ja) | 厚膜回路装置 | |
JP3190120B2 (ja) | 計測用抵抗器およびその製造方法 | |
JPH08102403A (ja) | 抵抗器およびその製造方法 | |
JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
JPH0963805A (ja) | 角形チップ抵抗器 | |
JP3760577B2 (ja) | 抵抗器 | |
JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
JPH10199703A (ja) | チップ抵抗器用基板とチップ抵抗器の製造方法 | |
JPH1116703A (ja) | 超低抵抗抵抗器 | |
JPH0513206A (ja) | トリミング抵抗 | |
JPH08130161A (ja) | チップrcネットワーク | |
JPH0983215A (ja) | マイクロ波用小形チップアッテネータの製造方法及びマイクロ波用小形チップアッテネータ | |
JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
JP2718196B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
JPH07211509A (ja) | チップ抵抗器とその製造方法 | |
JPS6330771B2 (ja) | ||
JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
JPH04326702A (ja) | 電子部品 | |
JPH03114204A (ja) | 超小型チップ抵抗器の製造方法 | |
JPH07326506A (ja) | チップ抵抗器の製造方法 | |
JPS63187601A (ja) | 厚膜回路板およびその製法 | |
JPH04309286A (ja) | 厚膜多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |