JPH03114204A - 超小型チップ抵抗器の製造方法 - Google Patents

超小型チップ抵抗器の製造方法

Info

Publication number
JPH03114204A
JPH03114204A JP1252751A JP25275189A JPH03114204A JP H03114204 A JPH03114204 A JP H03114204A JP 1252751 A JP1252751 A JP 1252751A JP 25275189 A JP25275189 A JP 25275189A JP H03114204 A JPH03114204 A JP H03114204A
Authority
JP
Japan
Prior art keywords
resistor
substrate
firing
electrodes
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1252751A
Other languages
English (en)
Inventor
Masato Hasegawa
正人 長谷川
Hiroaki Mie
三重 広陽
Toshifumi Oitate
追立 敏文
Isamu Nagayama
長山 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1252751A priority Critical patent/JPH03114204A/ja
Publication of JPH03114204A publication Critical patent/JPH03114204A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超小型のチップ抵抗器及びそれに通したチップ
抵抗器の製造方法に関する。
〔従来技術〕
チップ抵抗器は自動機による電子回路基板への実装が可
能であるために電子機器の回路基板に多く使用され、欠
くことのできない電子部品となっている。
第4図(a)は従来のチップ抵抗器の斜視図であり、第
4図(b)はその縦断面図であり、第4図(c)は概略
工程の流れ図である。
チップ抵抗器はセラミック基板41対向しあう端部に表
面電極42a、端面電極42b及び裏面電極42c及び
該表面電極42aに両端が重なるように形成された抵抗
体43から構成され、抵抗体43上には保護ガラス44
、表面電極42a、端面電極42b及び裏面電極42c
の表面にはめっき層45が夫々被覆されている。
具体的な製造方法はスクライブ溝によってチップ抵抗器
単位領域に多数区画された大型のセラミック基板40の
単位領域毎(上記セラミック基板41に対応)に電極4
2a、42cを形成し、この電極42aの一部に重畳す
る抵抗体43を形成した後、前記抵抗体43に第1次ガ
ラス層46を形成する。この第1次ガラス層46が被覆
された抵抗体43にレーザトリミングを施し、所定抵抗
値となるようにトリミング溝47を形成する。
その後さらに第2層のガラス被膜(上記保護ガラス44
に対応)を形成し、1次基板分割を施した後、端面電極
42bの印刷焼成し、2次基板分割を施した後、最後に
電極めっき45被覆を行うことにより製造していた(特
開昭59−8302号)。
そして、近時、電子機器の小型化に伴って、チップ抵抗
器の一層の小型化が強く要求されてきている。具体的に
は従来のチップ抵抗器の基本的な寸法は両端子電極まで
の抵抗器の長さが約2゜0關、幅が約1.2〜1.5m
mであったが、この大きさを例えば面積で4分の1以下
の、長さが約1.0+am+、幅が約0.5mmにまで
小型化した超小型のチップ抵抗器である。
〔従来技術の問題点〕
従来のチップ抵抗器及びその製造方法において、寸法を
単に小型化しただけでは以下のような問題点が生じるこ
とになり、単に転用できなかった。
その理由は、各チップ抵抗器の抵抗値の調整は、表面電
極42aを形成した後にレーザ照射により、抵抗体43
を横断する方向に所定長さのトリミング溝47を形成し
て行うが、レーザ照射の距離、即ちトリミング溝47の
長さは、リアルタイムで抵抗値を測定しながら適宜決定
される。実際には表面電極42aに抵抗値測定器の計測
端子(接触針(プローブ))を当てなからレーザ照射が
行われる。このプローブは一方の表面電極42aに、電
流を測定するプローブと電圧を測定するプローブの2つ
を接触させる必要があるが、従来の構造で単に小型化し
たチップ抵抗器では2本のプローブが表面電極42aに
完全に接触させるだけの充分な面積が得られず、抵抗値
測定の信頼性が極めて低下する。
いま一つはレーザトリミングにおいて、レーザ照射によ
り発生する熱が、隣接する単位領域の抵抗体43へ悪影
響を及ぼすことである。
トリミングは1次分割される前、即ち第4図(d)に示
すように大型基板40上の一対の表面電極方向と直交す
る方向の並ぶ一列の単位領域(チップ抵抗器)がレーザ
照射の0N−OFFLながらの一回の走査により行われ
る。具体的には表面電極方向と直交する方向の並ぶ一列
の単位領域・・・vSw、x、、y、zを単にレーザの
走査を行い、同一方向側(図では下から上に向けて)か
らトリミング溝47が形成さhる。そして、従来の大型
基板40の単位領域を小型化すると、隣接しあう単位領
域内に形成した抵抗体43間の間隔が狭くなる。しかし
、単位領域・・・V、W。
x、y、zの抵抗体43間の間隔が余りにも狭いと、例
えば第4図(e)の単位領域X、Yのように、レーザの
走査により単位領域Xの抵抗体43Xにトリミング溝4
7xを形成した後、次のレーザの走査すべき隣接する単
位領域Yの抵抗体43yにトリミング溝47yを形成す
べくレーザを照射すると、局部的に数千℃まで温度上昇
してしまい、このレーザ照射による熱が単位領域Xにま
で及んでしまい、単位領域Xの抵抗体43xの開口部4
8xが形成されていない側の一部を焼失させてしまい(
焼失部A)、トリミング溝47xを形成し:既に抵抗値
を調整した抵抗体43xの抵抗値を変化させてしまう。
また、トリミング溝47Xの深さによってはトリミング
溝47xと除去部Aとが貫通し、抵抗が無限大と成って
しまうなどの問題点があった。
本発明者らは隣接しあう単位領域、例えば単位領域X、
Yの抵抗体43x、43yの間隔と、レーザ照射による
熱による隣接する単位領域Xの抵抗体43xの焼失状態
を調べた。
尚、抵抗体43x、43yの膜厚は8μmとし、照射す
るレーザはYAG (波&1−06μm)、出力3〜4
W、走査速度30 +no+/ secとし、2つの抵
抗体43x、43yの間隔を0.1〜0.5mn1まで
変化させ、一方の抵抗体3yのみにレーザ照射によるト
リミング溝47yを形成した時、他方の抵抗体3Xの焼
失状況を調べた。表中、×はサンプルの全数(500個
)において他方の抵抗体43xの一部に焼失部分Aが生
じたことを示し、△はサンプルの半数以上において他方
の抵抗体43Xの一部に焼失部分Aが生じたことを示し
、○は他方の抵抗体43xに全く影響を及ぼさないこと
を示す。
表1 以上の結果から、隣接しあう単位領域X、Yの抵抗体4
3x、43y間の距離を0.4mm以上に離す必要があ
った。
しかし、抵抗体43x、43y間の距離を一定以上に設
定することは、超小型化を目指すチップ抵抗器に対する
制約であり、極端な場合は分割工程を増やして抵抗体4
3x、43y間の不要基板部分を削除してチップ抵抗器
の小型化を図らなくてはならなかった。
また、レーザ照射による隣接単位領域の抵抗体43への
熱ダメージを軽減するために、レーザ照射の出力を3〜
4WからIW以下などに低下させることも考えられる。
しかし、出力を低下分、走査の時間を遅くしなくてはな
らず、生産性の低下を招いてしまう。
〔本発明の目的〕
本発明は上述した従来の問題点を解決するために案出し
たものであり、小型化されたチップ抵抗器に適した製造
方法を提供するものであり、その一つの目的は抵抗値測
定用のプローブと完全に接触させるに充分な面積を有す
る表面電極をもつチップ抵抗器の製造方法を提供するも
のである。
また、他の発明の目的は抵抗値の調整でおこなうレーザ
トリミング時に隣接する単位領域の抵抗体に熱ダメージ
を軽減依願るチップ抵抗器の製造方法を提供するもので
ある。
〔問題点を解決するための具体的な手段〕上述の問題点
を解決するために、本発明は縦横のスクライブ溝によっ
て分割自在となり、且つ前記縦横のスクライブ溝によっ
てチップ抵抗器の単位領域に多数区画された大型セラミ
ック基板上に、酸化ルテニウム系高温焼成用の抵抗ペー
ストを印刷・乾燥・焼成して抵抗体を単位領域毎に形成
する工程と、 前記抵抗体の両端の一部に重畳するように低温焼成用の
導電ペーストを印刷・乾燥・焼成して表面電極を形成す
る工程と、 前記抵抗体の特性を所定値に修正するための抵抗値修正
工程と、 前記基板の一方向のスクライブ溝に沿って短冊状に基板
分割する工程と、 この分割した基板の端面に前記表面電極と導通する端面
電極を、低温焼成用の導電ペーストで印刷・乾燥・焼成
して形成する工程と、 前記端面電極が形成された短冊状基板を基板の他方向の
スクライブ溝に沿って単位領域毎に再分割する工程と、 を含むことを特徴とする超小型チップ抵抗器の製造方法
である。
他の本発明は、縦横のスクライブ溝によって分割自在と
され、且つ前記縦横のスクライブ溝によってチップ抵抗
器単位領域に多数区画された大型の基板の、前記単位領
域毎に独立した抵抗体及び抵抗体の両端に互いに向かい
合って対をなす表面電極を印刷・乾燥・焼成により形成
する工程、前記電極に抵抗測定用接触針を当接しながら
抵抗体の一部にトリミング溝を形成し、抵抗値を調整す
る工程、を少なくとも含む超小型チップ抵抗器の製造方
法において、前記抵抗値を調整する工程で形成されるト
リミング溝が、前記電極が向かい合う方向と略直交方向
に抵抗体の端部から中央方向に向かって形成されるとと
もに、該抵抗体の端部のトリミング溝開口部が隣接し合
う単位領域毎で対向しあうよう形成されることを特徴と
する超小型チップ抵抗器の製造方法である。
以上の製造方法で形成された超小型チップ抵抗器によれ
ば、抵抗体の端部の一部を表面電極が覆うため、表面電
極の面積を極大化させることができる。また、抵抗体が
平面上の基板に直接印刷できることからその膜厚が安定
し、抵抗体の抵抗値のばらつきが極めて小さくなる。ま
た抵抗体を印刷焼成した後に表面電極などの導電膜を印
刷焼成するので、表面電極、端面電極及び裏面電極にそ
れぞれ低温焼成用(例えば550〜600℃)の導電ペ
ーストが使用できる。
また、他の発明による製造方法によれば、レーザ照射で
発生する熱による隣接単位領域の抵抗体への熱ダメージ
が、トリミング溝の開口部を隣接単位領域毎で対向させ
ることにより低減した。
〔実施例〕
以下、本発明を図面にもとづいて詳説する。
第1図(a)は本発明の製造方法によって装造される超
小型チップ抵抗器の斜視図であり、第1図(b)は縦断
面図である。 同図において、1はセラミック基板、2
はセラミック基板1上に印刷・焼成により形成された抵
抗体、3aは抵抗体2の端部の一部を重畳するように印
刷・焼成により形成された一対の表面電極、3bは基板
1の端面に表面電極3aと導通するように印刷・焼成に
より形成された一対の端面電極、3cは基板1の裏面に
表面電極3aと対応する位置に表面電極3a及び端面電
極3bと導通するように印刷・焼成により形成された裏
面電極、4は抵抗体2を覆うように形成された保護ガラ
ス、5は各電極3a、3b、3cの表面を被覆するはめ
つき層である。
具体的な製造方法は以下の通りである。
先ずスクライブ溝11によってチップ抵抗器となる単位
領域に多数区画された大型のセラミ基板10(第2図(
a))を準備する。次に単位領域(上記セラミ7り基板
1に対応)毎に抵抗体2・・・を厚膜手法、即ち印刷・
乾燥・焼成により形成する(第2図(b))。次いで抵
抗体2・・・の端部を重畳するように互いに対向しあう
一対の表面電極3a・・・を厚膜手法により形成する(
第2図(C))。さらに抵抗体2・・・上に一次保護ガ
ラス層4a・・・を形成した後、表面電極3a・・・の
対向方向と直交する方向に隣接する一列の単位領域・・
・v、w、x、y、zの抵抗体2・・・にレーザ照射を
0N−OFFさせながら走査させ、トリミング溝6・・
・を形成する(第2図(d))。さらにトリミング溝6
・・・から露出する抵抗体2・−・を被覆する二次保護
ガラス4b・・・を形成した後、レーザ照射しながら走
査した列毎にスクライブ溝11に沿って一次基板分割を
行う(第2図(e))。さらに端面電極3b・・・を印
刷・乾燥・焼成により形成し、スクライブ溝11に沿っ
て二次基板分割を行う(第2図(f))。尚、裏面電極
3Cは端面電極3bと同時に形成するか又は表面電極3
aの形成工程で同時に形成する。また、保護ガラス4は
上述の1次保護ガラス4aと2次保護ガラス4bとから
構成される。
このように個々分割されたチップ抵抗器は夫々の電極3
a〜3cの表面にめっき層5を被覆してチップ抵抗器が
製造される。
本発明は、基板10上に厚膜手法により形成された抵抗
体2・・・上に、その端部を重畳するように表面電極3
a・・・が形成される。即ち抵抗体2・・・上に表面電
極3a・・・が覆われるため、表面電極3a・・・の露
出面積が極大化する。
特に超小型化されたチップ抵抗器において、この表面電
極3a・・・の露出面積の極大化は、抵抗値調整を行う
べくレーザ照射しながらの抵抗値を測定する接触針(プ
ローブ)が充分に接触できる面積を確保するものである
。特に抵抗値を信頼性高く抵抗値を測定する4端子測定
法(片側の表面電極3aに電圧と電流とを測定する2本
のプローブを接触させ、都合4本のプローブを利用して
抵抗値を測定する)においても2本のプローブを同時に
接触させるに充分な面積が確保される。
また、従来に比較して厚膜手法によって形成される抵抗
体2の後に、厚膜手法によって形成されるそれぞれの電
極3a、3b、3cが形成されるため、抵抗体2の焼成
温度よりも低い焼成温度で全ての電極3a、3b、3c
が形成できるので、製造における1コスト(電気焼成炉
のランニングコスト)が安価となる。例えば抵抗体2を
酸化ルテニウムとガラスフリットの主成分として高融点
ガラスフリフト(例えば軟化点600〜700℃)を用
いた高温焼成用抵抗ペーストを用い、印刷・乾燥後、8
50℃前後に焼成する。また、表面電極3a、端面電極
3b、裏面電極3Cを金属粉末(銀など)とガラスフリ
フトの主成分として低融点ガラスフリフト(例えば軟化
点500〜550℃)からなる低温焼成用導電ペースト
を用い、印刷・乾燥後、600℃前後に焼成することが
できる。
また、抵抗体2を平滑度の高い基板10上に直接印刷す
ることができるので、その膜厚は安定し、レーザ照射に
よるトリミング前の抵抗値が安定する。
また、本発明の別の発明は、抵抗体2・−・上に一次保
護ガラス4a・・・を被覆した後、所定抵抗値に調整す
るためのレーザトリミングを施すが、このトリミングの
よって形成されるトリミング溝6の方向に関する。
第3図に示すように、表面電極3a・・・の対向方向と
直交する方向に隣接する一列の単位領域・・・■、W、
X、Y、Zの抵抗体2・・・にレーザ照射を0N−OF
Fさせなからレーザ光を走査させ、トリミング溝6v、
6w、6x、6y、6zを形成するが、トリミング溝6
v、6w16x、6y、6zの開口部61v、61w、
61x。
61y、61zが、隣接する単位領域・・・■、W、X
XY、Zによってその方向が逆向きとなるように設定さ
れている。即ち、第3図に示すように単位領域V、単位
領域X、単位領域Zのトリミング溝6v、6x、6zの
開口部61v、61x、61zは図中上向きに、単位領
域W、単位領域Yのトリミング溝6w、6yの開口部6
1w、61yは図中下向きに夫々形成され、隣接しあう
単位領域Wのトリミング溝6wの開口部61wと単位領
域Vのトリミング溝6vの開口部61vとが、また単位
領域Yのトリミング溝6yの開口部61yと単位領域単
位領域Xのトリミング溝6Xの開口部61xとが互いに
対向しあって位置されている。
上述の位置関係をなすトリミング溝6v、6w、6x、
6y、6Zは一列の単位領域−−−V、W、x、y、z
に対するレーザ照射の往復の走査により達成される。即
ち、単位領域V、単位領域X、単位領域Zのトリミング
溝6は図中において上から下に向けて走査することによ
り達成され、また単位領域W、単位領域Yのトリミング
溝6は下から上に向けて走査することにより達成される
。このように、例えば隣接しあう単位領域X、Yにおけ
るトリミング溝6x、6yの開口部61x、61yとが
互いに対向している。また、単位領域v1Wにおけるト
リミング溝6v、6wの開口部61V、61wとが互い
に対向していることになる。
これにより、例えば単位領域X1Yにおいて、単位領域
Xの抵抗体2Xの抵抗値を調整すべく、トリミング溝6
Xを形成した時、該トリミング溝6Xの開口部61xに
近接する単位領域Yの抵抗体2yに熱による悪影響(熱
による一部焼失)を与えるももの、単位領域Yの抵抗体
2yの抵抗値を調整するトリミング溝6yの開口部61
yは、単位領域Xに近接する側(単位領域Xのトリミン
グの際に熱による悪影響を受け、その一部焼失している
側)から形成されるため、単位領域Xのトリミング時の
影響部分は当該単位領域Yの抵抗体2yのトリミング溝
6yの開口部61yとなる。
このため、単位領域Xのトリミング時の熱影響は全(考
慮する必要がなくなる。尚、単位領域Yのレーザ照射に
よるトリミングの際の熱による単位領域Xへの悪影響は
、逆に単位領域Yに近接する側の単位領域Xの抵抗体2
Xには既に開口部61Xが形成されているため、実質的
な悪影響は全くないのである。
このように、隣接しあう単位領域同志でレーザトリミン
グでの熱影響を相殺できるので、超小型のチップ抵抗器
の製法に極めて適することになる。
即ち、超小型のチップ抵抗器の製造方法によれば、大型
基板10に形成されたスクライブ溝11によって区画さ
れる単位領域・・・v、wSx、y、Zの面積は小さく
なり、これに伴い各単位領域・・・■、wSx、y、z
の印刷された抵抗体2・・・の間隔も狭くなる。しかし
、隣接しあう単位領域−−−V、W、X、Y、Zの開口
部61v。
61w、61x、61y、61zが互いに対向し合うよ
うに設定すれば、互いの単位領域・・・V、w、x、y
、zの抵抗体2の抵抗値を調整すべく、トリミング溝6
v、6w、6x、6y、6zを形成しても、隣接する他
方の単位領域・・・v、W、x、y、zの抵抗体2にレ
ーザ照射による熱影響を全く考慮する必要がない。
実際、単位領域の寸法を、長さ1.0ma+、幅0゜5
順、抵抗体をその中心に幅0.3011IIに形成した
即ち、隣接する単位領域の抵抗体間の間隔は0゜201
11となる。大型基板10に先の実験と同様の条件、抵
抗体の膜厚は8μlとし、照射するレーザはYAG (
波長1.06μIII) %出力3〜4W。
走査速度30mva/secとして、他方の抵抗体2の
焼失状況を調べたが、抵抗体間の間隔は0.2順(上述
の表1では不可であった間隔)であっても他方の抵抗体
2に全く影響は相殺され、特性上支障のない超小型チッ
プ抵抗器が達成された。
尚、実施例では、レーザ照射の走査を往復走査により、
隣接単位領域間でのトリミング溝の対向開口部を達成し
たが、片側走査のレーザ照射機に向きを変え2回走査さ
せるなどその形成方法は如何なる方法で形成してもよい
〔発明の効果〕
以上のように、セラミック基板上に厚膜手法で形成した
抵抗体の両端を一部重畳するように表面電極が形成され
ているため、表面電極の面積が最大限大きくすることが
でき、全体形状を小型化しても、充分抵抗値測定接触針
を表面電極に接触させることができる。
また、4平滑度の高いセラミック基板上に直接、抵抗体
を形成するため、抵抗値調整前の抵抗体の抵抗値のばら
つきが少な(することができる。
さらに他の発明によれば、抵抗体を主成分として高融点
ガラスを含む高温焼成用抵抗ペーストで、表面電極、端
面電極、裏面電極を全て主成分として低融点ガラスを含
む高温焼成用導電ペーストで、抵抗体を形成した後に夫
々形成するため、抵抗体に@履歴を与えることがな(、
低温焼成で全ての電極が形成でき、製造コストが安価と
なる。
抵抗体のトリミング溝の切削方向が前記表面電極が向か
い合う方向と略直交する方向であり、該トリミング溝の
開口部が隣接し合う単位領域毎で対向しあうようにレー
ザ照射が行われるため、レーザ照射による熱の影響を及
ぼす部分は互い単位領域の開口部であり、既に特性を調
整した抵抗体の抵抗値特性を変化させることなく、抵抗
体間、即ち単位領域間を狭めることができるため、超小
型のチップ抵抗器が容易に且つ信頼性高く製造できる。
【図面の簡単な説明】
第1図(a)は本発明の製造方法によって製造された超
小型チップ抵抗器の斜視図であり、第1図(b)は縦断
面図である。また、第2図(a)乃至(f)は本発明の
超小型チップ抵抗器の製造方法を説明するための主要工
程における大型基板の一部を示す概略図である。 第3図はレーザ照射によるトリミング溝の開口部分の拡
大平面図である。 第4図は(a)は従来のチップ抵抗器の斜視図であり、
第4図(b)はその縦断面図であり、第4図(c)は概
略工程の流れ図であり、第4図(d)、(e)は夫々隣
接しあう単位領域部分の拡大平面図である。 1.41・・・・・ セラミック基板 2.43・・・・・ 抵抗体 3a、42a・・・ 表面電極 3b、42b・・・ 端面電極 3c、42c・・・ 裏面電極 6.6v、6w、6x、6y、6z、47− ・・)リ
ミング溝61.61v、61w、61x、61y、61
z、48・・・開口部10.40 ・・・ 大型基板

Claims (2)

    【特許請求の範囲】
  1. (1)縦横のスクライブ溝によって分割自在となり、且
    つ前記縦横のスクライブ溝によってチップ抵抗器の単位
    領域に多数区画された大型セラミック基板上に、酸化ル
    テニウム系高温焼成用の抵抗ペーストを印刷・乾燥・焼
    成して抵抗体を単位領域毎に形成する工程と、 前記抵抗体の両端の一部に重畳するように低温焼成用の
    導電ペーストを印刷・乾燥・焼成して表面電極を形成す
    る工程と、 前記抵抗体の特性を所定値に修正するための抵抗値修正
    工程と、 前記基板の一方向のスクライブ溝に沿って短冊状に基板
    分割する工程と、 この分割した基板の端面に前記表面電極と導通する端面
    電極を、低温焼成用の導電ペーストで印刷・乾燥・焼成
    して形成する工程と、 前記端面電極が形成された短冊状基板を基板の他方向の
    スクライブ溝に沿って単位領域毎に再分割する工程と、 を含むことを特徴とする超小型チップ抵抗器の製造方法
  2. (2)縦横のスクライブ溝によって分割自在とされ、且
    つ前記縦横のスクライブ溝によってチップ抵抗器単位領
    域に多数区画された大型の基板の、前記単位領域毎に独
    立した抵抗体及び抵抗体の両端に互いに向かい合って対
    をなす表面電極を印刷・乾燥・焼成により形成する工程
    、前記電極に抵抗測定用接触針を当接しながら抵抗体の
    一部にトリミング溝を形成し、抵抗値を調整する工程、
    を少なくとも含む超小型チップ抵抗器の製造方法におい
    て、 前記抵抗値を調整する工程で形成されるトリミング溝が
    、前記電極が向かい合う方向と略直交方向に抵抗体の端
    部から中央方向に向かって形成されるとともに、該抵抗
    体の端部のトリミング溝開口部が隣接し合う単位領域毎
    で対向しあうよう形成されることを特徴とする超小型チ
    ップ抵抗器の製造方法。
JP1252751A 1989-09-28 1989-09-28 超小型チップ抵抗器の製造方法 Pending JPH03114204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1252751A JPH03114204A (ja) 1989-09-28 1989-09-28 超小型チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1252751A JPH03114204A (ja) 1989-09-28 1989-09-28 超小型チップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JPH03114204A true JPH03114204A (ja) 1991-05-15

Family

ID=17241777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1252751A Pending JPH03114204A (ja) 1989-09-28 1989-09-28 超小型チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JPH03114204A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156724A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd チップ状電子部品の抵抗値測定方法
JP2008512872A (ja) * 2004-09-13 2008-04-24 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 抵抗器へのレーザートリミングの間の熱電気ポテンシャルの解析方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512872A (ja) * 2004-09-13 2008-04-24 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 抵抗器へのレーザートリミングの間の熱電気ポテンシャルの解析方法
JP4785854B2 (ja) * 2004-09-13 2011-10-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 抵抗器へのレーザートリミングの間の熱電気ポテンシャルの解析方法
TWI405222B (zh) * 2004-09-13 2013-08-11 Electro Scient Ind Inc 用來降低雷射感應熱電效應所致的電阻數值偏差之方法
JP2006156724A (ja) * 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd チップ状電子部品の抵抗値測定方法

Similar Documents

Publication Publication Date Title
JPH1126204A (ja) 抵抗器およびその製造方法
JPH10289803A (ja) 抵抗器およびその製造方法
WO2003060929A1 (fr) Procede de fabrication d'un pave resistif
JPH01304705A (ja) 膜抵抗体のトリミング方法
JPH03114204A (ja) 超小型チップ抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
KR100386644B1 (ko) 1칩형복합전자부품및그의제조방법
JPH0636901A (ja) 計測用抵抗器およびその製造方法
JP2003234057A (ja) ヒューズ抵抗器およびその製造方法
JP2001118705A (ja) チップ型抵抗器
JP3476849B2 (ja) ヒユーズ抵抗器およびその製造方法
JPH0766019A (ja) 抵抗体膜のトリミング方法
JPH0963805A (ja) 角形チップ抵抗器
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JP2022109695A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2889422B2 (ja) チツプ型サーミスタ及びその製造方法
JP2002279883A (ja) チップ型ヒューズ抵抗器及びその製造方法
JP3760577B2 (ja) 抵抗器
JPH11111513A (ja) チップ抵抗器の製造方法
JP2574499Y2 (ja) サージ保護器
JPH0751806Y2 (ja) 厚膜回路装置
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
JPH0497501A (ja) 抵抗器及びその製造方法
JPH07211509A (ja) チップ抵抗器とその製造方法
JPH03263301A (ja) 角板型チップ抵抗器およびその製造方法