JP2024515033A - 担体の直接ボンディング及び剥離 - Google Patents

担体の直接ボンディング及び剥離 Download PDF

Info

Publication number
JP2024515033A
JP2024515033A JP2023560699A JP2023560699A JP2024515033A JP 2024515033 A JP2024515033 A JP 2024515033A JP 2023560699 A JP2023560699 A JP 2023560699A JP 2023560699 A JP2023560699 A JP 2023560699A JP 2024515033 A JP2024515033 A JP 2024515033A
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
carrier
bonding
photodecomposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023560699A
Other languages
English (en)
Inventor
ギリアン ガオ
ガイウス ギルマン ジュニア ファウンテン
Original Assignee
アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド filed Critical アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド
Publication of JP2024515033A publication Critical patent/JP2024515033A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半導体素子を加工する方法を開示する。本方法は、第１の非導電材料を有する半導体素子を与える段階を含むことができる。第１の非導電材料は、半導体素子のデバイス部分上に配置される。本方法は、透明担体を与える段階を含むことができる。本方法は、第２の非導電材料、光分解層、及び不透明層を互いに積み重ねた介在構造を与える段階を含むことができる。本方法は、第２の非導電材料が第１の非導電材料に又は透明担体に直接結合されるような結合構造を形成する段階を含むことができる。介在構造は、半導体素子と透明担体の間に配置される。本方法は、光が光分解層を分解するように透明担体を通して光分解層を光に露出することにより、透明担体を半導体素子から分離する段階を含むことができる。

Description

〔関連出願への相互参照〕
この出願は、これにより本明細書に引用によってその各々の内容全体が組み込まれる２０２１年３月３１日出願の「担体の直接ボンディング及び剥離」という名称の米国仮特許出願第６３／１６９、０２９号に対する優先権を主張するものである。
本発明の分野は、担体への半導体素子の直接ボンディング及び直接ボンディング後の担体の除去に関する。
半導体ウェーハのような半導体素子は、積み重ねて接着剤なしで互いに直接に結合することができる。例えば、一部の直接結合構造では、素子の非導電性フィールド領域を互いに直接結合することができる。一部の構造では、対応する導電性接触構造も互いに直接結合することができる。一部の用途では、薄くしたダイ及びウェーハを形成すること及び／又は裏面加工を行うことが困難である可能性がある。従って、直接ボンディングのための改善された方法及び構造に対する必要性が依然として残っている。
米国特許第９、５６４、４１４号明細書 米国特許第９、３９１、１４３号明細書 米国特許第１０、４３４、７４９号明細書 米国特許第１１、０５６、３９０号明細書 米国特許第９、７１６、０３３号明細書 米国特許第９、８５２、９８８号明細書 米国特許第１１、１９５、７４８号明細書 米国特許出願第１７／２０６、７２５号明細書
ここで、具体的な実施を限定ではなく一例として与える以下の図面を参照して説明する。
ボンディング前の２つの素子の概略断面側面図である。 ボンディング後の図１Ａに示す２つの素子の概略断面側面図である。 実施形態による担体構造に結合された半導体素子の概略断面図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による結合構造を製造する製造工程の様々な段階を示す図である。 実施形態による複数のデバイスを結合する一般的工程を示す図である。 実施形態による複数のデバイスを結合する一般的工程を示す図である。 実施形態による複数のデバイスを結合する一般的工程を示す図である。 実施形態による複数のデバイスを結合する一般的工程を示す図である。 実施形態による複数のデバイスを結合する一般的工程を示す図である。 実施形態による複数のデバイスを結合する一般的工程を示す図である。 実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 実施形態による再構成ウェーハを製造する製造工程での様々な段階を示す図である。 実施形態による再構成ウェーハを製造する製造工程での様々な段階を示す図である。 実施形態による再構成ウェーハを製造する製造工程での様々な段階を示す図である。 実施形態による再構成ウェーハを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。 別の実施形態による単体化ダイを製造する製造工程での様々な段階を示す図である。
様々なマイクロ電子デバイスでは、２又は３以上の素子２、３を接着剤なしで互いに直接結合して結合構造を形成することができる。図１Ａ及び図１Ｂの素子２、３は、一部の実施形態では半導体素子を備えることができる。例えば、様々な実施形態では、第１及び第２の素子２、３は、半導体ウェーハを備えることができる。一部の実施形態では、第１及び第２の素子２、３は、半導体デバイスダイを備えることができる。一部の実施形態では、第１及び第２の素子の一方は、半導体ウェーハを備えることができ、第１及び第２の素子の他方は、半導体デバイスダイを備えることができる。本明細書に開示する様々な実施形態では、第２の素子３は、第１の素子２に一時的に直接結合されてその後に（例えば、薄化及び／又は他の処理の後で）除去することができる担体を備えることができる。例えば、一部の実施形態では、第１の素子２は、デバイス部分５とデバイス部分５上の第１の非導電性ボンディング材料４ａとを有する半導体素子（例えば、単体化集積デバイスダイ又は非単体化ウェーハ）を備えることができる。デバイス部分５は、能動回路がそこに形成された半導体材料を備えることができる。第２の素子３は、基板６と基板６上の第２の非導電性ボンディング材料４ｂとを備えることができる。一部の実施形態では、基板６は、ガラス又は半導体（シリコンなど）を備えることができる。
様々な実施形態では、図１Ａから１Ｂに示すように、第１の素子２の非導電性（例えば、半導体又は無機誘電体）ボンディング材料４ａは、接着剤なしで第２の素子３の対応する非導電性（例えば、半導体又は無機誘電体）ボンディング材料４ｂに直接結合することができる。一部の実施形態では（図示せず）、第１の素子２の導電性領域（例えば、金属パッド又は接触構造）は、接着剤なしで第２の素子３の対応する導電性領域（例えば、金属パッド又は接触構造）に直接結合することができる。一部の実施形態では、第１の素子２の非導電材料４ａは、少なくとも米国特許第９、５６４、４１４号明細書、第９、３９１、１４３号明細書、及び第１０、４３４、７４９号明細書に開示されている直接ボンディング技術を使用する接着剤なしのボンディング技術を用いて第２の素子３の対応する非導電材料４ｂに直接結合することができ、これら特許の各々の内容は、その全体があらゆる目的で引用によって本明細書に組み込まれている。ハイブリッドボンディングの追加の例は、米国特許第１１、０５６、３９０号明細書の全体を通して見出すことができ、その内容は、その全体があらゆる目的で引用によって本明細書に組み込まれている。他の用途において、結合構造１では、第１の素子２の非導電材料は、第２の素子３の導電材料に直接結合することができるので、第１の素子２の導電材料は、第２の素子３の非導電材料と密接に嵌合している。直接ボンディングに適する誘電体ボンディング面又は材料は、酸化珪素、窒化珪素、又は酸窒化珪素のような無機誘電体を非限定的に含み、又は炭化珪素、酸炭窒化珪素、低Ｋ誘電体、ＳＩＣＯＨ、炭窒化珪素又はダイヤモンド状炭素、又はダイヤモンド面を備える材料を含むことができる。そのような炭素含有セラミック材料は、炭素が含まれているにも関わらず、無機であると見なすことができる。
様々な実施形態では、接着剤を介在させずに直接ボンディングを形成することができる。例えば、半導体又は誘電体ボンディング面は、高い平滑度で研磨することができる。ボンディング面を洗浄し、プラズマ及び／又はエッチャントに露出してボンディング面を活性化することができる。一部の実施形態では、活性化後又は活性化中に（例えば、プラズマ及び／又はエッチング工程中に）、ボンディング面を化学種で終端させることができる。理論に限定されることなく、一部の実施形態では、活性化工程を実行してボンディング面の化学結合を切断することができ、終端工程は、直接ボンディング中の結合エネルギを改善する追加の化学種をボンディング面に提供することができる。一部の実施形態では、活性化と終端処理は、例えば、ボンディング面を活性化して終端させるプラズマ又は湿式エッチャントなどの同じ段階で与えられる。他の実施形態では、ボンディング面を別々の処理で終端させて直接ボンディングのために追加の化学種を与えることができる。様々な実施形態では、終端化学種は、窒素を備えることができる。例えば、一部の実施形態では、ボンディング面を窒素含有プラズマに露出することができる。更に、一部の実施形態では、ボンディング面をフッ素に露出することができる。例えば、層及び／又はボンド界面、特に誘電体ボンド界面の近くに１又は複数のフッ素ピークが存在する場合がある。従って、直接結合構造では、２つの非導電材料間のボンド界面は、より高い窒素含有量及び／又はフッ素ピークをボンド界面に有する非常に平滑な界面を備えることができる。活性化及び／又は終端処理の追加の例は、米国特許第９、５６４、４１４号明細書、第９、３９１、１４３号明細書、及び第１０、４３４、７４９号明細書の全体を通して見出すことができ、これらの各々の内容は、その全体があらゆる目的で引用によって本明細書に組み込まれている。
様々な実施形態では、第１の素子の導電性接触パッドは、第２の素子の対応する導電性接触パッドに直接結合することができる（例えば、両方の素子が接触パッドを有する構成で）。例えば、上述のように調製された共有結合的に直接結合された誘電体－誘電体間面を備えるボンド界面に沿って導体－導体間直接ボンディングを与えるために、直接ハイブリッドボンディング技術を使用することができる。様々な実施形態では、導体－導体間（例えば、接触パッド－接触パッド間）の直接ボンディング及び誘電体－誘電体間のハイブリッドボンディングは、少なくとも米国特許第９、７１６、０３３号及び第９、８５２、９８８号明細書に開示されている直接ボンディング技術を使用して形成することができ、これらの各々の内容は、その全体があらゆる目的で引用によって本明細書に組み込まれている。本明細書に説明する結合構造は、非導電性領域のボンディングを伴わない直接金属ボンディング又は他のボンディング技術にも役立つ可能性がある。
一部の実施形態では、無機誘電体ボンディング面を調製し、上述のように接着剤を介在させずに互いに直接結合することができる。接触パッドを有する直接結合構造では、導電性接触パッド（非導電性誘電体フィールド領域に囲まれる場合がある）も接着剤を介在させずに互いに直接結合することができる。一部の実施形態では、それぞれの接触パッドは、誘電体フィールド領域又は非導電性ボンディング領域の外面（例えば、上面）の下方に例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ凹ませることができ、例えば、２ｎｍから２０ｎｍの範囲又は４ｎｍから１０ｎｍの範囲で凹ませることができる。誘電体の熱膨張係数（ＣＴＥ）は、例えば、０．１ｐｐｍ／℃から５ｐｐｍ／℃の範囲にあるとすることができ、導電材料のＣＴＥは、６ｐｐｍ／℃から４０ｐｐｍ／℃又は８ｐｐｍ／℃から３０ｐｐｍ／℃の範囲にあるとすることができる。誘電体のＣＴＥと導電材料のＣＴＥとの違いにより、その後の熱処理作動時に導電材料の横方向膨張が抑制される。非導電性ボンディング領域は、一部の実施形態では、室温で接着剤なしで互いに直接結合することができ、その後に、結合された構造をアニールすることができる。アニールした状態で、接触パッドが非導電性ボンディング領域に対して膨張し、互いに接触して金属－金属間の直接ボンディングを形成することができる。有利なことに、カリフォルニア州サンノゼのＸｐｅｒｉ社から市販されているＤｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ、すなわち、ＤＢＩ（登録商標）のようなハイブリッドボンディング技術を使用すると、直接ボンド界面にわたって接続した高密度のパッド（例えば、規則的な配列に関する小ピッチ又は微細ピッチ）が可能である。様々な実施形態では、接触パッドは、銅を備えることができるが、他の金属も適する可能性がある。第１及び第２の素子２、３がボンディング面に接触パッドを持たない配置では、非導電材料を室温で直接結合し、その後のアニールなしで金属接点を達成することができる。
従って、直接ボンディング工程では、接着剤を介在させることなく第１の素子を第２の素子に直接結合することができる。一部の配置では、第１の素子は、単体化された集積デバイスダイのような単体化素子を備えることができる。他の配置では、第１の素子は、単体化された場合に複数の集積デバイスダイを形成する複数の（例えば、数十の数百の又はそれを超える）デバイス領域を備える担体又は基板（例えば、ウェーハ）を備えることができる。同様に、第２の素子も、単体化された集積デバイスダイのような単体化素子を備えることができる。他の配置では、第２の素子は、担体又は基板（例えば、ウェーハ）を備えることができる。一部の実施形態では、異なるＣＴＥを有する複数のダイを同じ担体上に結合することができる。一部の実施形態では、結合されるダイの基板のＣＴＥは、担体の基板のＣＴＥと類似する場合がある。他の実施形態では、結合されるダイの基板のＣＴＥは、担体の基板のＣＴＥとは異なっている場合がある。結合されるダイの間又は結合されるダイと担体の間でのＣＴＥの差は、１ｐｐｍ／℃から７０ｐｐｍ／℃の範囲にあり、３０ｐｐｍ／℃よりも低い、例えば、１２ｐｐｍ／℃よりも低い場合がある。
本明細書に説明するように、第１の素子と第２の素子は、接着剤なしで互いに直接結合することができ、これは、堆積工程とは異なる。従って、第１及び第２の素子は、非堆積型素子を備えることができる。更に、直接結合構造は、堆積した層とは異なり、ボンド界面に沿ってナノ空隙が存在する欠陥領域を備える可能性がある。ナノ空隙は、ボンディング面の活性化（例えば、プラズマへの露出）が原因で形成される場合がある。上述のように、ボンド界面は、活性化及び／又は最終化学処理工程に由来する物質の集中を含む可能性がある。例えば、活性化のために窒素プラズマを利用する実施形態では、ボンド界面に窒素ピークが形成される可能性がある。活性化に酸素プラズマを利用する実施形態では、ボンド界面に酸素ピーク又は酸素富化層が形成される可能性がある。一部の実施形態では、ボンド界面は、窒素終端珪素、酸化珪素、窒化珪素、酸窒化珪素、炭化珪素、酸炭化珪素、酸炭窒化珪素、又は炭窒化珪素のような無機非導電材料を備えることができ、ボンド界面に存在する窒素のレベルは、直接ボンディング前の素子の少なくとも一方に関する窒素終端を表す。窒素含有誘電体を除いて、非導電材料の窒素含有量は、通常、面又は面の近くでピークに達する勾配を有する。一部の実施形態では、窒素及び窒素関連部分は、ボンド界面に存在しない場合がある。本明細書に説明するように、直接ボンディングは、ファンデルワールス結合よりも強い共有結合を備えることができる。ボンディング層はまた、高い平滑度に平坦化された研磨面を備えることができる。
素子２、３が直接結合された金属製接触パッドを有する様々な実施形態では、接触パッド間の金属－金属間ボンドは、金属粒子（例えば、銅粒子）がボンド界面にわたって互いの中に成長するように結合することができる。一部の実施形態では、銅は、ボンド界面にわたる銅の拡散を改善するために（１１１）結晶面に沿って垂直に向けられた粒子を有することができる。しかし、一部の実施形態では、銅の他の結晶面を接触パッド面に対して垂直に向けることができる。非導電性ボンド界面は、結合された接触パッドの少なくとも一部分まで実質的に完全に延びることができるので、結合された接触パッド又はその近くにある非導電性ボンディング領域間には実質的に間隙が存在しない。一部の実施形態では、接触パッド（例えば、銅を備えることができる）の下に障壁層を与えることができる。しかし、他の実施形態では、例えば、引用によってその全体があらゆる目的で本明細書に組み込まれている米国特許第１１、１９５、７４８号明細書に説明されているように、接触パッドの下に障壁層がない場合がある。
一部の用途では、例えば、メモリデバイスのような多素子デバイススタックでは、薄くした半導体素子を利用することが望ましい場合がある。例えば、熱硬化性又はＵＶ硬化性接着剤（例えば、有機接着剤）のような接着剤を通して半導体素子（半導体素子ウェーハなど）を担体（例えば、ガラス又はシリコン担体ウェーハ）に一時的に結合することができる。半導体素子の裏側は、例えば、研削及び／又は化学機械研磨（ＣＭＰ）により、薄くすることができる。更に、半導体素子を担体に接着させた状態で、半導体素子の裏面に追加の裏面加工を行うことができる。例えば、薄くした半導体素子にわたって金属化又は配線工程（ＢＥＯＬ）層又は薄膜を堆積させるか又は別の方法で与えることができる。
しかし、一時的なボンディングに接着剤を使用することは、多くの点で困難を伴う可能性がある。例えば、デバイスウェーハが薄くなる時に、ＢＥＯＬ薄膜からの残留応力によってダイサイズが横方向に増大する場合があり、その理由は、有機接着剤がデバイスウェーハの横方向の増大を抑制するのに十分なボンディング強度を提供することができない可能性があるからである。更に、薄化工程（例えば、研削工程）中でのデバイスウェーハと担体ウェーハとの接着剤ボンディングの機械的安定性は、薄化中に加わる力のために低下する又は信頼することができなくなる可能性がある。一部の事例では、薄化工程によってデバイスウェーハの厚みが大幅に変動し、望ましい全厚変動（ＴＴＶ）を超える場合もある。例えば、デバイスウェーハと担体ウェーハの間に介在する一時的な接着剤には不均一性があり、その結果、薄化の時に過度の厚み変動をもたらす可能性がある。更に、一時的な接着剤ボンディングは、異なる工程に露出される場合に、十分な熱的及び／又は化学的な安定性を持たない可能性がある。例えば、一時的な接着剤は、ウェーハ洗浄、電気化学的堆積（ＥＣＤ）、及び／又はＣＭＰに使用される化学物質に露出されると劣化する可能性がある。これに代えて又はこれに加えて、接着剤は、堆積及び／又はエッチング工程（化学気相蒸着（ＣＶＤ）、プラズマ強化ＣＶＤ、物理蒸着など）中に分解する可能性がある。これに加えて、担体及び接着剤をデバイスウェーハから除去した場合に、デバイスウェーハは、接着剤からの残留物を含む場合があり、このために追加の洗浄段階が必要になる可能性がある。従って、半導体素子を薄くするための改善された方法及び構造に対する必要性が依然として残っている。
図２は、実施形態による担体構造１２に結合された半導体素子１０の概略断面図である。担体構造１２は、薄化、裏面金属化、及び／又は他の加工のような異なる加工段階中に半導体素子１０の一時的な支持体として機能することができる。担体構造１２は、透明な担体１４（例えば、ガラス）、非導電層１６、光分解層１８、及び不透明な遮断層２０（例えば、一部の実施形態では、金属）を備えることができる。非導電層１６、光分解層１８、及び不透明層２０は、一緒になって介在構造又は中間構造２１を定めることができる。透明担体１４と非導電層１６は、ボンディング界面２２に沿って結合することができる。不透明層２０は、例えば、チタン及び／又はタングステンを備えることができる。一部の実施形態では、担体構造１２の非導電層１６と光分解層１８の間に接着層（図７Ａを参照）を与えることができる。例えば、窒化物接着層を非導電層１６と光分解層１８の間に配置することができる。図示の実施形態では、半導体素子１０は、シリコンデバイスウェーハ２４を備える。しかし、半導体素子１０は、ウェーハ形態の又は単体化された集積デバイスダイとしての半導体デバイス素子を備えることができる。半導体素子１０は、非導電性フィールド領域２６と導電性特徴部２８とを備えることができる。
図示の実施形態では、透明担体１４は、ガラス担体を備える。透明担体１４は、透明担体１４に入射する光の波長範囲に対して透明ないずれかの適切な材料を備えることができる。例えば、透明担体１４は、紫外線（ＵＶ）透明担体を備えることができる。一部の実施形態では、透明担体１４を非導電層１６に直接結合することができる。透明担体１４と非導電層１６を結合するために直接ボンディング技術を使用すると、全厚変動（ＴＴＶ）を最小にしながら信頼性の高いボンディングが可能になる。図示の実施形態では、非導電層１６は、酸化珪素のような無機誘電体層、例えば、低温酸化物（ＬＴＯ）層を備える。一部の実施形態では、担体構造１４の非導電層１６は、酸化珪素、酸窒化珪素、窒化珪素、酸炭窒化珪素のような誘電体ボンディング層を備えることができる。非導電層１６は、例えば、３００ｎｍ未満のように比較的薄くすることができる。
図示の実施形態では、光分解層１８は、光分解ポリマー層を備え、不透明層は、金属層を備える。光分解層１８は、１００ｎｍから１μｍの範囲、又は１００ｎｍから５００ｎｍの範囲の厚みを有することができる。金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有することができる。一部の実施形態では、光分解層１８は、いずれかの適切な光分解材料を備えることができる。図２に示すように、光分解層１８は、透明担体１４を通してＵＶ光（例えば、ＵＶレーザ）に露出することができる。光分解層１８は、ＵＶ光と反応して担体構造１２の非導電層１６を不透明層２０から分離することができる。光分解材料は、光子によって壊れるか又は分解することができる化合物を含む材料である。十分な光子エネルギを供給して光分解材料を分解することができる。可視光のエネルギよりも高いエネルギを有する光は、可視光以下の波長を有する光よりも十分な光子エネルギを供給するのに適する可能性がある。本明細書に開示する様々な実施形態では、ＵＶ光、Ｘ線、及びガンマ線を使用して光分解材料を分解することができる。光分解材料を使用する不透明層２０からの非導電層の分離は、外部から圧力又は熱を加えることなく行うことができる。
半導体素子１０を加工した後に透明担体１４を除去することにより、半導体素子１０は、自由に横方向に延びることができる。非常に微細なボンディングピッチへの適用を伴う比較的大きいダイの場合に、適切な寸法補正を適用して異なる厚みを有する他の半導体素子に半導体素子１０を正確に位置合せすることが可能である。例えば、その全体があらゆる目的で引用によって本明細書に組み込まれる２０２１年３月１９日出願の米国特許出願第１７／２０６、７２５号明細書の全体を通して開示されている寸法補正技術を使用して位置合わせを改善することができる。
図３Ａから３Ｈは、実施形態による結合構造を製造する製造工程を示している。特に断りのない限り、図３Ａから３Ｈの構成要素は、図２に示すような本明細書に開示する類似の構成要素と同じか又はほぼ同様である場合がある。様々なボンディング段階では、上述の非導電性－非導電性間の直接ボンディング技術を利用することができる。例えば、そのような直接ボンディングは、厚みの変動を最低限に抑制すること、比較的高い結合装置スループットのために室温で自発的に結合すること、機械式研削及びＣＭＰのようなボンディングウェーハの加工に望ましいボンディング強度を達成するために比較的低温でアニールすることを可能にすることができる。結合構造は、比較的高い工程温度（例えば、ＰＥＣＶＤ酸化物堆積の場合は、３５０℃）に耐えることができる。室温ボンディングと低温アニールは、例えば、動的ランダムアクセスメモリ（ＤＲＡＭ）のような温度に敏感な構成要素に対して有利である。より高い温度耐性を有する製品の場合に、高い工程温度機能により、裏面組み上げ工程で比較的高品質の誘電体の堆積が可能になる。後述するように、製造工程は、光分解層を使用する剥離を備えることができ、それにより、損傷のリスクを最小にしながら敏感な部分を剥離することが可能になる。
図３Ａでは、光分解層１８（例えば、光分解ポリマー層）、不透明層２０（例えば、金属層）、及び非導電層１６（例えば、誘電体層）を有する構造を与えることができる。図３Ａの構造を介在構造又は中間構造２１’と呼ぶことができる。図３Ａの構造は、図３Ｂに示すように、透明担体１４（例えば、ガラス担体ウェーハ）上に配置することができる。一部の実施形態では、この構造は、ガラス担体ウェーハ上に形成することができる。一部の実施形態では、この構造を層毎に形成することができる。例えば、光分解層１８（例えば、光分解ポリマー層）を透明担体１４（例えば、ガラス担体ウェーハ）の面に堆積させることができる。光分解層１８を堆積させる前に、透明担体１４を例えば化学機械研磨（ＣＭＰ）によって研磨することができる。光分解層１８は、堆積工程後に硬化させることができる。不透明層２０（例えば、金属層）は、光分解ポリマー層１８にわたって堆積させることができる。非導電層１６（例えば、酸化物層）を金属層にわたって堆積させることができる。
光分解層１８は、光への露出に反応して分解することができるいずれかの適切な分解層を備えることができる。例えば、分解層は、紫外線（ＵＶ）光に反応して分解することができる。透明担体１４は、分解層を分解することができるある一定の範囲の波長に対して透明なあらゆる透明支持構造を備えることができる。不透明層２０は、光の少なくとも一部を遮断することができるいずれかの適切な遮断層を備えることができる。例えば、遮断層は、金属の不透明層を備えることができる。一部の実施形態では、非導電層１６は、いずれかの適切な非導電層又はボンディング層を備えることができる。例えば、非導電層１６は、酸化珪素のような有機誘電体層、例えば、低温酸化物（ＬＴＯ）層を備えることができる。
図３Ｂに示すように、図３Ａに示す構造と透明担体１４は、一緒になって担体構造１２’を定めることができる。非導電層１６の面１６ａは、ボンディングのために調製することができる。例えば、非導電層１６の面１６ａを直接ボンディングのために調製することができる。一部の実施形態では、面１６ａは、１５Å（ｒｍｓ）未満、１０Å（ｒｍｓ）未満、又は５Å（ｒｍｓ）未満の面粗度を有することができる。
図３Ｃでは、半導体素子１０を調製することができる。半導体素子１０は、デバイス部分２４と、デバイス部分上に配置された非導電材料２６とを備えることができる。半導体素子１０はまた、導電性特徴部２８を備えることができ、これは、表側２４ａからデバイス部分２４の少なくとも一部を貫通してかつ非導電材料２６の少なくとも一部を貫通して延びるシリコン貫通ビア（ＴＳＶ）３２と、非導電材料内の経路指定層３４と、非導電材料内のビア３６と、非導電材料内の接触パッド３８とを備えることができる。ＴＳＶ３２、経路指定層３４、ビア３６、及び接触パッド３８は、互いに電気接続することができる。デバイス部分２４の表側２４ａに対向する裏側２４ｂにわたって追加のＴＳＶ（図示せず）が存在することができる。
導電性特徴部２８は、いずれかの適切な方法によって形成することができる。一部の実施形態では、導電性特徴部２８は、複数のダマシン工程によって形成することができる。例えば、経路指定層３４は、シングルダマシン工程によって形成することができ、ビア３６及び接触パッド３８は、デュアルダマシン工程によって形成することができる。導電性特徴部２８は、一部の実施形態では、銅を備えることができる。一部の実施形態では、非導電材料２６は、標準的な配線工程（ＢＥＯＬ）誘電体を備えることができる。例えば、非導電材料２６は、４００℃のＴＥＯＳのようなテトラエトキシシラン（ＴＥＯＳ）を備えることができる。一部の実施形態では、半導体素子１０は、２μｍから８００μｍの範囲の厚みを有することができる。
図３Ｄでは、透明担体１４（例えば、ガラス担体ウェーハ）と中間構造（光分解層１８（例えば、光分解ポリマー層）、不透明層２０（例えば、金属層）、及び非導電層１６（例えば、酸化物層））とを備える担体構造１２’と、半導体素子１０とを互いに結合することができる。一部の実施形態では、中間層の酸化物層と半導体素子１０の非導電材料２６とを接着剤を介在させずに直接結合することができる。担体構造１２’と半導体素子１０は、室温で直接結合することができる。結合された担体構造１２’と半導体素子１０は、例えば、５０℃から１５０℃、１００℃から２００℃、１２５℃から２００℃、１００℃から１７５℃、又は１２５℃から１７５℃の温度のような低温でアニールすることができる。担体構造１２’と半導体素子１０を互いに結合した後に、シリコンウェーハの少なくとも一部を除去する（例えば、薄くする）ことができる。例えば、シリコンウェーハを研削、ＣＭＰ、及び／又はプラズマエッチングで薄くしてＴＳＶ３２を露出させることができる。一部の実施形態では、シリコンウェーハを薄くした後の半導体素子１０は、１００μｍ未満、５０μｍ未満、１０μｍ未満、５μｍ以下、又は２μｍ以下の厚みを有することができる。一部の実施形態では、シリコンウェーハを薄くして５μｍ以下の全厚変動（ＴＴＶ）を有するようにすることができる。一部の実施形態では、シリコンウェーハを薄くして２μｍ以下の全厚変動変動（ＴＴＶ）を有するようにすることができる。半導体素子１０と非導電層１６とのボンディング面は、ボンディング前にサブｎｍの粗さを有し、ボンディング界面の厚みがゼロに近いので裏面加工時の厚み変動を最小にすることができる。この場合のＴＴＶは、一時的なボンディング工程ではなく、研削工程によって主として影響を受ける。
図３Ｅでは、シリコンウェーハの薄くなった部分（デバイス部分２４の裏側２４ｂ）にわたって追加の非導電材料（非導電層４６）を形成することができる。一部の実施形態では、デバイス部分２４の裏側２４ｂは、非導電層４６を形成する前に裏面研削、エッチング、及び／又は研磨を行うことができる。電気相互接続構造のような導電性特徴部４８を非導電層４６内に形成することができる。導電性特徴部４８は、経路指定層５４、ビア５６を備えることができ、接触パッド５８は、非導電層４６内に形成することができる。導電性特徴部４８は、導電性特徴部２８と同じか又は類似の方法によって形成することができる。一部の実施形態では、ＴＳＶ３２は、導電性特徴部２８、４８を結合することができる。
図３Ｆでは、図３Ｅに示す半導体素子１０及び担体構造１２’を備える構造と、半導体素子６０及び担体構造６２を備える構造とを互いに結合して結合構造を形成している。特に断りのない限り、半導体素子６０及び担体構造６２の構成要素は、本明細書に開示する類似の構成要素と同じか又はほぼ同様とすることができる。結合された半導体素子１０、６０は、結合半導体構造を定めることができる。半導体素子６０は、表側７４ａ及び裏側７４ｂを有するデバイス部分７４と、デバイス部分７４の表側７４ａ上の非導電層７６と、非導電層７６内に形成された導電性特徴部７８と、デバイス部分７４の裏側７４ｂ上の非導電層９６と、非導電層９６内に形成された導電性特徴部９８と、導電性特徴部７８、９８を電気的に結合することができるＴＳＶ８２とを含む。導電性特徴部７８は、経路指定層８４、ビア８６、及び接触パッド８８を含むことができる。導電性特徴部９８は、経路指定層１０４、ビア１０６、及び接触パッド１０８を含むことができる。担体構造６２は、透明担体６４、非導電層６６、光分解層６８、及び不透明層７０を含むことができる。
一部の実施形態では、半導体素子１０と半導体素子６０は、接着剤を介在させることなく互いに直接結合することができる。例えば、非導電層４６と非導電層９６の対応する部分とは、接着剤を介在させずに互いに直接結合することができ、接触パッド５８は、接着剤を介在させずに対応する接触パッド１０８に直接結合することができる。
光分解層１８と同様に、光分解層６８は、光への露出に反応して分解することができるいずれかの適切な分解層を備えることができる。例えば、分解層は、紫外線（ＵＶ）光に反応して分解することができる。透明担体６４は、分解層を分解することができるある一定の範囲の波長に対して透明なあらゆる透明支持構造を備えることができる。不透明層７０は、光の少なくとも一部を遮断することができるいずれかの適切な遮断層を備えることができる。
図３Ｇ及び３Ｈでは、光分解層を光に露出することにより、ガラス担体ウェーハの１つを除去することができる。例えば、図３Ｇに示すように、光分解層６８は、透明担体６４を通して光（例えば、ＵＶ光）に露出することができる。図３Ｈに示すように、透明担体６４を除去することができる。非導電層６６及び不透明層７０は、除去することができる。例えば、非導電層６６及び不透明層７０は、ＣＭＰによって除去することができる。一部の実施形態では、半導体素子６０の表側６０ａを直接ボンディングのために調製することができる。例えば、半導体素子６０の表側６０ａは、ＣＭＰによって１５Å（ｒｍｓ）未満、１０Å（ｒｍｓ）未満、又は５Å（ｒｍｓ）未満の面粗度まで研磨することができる。一部の実施形態では、透明担体１４を半導体素子１０から除去することができる。工程段階３Ｆから３Ｈを繰り返すことにより、結合半導体素子１０及び６０に追加の層を追加することができる。これに加えて、図示しないが、光分解層１８を光（例えば、ＵＶ光）に露出することにより、担体１４を除去することができる。
図４Ａから４Ｆは、実施形態による複数のデバイス（例えば、第１のデバイス１１０と第２のデバイス１１４）を結合する一般的工程を示している。本明細書に開示する工程の様々な実施形態は、例えば、ウェーハの薄化及び裏面組み上げのような並列加工を可能にすることができる。言い換えれば、ウェーハ又はダイを別のウェーハ又はダイに結合した後にウェーハ薄化及び裏面組み上げ工程を備える順次的な工程とは対照的に、本明細書に開示する工程では、ウェーハに対してウェーハ薄化と裏面組み上げ工程を別々に実行した後でウェーハ又はダイを結合することができる。従って、ダイ－ウェーハ間又はダイ－ダイ間のボンディングの場合に、本明細書に開示する工程では、ダイを結合する前に品質保証済みウェーハ又は品質保証済みダイを選択することができる。本明細書に開示するウェーハ薄化工程は、スタック内のウェーハが損傷した場合にウェーハのスタック全体が廃棄される順次的なウェーハスタック工程を使用する従来の工程とは対照的に、本明細書に開示するウェーハ薄化工程中にウェーハが損傷した場合に、損傷したウェーハだけが廃棄されるので収率を改善することができる。
例えば、図４Ａに示すように、第１のデバイス１１０は、担体構造１１２に結合することができる。図４Ｂでは、第１のデバイス１１０を加工して（例えば、薄くして）第１の加工済みデバイス１１０’を定めることができる。一部の実施形態では、第１のデバイス１１０を加工する段階は、薄くしたデバイス上にボンディング層（又は他の配線工程（ＢＥＯＬ）層）を形成する段階を備えることができる。例えば、図４Ｂでボンディング層を研磨して直接ハイブリッドボンディングのためにデバイス１１０’の露出面を調製することができる。図４Ｃに示すように、並行して又は逐次的に、第２のデバイス１１４を担体構造１１６に結合することができる。図４Ｄでは、第２のデバイス１１４を加工して（例えば、薄くして及び／又はボンディング層又は他のＢＥＯＬ層を設けて）第２の加工済みデバイス１１４’を定めることができる。図４Ｅでは、第１の加工済みデバイス１１０’と第２の加工済みデバイス１１４’を互いに直接結合することができる。図４Ｆでは、担体構造１１２、１１６を除去することができる。例えば、剥離のための光分解層の使用、ＣＭＰを使用する薄化工程、及びボンディングのための直接ボンディング技術のような本明細書に開示するいずれの原理及び利点も、図４Ａから４Ｆに使用される１又は２以上の工程に実施することができる。図３Ｆから３Ｈに示す工程を繰り返すことにより、追加の層を追加することができる。
図５Ａから５Ｄは、実施形態による単体化ダイを製造する製造工程を示している。一部の場合に、図５Ａから５Ｄに示す製造工程は、ダイ－ウェーハ間の用途で利用することができる。
図５Ａでは、図３Ｅに示す構造と同じか又は類似の構造１２０がアダプタプレート１２２に結合している。この構造とアダプタプレート１２２の間にダイスカットテープ１２４を与えることができる。ダイスカットテープ１２４にわたってダイスカットフレーム１２６を配置することができる。一部の実施形態では、アダプタプレート１２２、ダイスカットテープ１２４、及びダイスカットフレーム１２６をクランプ（図示せず）で一緒に結合することができる。図５Ｂでは、透明担体１４（例えば、ガラス担体ウェーハ）は、本明細書に開示するようないずれかの適切な方法で除去することができる。図５Ｃでは、不透明層２０（例えば、金属層）及び非導電層１６（例えば、酸化物層）を除去することができる。一部の実施形態では、光分解層１８（例えば、光分解ポリマー層）の残留物は、プラズマ灰化によって除去することができる。一部の実施形態では、不透明層２０は、湿式エッチングによって除去することができる。一部の実施形態では、不透明層２０及び非導電層１６を化学機械研磨（ＣＭＰ）によって除去することができる。半導体素子１０の表側１０ａに又はその近くに存在する接着剤残留物のような他の物質を除去することができる。例えば、一時的ボンディングのための接着剤から残ったポリマー残留物は、例えば、ＣＭＰによって清浄にすることができる。非導電材料２６の一部及び／又は導電性特徴部２８の一部は、直接ボンディングのためにＣＭＰによって研磨することができる。アダプタプレート１２２は、研磨工程のための支持体として機能することができる。ＣＭＰの後に、アダプタプレート１２２を除去することができる。図５Ｄでは、半導体素子１０を単体化して複数のデバイスダイ１３０にすることができる。一部の実施形態では、半導体素子１０は、機械的鋸引き、レーザステルスダイスカット、又はプラズマダイスカットによって複数のデバイスダイ１３０に単体化することができる。一部の実施形態では、非導電層２６及び接触パッド３８の上面に保護コーティングを付加して単体化中の面汚染を防止することができる。一部の実施形態では、半導体素子１０は、担体構造１２’と共に単体化することができる。そのような実施形態では、単体化工程は、図５Ｄより前に例えば図５Ａで行うことができる。
図６Ａから６Ｃは、実施形態による再構成ウェーハを製造する製造工程を示している。一部の場合に、図６Ａから６Ｄに示す製造工程は、再構成ウェーハの用途に利用することができる。
図６Ａは、透明層１４（例えば、ガラス担体ウェーハ）、光分解層１８（例えば、光分解ポリマー層）、不透明層２０（例えば、金属層）、及び非導電層１６（例えば、酸化物層）を備える担体構造１２’と、この担体構造の酸化物層上に装着されたデバイスダイ１３２とを示している。例えば、図６Ａに示すように、第１のダイ１３２ａ、第２のダイ１３２ｂ、及び第３のダイ１３２ｃを非導電層１６上に装着することができる。第１から第３のダイ１３２ａから１３２ｃは、接着剤を介在させずに非導電層１６に直接結合することができる。酸化物層にわたってデバイスダイ１３２ａから１３２ｃの周囲に成形材料１３４を与えることができる。デバイスダイ１３２ａから１３２ｃを酸化物層に結合して成形工程中にデバイスダイ１３２ａから１３２ｃが移動することを防止又は軽減することができる。デバイスダイ１３２ａから１３２ｃは、デバイス部分上に配置された非導電材料を備える半導体素子を備えることができる。図６Ｂでは、透明担体１４（例えば、ガラス担体ウェーハ）は、本明細書に開示するいずれかの適切な方法で除去することができる。図６Ｃでは、非導電層１６（酸化物層）、不透明層２０（金属層）、及び光分解層１８（光分解ポリマー層）の残留物を本明細書に開示するいずれかの適切な方法で除去することができる。図６Ｃに示す構造は、再構成されたウェーハ１３１を備えることができる。図６Ｄに示すように、再配線層（ＲＤＬ）１３６及び電気接触パッド（例えば、半田ボール１３８に接続することができる）を再構成ウェーハ１３１に与えることができる。ＲＤＬ１３６は、電気経路指定構造（図示せず）を有する複数の層を備えることができる。ＲＤＬ１３６は、ダイ１３２ａから１３２ｃのいずれか又は全ての間の電気通信を提供するために及び／又はダイ１３２ａから１３２ｃと半田ボール１３８の間の電気通信を提供するために横方向トレースを有することができる。再構成ウェーハ１３１は、ＲＤＬ１３６及び半田ボール１３８を通して外部のデバイス、システム、又は基板（図示せず）に電気接続させることができる。一部の実施形態では、再構成ウェーハ１３１は、ダイスカットすることができる。担体構造１２、１２’’のような本明細書に開示するいずれの担体構造も、担体構造１２’に代えて使用することができる。
図７Ａから７Ｈは、実施形態による単体化ダイを製造する製造工程を示している。図７Ａから７Ｈの製造工程は、図３Ａから３Ｈの製造工程とほぼ同様である場合がある。特に断りのない限り、図７Ａから７Ｈの構成要素は、図３Ａから３Ｈに示すような本明細書に開示する類似の構成要素と同じか又はほぼ同様である場合がある。
図７Ａでは、半導体素子１０と、半導体素子１０上の介在構造又は中間構造１４０とを与えることができる。図７Ａの半導体素子１０は、図３Ｃに示す半導体素子１０と同一又は同様である場合がある。図７Ａの中間構造１４０は、非導電層１６、光分解層１８、不透明遮断層２０、及び接着層１４２を備えることができる。不透明層２０は、金属層（例えば、チタン層又はタングステン層）を備えることができ、光分解層１８は、光分解ポリマー層を備えることができ、非導電層１６は、誘電体層（例えば、低温酸化物（ＬＴＯ）層、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）酸化物層のような酸化珪素層）を備えることができる。非導電層１６にＬＴＯ層を使用することは、半導体素子１０が動的ランダムアクセスメモリ（ＤＲＡＭ）のような温度に敏感な素子を備える場合に有利である可能性がある。ＬＴＯ層の形成は、２００℃よりも低い温度で実行される場合がある。図７Ａの中間構造１４０は、本明細書に開示する介在構造又は中間構造と類似の構造及び／又は材料を有することができる。
一部の実施形態では、中間構造１４０は、半導体素子１０にわたって形成することができる。例えば、金属層は、半導体素子１０にわたって堆積させることができる。光分解ポリマー層は、金属層にわたって堆積させることができる。接着層１４２（例えば、窒化物層）は、光分解ポリマー層にわたって堆積させることができる。ＬＴＯ層は、接着層１４２にわたって堆積させることができる。
図７Ｂでは、透明担体１４（例えば、ガラス担体ウェーハ）を非導電層１６（例えば、ＬＴＯ層）に結合することができる。中間構造１４０と透明担体１４は、一緒になって担体構造１２’を定めることができる。一部の実施形態では、ガラス担体ウェーハは、接着剤を介在させずにＬＴＯ層に直接結合することができる。例えば、透明担体１４と非導電層１６は、室温で互いに直接結合することができる。結合された透明担体１４と非導電層１６は、例えば、５０℃から１５０℃、１００℃から２００℃、１２５℃から２００℃、１００℃から１７５℃、又は１２５℃から１７５℃の温度のような低温でアニールすることができる。図７Ｃでは、半導体素子１０を加工してＴＳＶ３２を露出させることができる。一部の実施形態では、半導体素子１０のデバイス部分２４の裏側２４ｂにわたって非導電層４６を形成することができる。非導電層４６は、直接ボンディングのために調製することができる。図７Ｄでは、半導体素子１０を加工して経路指定層５４、ビア５６、及び接触パッド５８を形成することができる。図７Ｃ及び７Ｄに示す工程は、例えば、図３Ｅに対して説明した工程と同様である場合がある。
図７Ｅでは、半導体素子１０をダイスカットテープ１２４上に装着することができる。図７Ｆでは、透明担体１４（例えば、ガラス担体ウェーハ）を除去することができる。ガラス担体ウェーハは、本明細書に開示するいずれかの適切な方法で除去することができる。図７Ｇでは、光分解層１８（例えば、光分解ポリマー層）の残留物と不透明層２０（例えば、金属層）とを除去することができる。一部の実施形態では、光分解ポリマー層の残留物は、プラズマ灰化によって除去することができる。一部の実施形態では、金属層は、湿式エッチングによって除去することができる。図７Ｈでは、半導体素子１０を単体化して複数のデバイスダイ１５０にすることができる。一部の実施形態では、半導体素子１０は、機械的鋸引き、レーザステルスダイスカット、又はプラズマダイスカットによって複数のデバイスダイ１５０に単体化することができる。一部の実施形態では、非導電層２６及び接触パッド３８の上面に保護コーティングを付加して単体化中の面汚染を防止することができる。
一態様では、半導体素子を加工する方法を開示している。本方法は、半導体素子を与える段階を含むことができる。半導体素子は、第１の非導電材料を有する。第１の非導電材料は、半導体素子のデバイス部分上に配置される。本方法は、透明担体を与える段階を含むことができる。本方法は、第２の非導電材料、光分解層、及び不透明層を互いに積み重ねた介在構造を与える段階を含むことができる。本方法は、第２の非導電材料が第１の非導電材料又は透明担体に直接結合されるような結合構造を形成する段階を含むことができる。介在構造は、半導体素子と透明担体の間に配置される。本方法は、光が光分解層を分解するように透明担体を通して光分解層を光に露出することにより、透明担体を半導体素子から分離する段階を含むことができる。
一実施形態では、本方法は、結合構造を形成した後にかつ透明担体を半導体素子から分離する前に半導体素子を加工する段階を更に含む。加工する段階は、化学機械研磨によって半導体素子の一部分を研磨する段階を含むことができる。加工する段階は、半導体素子のデバイス部分が第１の非導電材料と非導電層の間に配置されるように非導電層を形成する段階と、非導電層内に又は非導電層と共に導電性特徴部を形成する段階とを含むことができる。
一実施形態では、不透明層は、第２の非導電材料と光分解層の間に配置され、本方法は、第２の非導電材料を第１の非導電材料に直接結合する段階を備える。介在構造は、ボンディング前に透明担体上に配置することができる。
一実施形態では、光分解層は、第２の非導電材料と不透明層の間に配置される。不透明層は、ボンディング前に半導体素子の第１の非導電材料上に堆積させることができる。介在構造は、第２の非導電材料と光分解層の間に接着層を更に備えることができる。
一実施形態では、光は、ＵＶ光を含む。ＵＶ光は、ＵＶレーザを含むことができる。
一実施形態では、光分解層は、光分解ポリマー層を含む。
一実施形態では、不透明層は、金属層を含む。透明層に面する金属層の面は、反射面を含むことができる。金属層は、チタンを含むことができる。金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有することができる。
一実施形態では、本方法は、透明層から離れるように向く半導体素子の側から半導体素子の一部分を除去する段階を更に含む。除去する段階は、研削、湿式化学エッチング、乾式エッチング、プラズマエッチング、又は研磨を含むことができる。除去する段階は、半導体素子を１００μｍ未満の厚みに薄くする段階を含むことができる。除去する段階は、半導体素子を５０μｍ未満の厚みに薄くする段階を含むことができる。除去する段階は、半導体素子を１０μｍ未満の厚みに薄くする段階を含むことができる。除去する段階は、５μｍ又はそれ未満の全厚変動を有するように半導体素子を薄くする段階を含むことができる。除去する段階は、２μｍ又はそれ未満の全厚変動を有するように半導体素子を薄くする段階を含むことができる。
一実施形態では、本方法は、半導体素子が中間層と第２の半導体素子の間に配置されるように第２の半導体素子を半導体素子に直接結合する段階を更に含む。直接結合する段階は、第１の非導電材料を第２の半導体素子の第３の非導電材料に直接結合する段階と、半導体素子の第１の導電性特徴部を第２の半導体素子の第２の導電性特徴部に直接結合する段階とを含むことができる。本方法は、更に、第２の中間層を第２の半導体素子に直接結合する段階と、中間層が第２の半導体素子と第２の透明層の間に配置されるように第２の透明層を中間層に結合する段階とを含むことができる。分離する段階は、第２の半導体素子を半導体素子に直接結合した後に行うことができる。
一実施形態では、本方法は、半導体素子が透明担体とダイスカットフレームの間に配置されるように半導体素子をダイスカットフレームに結合する段階を更に含む。本方法は、半導体素子を単体化して複数の単体化集積デバイスダイにする段階を更に含むことができる。半導体素子は、半導体ウェーハを含むことができる。
一実施形態では、第１の非導電材料は、誘電体層を含む。第２の非導電材料は、酸化珪素層を含むことができる。
一実施形態では、透明層は、ガラス担体ウェーハを含む。
一実施形態では、本方法は、不透明層を除去する段階を更に含む。
一実施形態では、光分解層は、１００ｎｍから１μｍの範囲の厚みを有する。光分解層は、１００ｎｍから５００ｎｍの範囲の厚みを有することができる。
一実施形態では、本方法は、半導体素子をアダプタプレートに連結する段階と、第２の非導電材料を除去する段階とを更に含む。半導体素子とアダプタプレートは、結合構造を形成した後に結合することができ、第２の非導電材料は、透明担体を半導体素子から分離した後に除去することができる。本方法は、第２の非導電材料を除去する段階の後に、直接ボンディングのために化学機械研磨によって半導体素子を研磨する段階を更に含むことができる。
一態様では、一時的ボンディングのための担体構造を開示している。この担体は、透明担体と、透明担体にわたる光分解層と、光分解層にわたる不透明層と、第１の側及び第２の側を有する非導電層とを含むことができる。第１の側は、不透明層にわたって配置され、第２の側は、半導体素子への直接ボンディングに対して調製される。
一実施形態では、透明担体は、ガラス担体を含む。
一実施形態では、光分解層は、紫外線（ＵＶ）光分解ポリマー層を含む。
一実施形態では、光分解層は、堆積層である。
一実施形態では、光分解層は、１００ｎｍから１μｍの範囲の厚みを有する。光分解層は、１００ｎｍから５００ｎｍの範囲の厚みを有する。
一実施形態では、不透明層は、金属層を含む。透明層に面する金属層の面は、反射面を含むことができる。金属層は、チタンを含むことができる。金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有することができる。
一実施形態では、不透明層は、堆積層である。
一実施形態では、非導電層は、酸化珪素層を含む。
一実施形態では、非導電層は、堆積層である。
一態様では、電子構成要素の製造方法を開示している。本方法は、ダイスカットテープ上に結合構造を与える段階を含むことができる。結合構造は、デバイス部分を有する半導体素子と、半導体素子に結合された透明担体と、半導体素子と透明担体の間の中間構造とを含む。中間構造は、光分解層を含む。半導体素子は、ダイスカットテープに面する第１の側と、透明担体に面する第２の側とを有する。本方法は、光が光分解層を分解するように透明担体を通して光分解層を光に当てることにより、透明担体を半導体素子から分離する段階を含むことができる。本方法は、分離する段階の後に半導体素子を第２の側から研磨する段階を含むことができる。
一実施形態では、半導体素子がダイスカットテープに接着している間に、半導体素子は、第２の側から研磨される。
一実施形態では、半導体素子を研磨する段階は、接着残留物を除去する段階を含む。
一実施形態では、本方法は、ダイスカットテープ上に結合構造を与える前に半導体素子を加工する段階を更に含む。半導体素子を加工する段階は、半導体素子と透明担体を結合する段階と、半導体素子を加工して半導体素子の第１の側を定める段階とを含むことができる。半導体素子を加工する段階は、半導体素子を薄くする段階と、半導体素子と透明担体が結合している間に半導体素子の第１の側で又はその近くで導電性構造を組み上げる段階とを含むことができる。
一実施形態では、本方法は、半導体素子からダイを単体化する段階を更に含む。単体化する段階は、鋸引き、ステルスダイスカット、又はプラズマダイスカットを含む。
一実施形態では、本方法は、透明担体を除去する段階の後にプラズマ灰化によって光分解層の残留物を除去する段階を更に含む。
一実施形態では、中間構造は、半導体素子と光分解層の間に配置された不透明層を更に含む。本方法は、透明担体を除去する段階の後に選択的エッチングによって不透明層を除去する段階を更に含むことができる。
一態様では、結合構造を開示している。結合構造は、第１の非導電材料を有する半導体素子を含むことができる。第１の非導電材料は、半導体素子のデバイス部分上に配置される。結合構造は、第１の非導電材料にわたる不透明層と、不透明層にわたる光分解層と、光分解層にわたる第２の非導電層とを含むことができる。第２の非導電層は、光分解層にわたって配置された第１の側と、第１の側に対向する第２の側とを有する。第２の側は、別素子への直接ボンディングに対して調製される。
一実施形態では、半導体素子は、シリコンデバイスウェーハを含む。
一実施形態では、半導体素子は、１００μｍ未満、５０μｍ未満、又は１０μｍ未満の厚みを有する。
一実施形態では、結合構造は、第２の非導電層の第２の側に結合された透明担体を更に含む。透明担体は、ガラス担体を含む。
一実施形態では、光分解層は、紫外線（ＵＶ）光分解ポリマー層を含む。
一実施形態では、光分解層は、堆積層である。
一実施形態では、光分解層は、１００ｎｍから１μｍの範囲の厚みを有する。
一実施形態では、不透明層は、金属層を含む。透明層に面する金属層の面は、反射面を含むことができる。金属層は、チタンを含むことができる。
一実施形態では、金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有する。
一実施形態では、不透明層は、堆積層である。
一実施形態では、第２の非導電層は、酸化珪素層を含む。
一実施形態では、第２の非導電層は、堆積層である。
一実施形態では、結合構造は、光分解層と第２の非導電層の間に接着層を更に含む。
一態様では、半導体素子と、透明担体と、半導体素子と透明担体の間の介在構造とを有する剥離可能構造を形成する方法を開示している。半導体素子は、半導体素子のデバイス部分上に配置された第１の非導電材料を有する。介在構造は、第２の非導電材料、光分解層、及び不透明層を含む。本方法は、第２の非導電材料が第１の非導電材料又は透明担体に直接結合されるような結合構造を形成する段階を含むことができる。介在構造は、半導体素子と透明担体の間に配置される。光分解層は、光へ露出に反応して分解するように構成される。
一態様では、半導体素子を加工する方法を開示している。本方法は、第１の側と、第１の側に対向する第２の側とを有する担体構造を与える段階を含むことができる。担体構造は、第２の側よりも第１の側の近くに位置決めされた透明担体を含む。光分解層は、透明担体と第２の側の間に位置決めされる。本方法は、デバイスダイを担体構造の第２の側に結合する段階と、デバイスダイにわたって少なくとも部分的に成形材料を与える段階と、光が光分解層を分解するように透明担体を通して光分解層を光に露出することにより、透明担体を除去する段階とを含むことができる。
一実施形態では、担体構造は、第２の側を少なくとも部分的に定める非導電層を更に含む。デバイスダイは、接着剤を介在させずに非導電層に直接結合することができる。透明担体は、担体構造の第１の側を少なくとも部分的に定めることができる。担体構造は、光分解層と非導電層の間に不透明層を更に含む。本方法は、透明担体を除去する段階の後に不透明層及び非導電層を除去し、それによって再構成ウェーハを形成する段階を更に含むことができる。本方法は、再構成ウェーハ上に再配線層を形成する段階を更に含むことができる。
一態様では、半導体素子を加工する方法を開示している。本方法は、第１の担体構造にわたって第１の半導体素子を有する第１の結合構造を与える段階を含むことができる。第１の半導体素子は、第１の担体構造上の第１の側と、第１の側に対向する第２の側とを有する。本方法は、第１の半導体素子が第１の担体構造上にある間に、第１の半導体素子の第２の側から第１の半導体素子を薄くする段階を含むことができる。本方法は、第２の担体構造にわたって第２の半導体素子を有する第２の結合構造を与える段階を含むことができる。第２の半導体素子は、第２の担体構造上の第１の側と、第１の側に対向する第２の側とを有する。本方法は、第１の半導体素子が第１の担体構造上にあり、かつ第２の半導体素子が第２の担体構造上にある間に、第１の半導体素子の第２の側を第２の半導体素子の第２の側に直接結合して結合半導体構造を形成する段階を含むことができる。本方法は、直接結合する段階の後に、第１及び第２の担体構造のうちの少なくとも一方を結合構造から除去する段階を含むことができる。
一実施形態では、本方法は、第２の半導体素子が第２の担体構造上にある間に、第２の半導体素子の第２の側から第２の半導体素子を薄くする段階を更に含むことができる。
一実施形態では、第１及び第２の担体構造のうちの少なくとも一方を除去する段階は、光分解層を光に露出する段階を含む。
一実施形態では、本方法は、第１の半導体素子が第１の担体構造上にある間に、第１の半導体素子の第２の側を加工する段階を更に含むことができる。第１の半導体素子の第２の側を加工する段階は、第１の半導体素子を薄くした後に、第１の半導体素子の第２の側上にボンディング層を形成する段階を含むことができる。ボンディング層を形成する段階は、非導電性ボンディング領域と、非導電性ボンディング領域に少なくとも部分的に埋め込まれた複数の接触パッドとを形成する段階を含むことができる。
一実施形態では、第１の担体構造は、透明担体と、透明担体にわたる中間構造とを含む。中間構造は、非導電層、光分解層、及び不透明層を含むことができる。
一態様では、電子機器の製造方法を開示している。本方法は、半導体素子をダイスカットテープ上に与える段階を含むことができる。半導体素子は、デバイス部分と、半導体素子から担体構造を分離する段階に由来する接着残留物とを有する。半導体素子は、ダイスカットテープに面する第１の側と、接着残留物を有する第２の側とを有する。本方法は、半導体素子がダイスカットテープ上に配置されている間に、半導体素子を第２の側から研磨して接着残留物を除去する段階を含むことができる。
一実施形態では、本方法は、半導体素子を担体構造に結合する段階を更に含む。担体構造は、透明担体と、半導体素子と透明担体の間の中間構造とを含むことができる。中間構造は、光分解層を含むことができる。中間構造は、不透明層及び誘電体層を更に含むことができる。
一実施形態では、接着残留物は、担体構造の光分解層の残留物を含む。
関連上明らかに他を意味しない限り、本明細書及び特許請求の範囲を通して単語「備える」、「備えている」、「含む」、及び「含んでいる」などは、限定的又は包括的な意味に対立するものとして包括的な意味、すなわち、「含むがこれに限定されない」という意味で解釈されるものとする。本明細書で一般的に使用する単語「結合された」は、直接に接続されるか又は１又は２以上の中間要素を通して接続されるかのいずれかである２又は３以上の要素を指す。同様に、本明細書で一般的に使用する単語「接続された」は、直接に接続されるか又は１又は２以上の中間要素を通して接続されるかのいずれかである２又は３以上の要素を指す。これに加えて、単語「本明細書で」、「上記に」、「下記に」、及び類似の主旨を有する単語は、この出願に使用する場合に全体としてこの出願を指し、この出願のいずれかを特定の部分に言及しないものである。更に、本明細書に使用するように、第１の要素が第２の要素「上に」又は「それにわたって」あると説明する場合に、第１の要素は、第１及び第２の要素が直接接触するように直接的に第２の要素上に又はそれにわたってあるとすることができ、又は第１の要素は、第１の要素と第２の要素の間に１又は２以上の要素が介在するように間接的に第２の要素上に又はそれにわたってあるとすることができる。状況が許す限り、上述の詳細説明で単数又は複数を使用する単語は、それぞれ複数又は単数も包含することができる。２又は３以上の項目のリストに関連付けられた単語「又は」は、その単語に対して以下の解釈、すなわち、リスト中の項目のいずれか、リスト中の項目の全て、及びリスト中の項目のあらゆる組合せの全てを網羅する。
更に、取りわけ、「することができる」、「することができると考えられる」、「場合があると考えられる」、「場合がある」、「例えば」、「例えると」、及び「のような」などのような本明細書に使用する条件付き言語は、特に別段の記載がない限り、又は使用する関連内で別様に理解されない限り、ある一定の実施形態が特定の特徴、要素、及び／又は状態を含むのに対して、他の実施形態は含まないことを伝えるように一般的に意図している。従って、そのような条件付き用語は、一般的に、特徴、要素、及び／又は状態が１又は２以上の実施形態にいずれかの方法で必要であることと示唆するように意図していない。
ある一定の実施形態を説明したが、これらの実施形態は、一例として提示したに過ぎず、開示の範囲を限定することは意図していない。実際に、本明細書に説明した新しい装置、方法、及びシステムは、異なる他の形態に具現化することができ、更に、本発明の開示の精神から逸脱することなく本明細書に説明した方法及びシステムの形態に様々な省略、置換、及び修正を行うことができる。例えば、ブロックを所与の配置で提示したが、代替実施形態では、異なる構成要素及び／又は回路トポロジーを使用して類似の機能を実行することができ、一部のブロックは、削除、移動、追加、細分化、結合、及び／又は修正が可能である。これらブロックの各々は、様々な異なる方法で実施することができる。上述の様々な実施形態の要素及び作動に対していずれかの適切な組合せを行って更に別の実施形態を提供することができる。特許請求の範囲及びその均等物は、本発明の開示の範囲及び精神に属するような形態又は修正を網羅するように意図している。

Claims (93)

  1. 半導体素子を加工する方法であって、
    前記半導体素子のデバイス部分上に配置された第１の非導電材料を有する該半導体素子を与える段階と、
    透明担体を与える段階と、
    第２の非導電材料、光分解層、及び不透明層を互いに積み重ねた介在構造を与える段階と、
    前記第２の非導電材料が前記第１の非導電材料に又は前記透明担体に直接結合されるような結合構造を形成する段階であって、前記介在構造が前記半導体素子と該透明担体の間に配置される前記形成する段階と、
    光が前記光分解層を分解するように前記透明担体を通して該光分解層を該光に露出することにより、該透明担体を前記半導体素子から分離する段階と、
    を備えることを特徴とする方法。
  2. 前記結合構造を形成した後にかつ前記透明担体を前記半導体素子から分離する前に該半導体素子を加工する段階を更に備えることを特徴とする請求項１に記載の方法。
  3. 前記加工する段階は、化学機械研磨によって前記半導体素子の一部分を研磨する段階を含むことを特徴とする請求項２に記載の方法。
  4. 前記加工する段階は、非導電層を前記半導体素子の前記デバイス部分が前記第１の非導電材料と該非導電層の間に配置されるように形成する段階と、該非導電層に又はそれと共に導電性特徴部を形成する段階とを含むことを特徴とする請求項２に記載の方法。
  5. 前記不透明層は、前記第２の非導電材料と前記光分解層の間に配置され、
    方法が、
    前記第２の非導電材料を前記第１の非導電材料に直接結合する段階、
    を備える、
    ことを特徴とする請求項１に記載の方法。
  6. 前記介在構造は、前記結合する段階の前に前記透明担体上に配置されることを特徴とする請求項５に記載の方法。
  7. 前記光分解層は、前記第２の非導電材料と前記不透明層の間に配置されることを特徴とする請求項１に記載の方法。
  8. 前記不透明層は、前記結合する段階の前に前記半導体素子の前記第１の非導電材料上に配置されることを特徴とする請求項７に記載の方法。
  9. 前記介在構造は、前記第２の非導電材料と前記光分解層の間に接着層を更に備えることを特徴とする請求項７に記載の方法。
  10. 前記光は、ＵＶ光を備えることを特徴とする請求項１に記載の方法。
  11. 前記ＵＶ光は、ＵＶレーザを備えることを特徴とする請求項１０に記載の方法。
  12. 前記光分解層は、光分解ポリマー層を備えることを特徴とする請求項１に記載の方法。
  13. 前記不透明層は、金属層を備えることを特徴とする請求項１に記載の方法。
  14. 前記透明層に面する前記金属層の面が、反射面を備えることを特徴とする請求項１３に記載の方法。
  15. 前記金属層は、チタンを備えることを特徴とする請求項１３に記載の方法。
  16. 前記金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有することを特徴とする請求項１３に記載の方法。
  17. 前記透明層から離れるように向く前記半導体素子の側から該半導体素子の一部分を除去する段階を更に備えることを特徴とする請求項１に記載の方法。
  18. 前記除去する段階は、研削、湿式化学エッチング、乾式エッチング、プラズマエッチング、又は研磨を備えることを特徴とする請求項１７に記載の方法。
  19. 前記除去する段階は、前記半導体素子を１００μｍ未満の厚みに薄くする段階を備えることを特徴とする請求項１７に記載の方法。
  20. 前記除去する段階は、前記半導体素子を５０μｍ未満の厚みに薄くする段階を備えることを特徴とする請求項１９に記載の方法。
  21. 前記除去する段階は、前記半導体素子を１０μｍ未満の厚みに薄くする段階を備えることを特徴とする請求項２０に記載の方法。
  22. 前記除去する段階は、前記半導体素子を５μｍ又はそれ未満の全厚変動を有するように薄くする段階を備えることを特徴とする請求項１７に記載の方法。
  23. 前記除去する段階は、前記半導体素子を２μｍ又はそれ未満の全厚変動を有するように薄くする段階を備えることを特徴とする請求項２２に記載の方法。
  24. 第２の半導体素子を前記半導体素子に該半導体素子が前記介在層と該第２の半導体素子の間に配置されるように直接結合する段階を更に備えることを特徴とする請求項１に記載の方法。
  25. 前記直接結合する段階は、前記第１の非導電材料を前記第２の半導体素子の第３の非導電材料に直接結合する段階と、前記半導体素子の第１の導電性特徴部を該第２の半導体素子の第２の導電性特徴部に直接結合する段階とを備えることを特徴とする請求項２４に記載の方法。
  26. 第２の介在層を前記第２の半導体素子に直接結合する段階と、第２の透明層を前記介在層に該介在層が該第２の半導体素子と該第２の透明層の間に配置されるように結合する段階とを更に備えることを特徴とする請求項２４に記載の方法。
  27. 前記分離する段階は、前記第２の半導体素子を前記半導体素子に前記直接結合する段階の後に実行されることを特徴とする請求項２４に記載の方法。
  28. 前記半導体素子をダイスカットフレームに該半導体素子が前記透明担体と該ダイスカットフレームの間に配置されるように結合する段階を更に備えることを特徴とする請求項１に記載の方法。
  29. 前記半導体素子を複数の単体化集積デバイスダイに単体化する段階を更に備えることを特徴とする請求項２８に記載の方法。
  30. 前記半導体素子は、半導体ウェーハを備えることを特徴とする請求項２８に記載の方法。
  31. 前記第１の非導電材料は、誘電体層を備えることを特徴とする請求項１に記載の方法。
  32. 前記第２の非導電材料は、酸化珪素層を備えることを特徴とする請求項１に記載の方法。
  33. 前記透明層は、ガラス担体ウェーハを備えることを特徴とする請求項１に記載の方法。
  34. 前記不透明層を除去する段階を更に備えることを特徴とする請求項１に記載の方法。
  35. 前記光分解層は、１００ｎｍから１μｍの範囲の厚みを有することを特徴とする請求項１に記載の方法。
  36. 前記光分解層は、１００ｎｍから５００ｎｍの範囲の前記厚みを有することを特徴とする請求項３５に記載の方法。
  37. 前記半導体素子をアダプタプレートに連結する段階と前記第２の非導電材料を除去する段階とを更に備えることを特徴とする請求項１に記載の方法。
  38. 前記半導体素子と前記アダプタプレートは、前記結合構造を形成した後に連結され、前記第２の非導電材料は、前記透明担体を該半導体素子から分離した後に除去されることを特徴とする請求項３７に記載の方法。
  39. 前記第２の非導電材料を除去した後に、化学機械研磨を用いて直接ボンディングのための前記半導体素子を研磨する段階を更に備えることを特徴とする請求項３７に記載の方法。
  40. 一時的ボンディングのための担体構造であって、
    透明担体と、
    前記透明担体にわたる光分解層と、
    前記光分解層にわたる不透明層と、
    前記不透明層上に配置された第１の側と半導体素子への直接ボンディングに対して調製された第２の側とを有する非導電層と、
    を備えることを特徴とする担体構造。
  41. 前記透明担体は、ガラス担体を備えることを特徴とする請求項４０に記載の担体構造。
  42. 前記光分解層は、紫外線（ＵＶ）光分解ポリマー層を備えることを特徴とする請求項４０に記載の担体構造。
  43. 前記光分解層は、堆積層であることを特徴とする請求項４０に記載の担体構造。
  44. 前記光分解層は、１００ｎｍから１μｍの範囲の厚みを有することを特徴とする請求項４０に記載の担体構造。
  45. 前記光分解層は、１００ｎｍから５００ｎｍの範囲の前記厚みを有することを特徴とする請求項４４に記載の担体構造。
  46. 前記不透明層は、金属層を備えることを特徴とする請求項４０に記載の担体構造。
  47. 前記透明層に面する前記金属層の面が、反射面を備えることを特徴とする請求項４６に記載の担体構造。
  48. 前記金属層は、チタンを備えることを特徴とする請求項４６に記載の担体構造。
  49. 前記金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有することを特徴とする請求項４６に記載の担体構造。
  50. 前記不透明層は、堆積層であることを特徴とする請求項４０に記載の担体構造。
  51. 前記非導電層は、酸化珪素層を備えることを特徴とする請求項４０に記載の担体構造。
  52. 前記非導電層は、堆積層であることを特徴とする請求項４０に記載の担体構造。
  53. 電子構成要素を製造する方法であって、
    デバイス部分を有する半導体素子と、該半導体素子に連結された透明担体と、該半導体素子と該透明担体の間の中間構造とを含む結合構造をダイスカットテープ上に与える段階であって、該中間構造が、光分解層を含み、該半導体素子が、該ダイスカットテープに面する第１の側と該透明担体に面する第２の側とを有する前記与える段階と、
    前記透明担体を通して光を前記光分解層に該光が該光分解層を分解するように当てることにより、前記半導体素子から該透明担体を分離する段階と、
    前記分離する段階の後に前記半導体素子を前記第２の側から研磨する段階と、
    を備えることを特徴とする方法。
  54. 前記半導体素子は、該半導体素子が前記ダイスカットテープに結合されている間に前記第２の側から研磨されることを特徴とする請求項５３に記載の方法。
  55. 前記半導体素子を研磨する段階は、接着残留物を除去する段階を含むことを特徴とする請求項５４に記載の方法。
  56. 前記ダイスカットテープ上に前記結合構造を与える段階の前に前記半導体素子を加工する段階を更に備え、
    前記半導体素子を加工する段階は、
    前記半導体素子と前記透明担体とを連結する段階と、
    前記半導体素子を加工して該半導体素子の前記第１の側を定める段階と、
    を備える、
    ことを特徴とする請求項５３に記載の方法。
  57. 前記半導体素子を加工する段階は、該半導体素子と前記透明担体とが連結されている間に該半導体素子を薄くする段階と該半導体素子の前記第１の側で又はその近くで導電性構造を組み上げる段階とを備えることを特徴とする請求項５６に記載の方法。
  58. 前記半導体素子からダイを単体化する段階を更に備えることを特徴とする請求項５３に記載の方法。
  59. 前記単体化する段階は、鋸引き、ステルスダイスカット、又はプラズマダイスカットを備えることを特徴とする請求項５８に記載の方法。
  60. 前記透明担体が除去された後にプラズマ灰化を用いて前記光分解層の残留物を除去する段階を更に備えることを特徴とする請求項５３に記載の方法。
  61. 前記中間構造は、前記半導体素子と前記光分解層の間に配置された不透明層を更に備え、
    方法が、
    前記透明担体が除去された後に選択的エッチングを用いて前記不透明層を除去する段階、
    を更に備える、
    ことを特徴とする請求項５３に記載の方法。
  62. 半導体素子のデバイス部分上に配置された第１の非導電材料を有する該半導体素子と、
    前記第１の非導電材料にわたる不透明層と、
    前記不透明層にわたる光分解層と、
    前記光分解層にわたる第２の非導電層であって、該第２の非導電層が、該光分解層上に配置された第１の側と該第１の側に対向する第２の側とを有し、該第２の側が、別の素子への直接ボンディングに対して調製される前記第２の非導電層と、
    を備えることを特徴とする結合構造。
  63. 前記半導体素子は、シリコンデバイスウェーハを備えることを特徴とする請求項６２に記載の結合構造。
  64. 前記半導体素子は、１００μｍ未満、５０μｍ未満、又は１０μｍ未満の厚みを有することを特徴とする請求項６２に記載の結合構造。
  65. 前記第２の非導電層の前記第２の側に結合されてガラス担体を備える透明担体を更に備えることを特徴とする請求項６２に記載の結合構造。
  66. 前記光分解層は、紫外線（ＵＶ）光分解ポリマー層を備えることを特徴とする請求項６２に記載の結合構造。
  67. 前記光分解層は、堆積層であることを特徴とする請求項６２に記載の結合構造。
  68. 前記光分解層は、１００ｎｍから１μｍの範囲の厚みを有することを特徴とする請求項６２に記載の結合構造。
  69. 前記不透明層は、金属層を備えることを特徴とする請求項６２に記載の結合構造。
  70. 前記透明層に面する前記金属層の面が、反射面を備えることを特徴とする請求項６９に記載の結合構造。
  71. 前記金属層は、チタンを備えることを特徴とする請求項６９に記載の結合構造。
  72. 前記金属層は、２０ｎｍから１００ｎｍの範囲の厚みを有することを特徴とする請求項６２に記載の結合構造。
  73. 前記不透明層は、堆積層であることを特徴とする請求項６２に記載の結合構造。
  74. 前記第２の非導電層は、酸化珪素層を備えることを特徴とする請求項６２に記載の結合構造。
  75. 前記第２の非導電層は、堆積層であることを特徴とする請求項６２に記載の結合構造。
  76. 前記光分解層と前記第２の非導電層の間の接着層を更に備えることを特徴とする請求項６２に記載の結合構造。
  77. 半導体素子と、透明担体と、該半導体素子と該透明担体の間の介在構造とを有し、該半導体素子が、該半導体素子のデバイス部分上に配置された第１の非導電材料を有し、該介在構造が、第２の非導電材料と、光分解層と、不透明層とを含む剥離可能構造を形成する方法であって、
    前記第２の非導電材料が前記第１の非導電材料に又は前記透明担体に直接に結合され、前記介在構造が前記半導体素子と該透明担体の間に配置されるような結合構造を形成する段階、
    を備え、
    前記光分解層は、光への露出に応答して分解するように構成される、
    ことを特徴とする方法。
  78. 半導体素子を加工する方法であって、
    第１の側と該第１の側に対向する第２の側とを有する担体構造を与える段階であって、該担体構造が、該第２の側よりも該第１の側の近くに位置決めされた透明担体と該透明担体と該第２の側の間に位置決めされた光分解層とを含む前記与える段階と、
    前記担体構造の前記第２の側にデバイスダイを結合する段階と、
    少なくとも部分的に前記デバイスダイにわたって成形材料を与える段階と、
    前記透明担体を通して光を前記光分解層に該光が該光分解層を分解するように露出することによって該透明担体を除去する段階と、
    を備えることを特徴とする方法。
  79. 前記担体構造は、前記第２の側を少なくとも部分的に定める非導電層を更に含み、
    前記デバイスダイは、介在する接着剤なしに前記非導電層に直接に結合され、前記透明担体は、前記担体構造の前記第１の側を少なくとも部分的に定める、
    ことを特徴とする請求項７８に記載の方法。
  80. 前記担体構造は、前記光分解層と前記非導電層の間の不透明層を更に含むことを特徴とする請求項７９に記載の方法。
  81. 前記透明担体を除去する段階の後に、前記不透明層と前記非導電層とを除去し、それによって再構成ウェーハを形成する段階を更に備えることを特徴とする請求項８０に記載の方法。
  82. 前記再構成ウェーハ上に再配線層を形成する段階を更に備えることを特徴とする請求項８１に記載の方法。
  83. 半導体素子を加工する方法であって、
    第１の担体構造上に第１の半導体素子を有する第１の結合構造を与える段階であって、該第１の半導体素子が、該第１の担体構造上の第１の側と該第１の側に対向する第２の側とを有する前記与える段階と、
    前記第１の半導体素子が前記第１の担体構造上にある間に該第１の半導体素子の前記第２の側から該第１の半導体素子を薄くする段階と、
    第２の担体構造上に第２の半導体素子を有する第２の結合構造を与える段階であって、該第２の半導体素子が、該第２の担体構造上の第１の側と該第１の側に対向する第２の側とを有する前記与える段階と、
    前記第１の半導体素子が前記第１の担体構造上にあり、かつ前記第２の半導体素子が前記第２の担体構造上にある間に該第１の半導体素子の前記第２の側を該第２の半導体素子の前記第２の側に直接に結合して結合半導体構造を形成する段階と、
    前記直接に結合する段階の後に、前記第１及び第２の担体構造のうちの少なくとも一方を前記結合構造から除去する段階と、
    を備えることを特徴とする方法。
  84. 前記第２の半導体素子が前記第２の担体構造上にある間に前記半導体素子の前記第２の側から該第２の半導体素子を薄くする段階を更に備えることを特徴とする請求項８３に記載の方法。
  85. 前記第１及び第２の担体構造のうちの少なくとも一方を除去する段階は、光分解層を光に露出する段階を備えることを特徴とする請求項８３に記載の方法。
  86. 前記第１の半導体素子が前記第１の担体構造上にある間に該第１の半導体素子の前記第２の側を加工する段階を更に備えることを特徴とする請求項８３に記載の方法。
  87. 前記第１の半導体素子の前記第２の側を加工する段階は、該第１の半導体素子を薄くする段階の後に該第１の半導体素子の該第２の側にボンディング層を形成する段階を備えることを特徴とする請求項８６に記載の方法。
  88. 前記ボンディング層を形成する段階は、非導電性ボンディング領域と該非導電性ボンディング領域に少なくとも部分的に埋め込まれた複数の接触パッドとを形成する段階を備えることを特徴とする請求項８７に記載の方法。
  89. 前記第１の担体構造は、透明担体と該透明担体にわたる中間構造とを備え、該中間構造は、非導電層と、光分解層と、不透明層とを備えることを特徴とする請求項８３に記載の方法。
  90. 電子構成要素を製造する方法であって、
    ダイスカットテープ上に半導体素子を与える段階であって、該半導体素子が、デバイス部分と該半導体素子から担体構造を分離する段階からの接着残留物とを有し、該半導体素子が、該ダイスカットテープに面する第１の側と該残留物を有する第２の側とを有する前記与える段階と、
    前記半導体素子が前記ダイスカットテープ上に配置されている間に前記残留物を除去するために前記第２の側から該半導体素子を研磨する段階と、
    を備えることを特徴とする方法。
  91. 前記半導体素子を前記担体構造に結合する段階を更に備え、
    前記担体構造は、透明担体と、前記半導体素子と該透明担体の間の中間構造とを含み、該中間構造は、光分解層を含む、
    ことを特徴とする請求項９０に記載の方法。
  92. 前記中間構造は、不透明層と誘電体層とを更に含むことを特徴とする請求項９１に記載の方法。
  93. 前記接着残留物は、前記担体構造の光分解層の残留物を備えることを特徴とする請求項９０に記載の方法。
JP2023560699A 2021-03-31 2022-03-30 担体の直接ボンディング及び剥離 Pending JP2024515033A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163169029P 2021-03-31 2021-03-31
US63/169,029 2021-03-31
PCT/US2022/022673 WO2022212594A1 (en) 2021-03-31 2022-03-30 Direct bonding and debonding of carrier

Publications (1)

Publication Number Publication Date
JP2024515033A true JP2024515033A (ja) 2024-04-04

Family

ID=83450110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023560699A Pending JP2024515033A (ja) 2021-03-31 2022-03-30 担体の直接ボンディング及び剥離

Country Status (6)

Country Link
US (1) US20220320036A1 (ja)
EP (1) EP4315398A1 (ja)
JP (1) JP2024515033A (ja)
KR (1) KR20230164153A (ja)
CN (1) CN117413344A (ja)
WO (1) WO2022212594A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2019241417A1 (en) 2018-06-13 2019-12-19 Invensas Bonding Technologies, Inc. Tsv as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
KR20160067517A (ko) * 2014-12-04 2016-06-14 삼성전자주식회사 반도체 소자의 제조방법
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
CN107611075A (zh) * 2017-09-04 2018-01-19 华进半导体封装先导技术研发中心有限公司 一种临时键合结构及临时键合方法

Also Published As

Publication number Publication date
US20220320036A1 (en) 2022-10-06
CN117413344A (zh) 2024-01-16
EP4315398A1 (en) 2024-02-07
KR20230164153A (ko) 2023-12-01
WO2022212594A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
JP2024515033A (ja) 担体の直接ボンディング及び剥離
JP2024515032A (ja) 担体の直接接合及び剥離
US11764177B2 (en) Bonded structure with interconnect structure
US20230197496A1 (en) Direct bonding and debonding of elements
US20220208650A1 (en) Structures with through-substrate vias and methods for forming the same
US20230132632A1 (en) Diffusion barriers and method of forming same
US20230187264A1 (en) Methods for bonding semiconductor elements
US20220139869A1 (en) Direct bonding methods and structures
EP3803972B1 (en) Die stacking for multi-tier 3d integration
US20200211887A1 (en) Fan-out interconnect structure and methods forming the same
US20230207402A1 (en) Directly bonded frame wafers
US7371662B2 (en) Method for forming a 3D interconnect and resulting structures
US8697542B2 (en) Method for thin die-to-wafer bonding
US20130277785A1 (en) Methods and Apparatus for Glass Removal in CMOS Image Sensors
US10141291B2 (en) Semiconductor device and method of manufacturing the same
US11721666B2 (en) Isolation bonding film for semiconductor packages and methods of forming the same
SG177816A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8629061B2 (en) Method for three-dimensional packaging of electronic devices
US20230142902A1 (en) Trim free wafer bonding methods and devices
CN114220745A (zh) 一种背对面的晶圆级混合键合三维堆叠方法
CN115428127A (zh) 半导体元件的制造方法