JPH10223636A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH10223636A JPH10223636A JP9028057A JP2805797A JPH10223636A JP H10223636 A JPH10223636 A JP H10223636A JP 9028057 A JP9028057 A JP 9028057A JP 2805797 A JP2805797 A JP 2805797A JP H10223636 A JPH10223636 A JP H10223636A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wiring layer
- semiconductor
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体集積回路装置の製造歩留まりを向上させ
ると共に、カスタム製品の受注から出荷までの工期を更
に短縮できる半導体集積回路装置の製造方法を提供す
る。 【解決手段】半導体素子を有する半導体ウェーハと配線
層の形成された基板ウェーハ（配線層ウェーハという）
とを互いに位置合わせして張り合わせる工程と、前記半
導体ウェーハの半導体素子に前記配線層を電気接続させ
る工程と、前記基板ウェーハを除去する工程とを含む。
ると共に、カスタム製品の受注から出荷までの工期を更
に短縮できる半導体集積回路装置の製造方法を提供す
る。 【解決手段】半導体素子を有する半導体ウェーハと配線
層の形成された基板ウェーハ（配線層ウェーハという）
とを互いに位置合わせして張り合わせる工程と、前記半
導体ウェーハの半導体素子に前記配線層を電気接続させ
る工程と、前記基板ウェーハを除去する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
の製造方法に関し、特にウェーハ基板の張り合わせの方
法による半導体集積回路装置の形成方法に関する。
の製造方法に関し、特にウェーハ基板の張り合わせの方
法による半導体集積回路装置の形成方法に関する。
【０００２】
【従来の技術】通常、半導体集積回路装置の製造では、
集積回路を構成するための絶縁ゲート電界効果トランジ
スタ（以下、ＭＯＳトランジスタという）、ダイオー
ド、キャパシタ、抵抗体等の半導体素子と、これ等の半
導体素子間を結線する配線層とがウェーハ基板上に形成
される。ここで、これらの半導体素子および配線層を形
成していく主要の工程は、ウェーハ基板への不純物の導
入、導電体材料、半導体材料あるいは絶縁体材料の堆
積、フォトリソグラフィ技術とエッチング技術によるこ
れらの材料膜の加工等の工程である。
集積回路を構成するための絶縁ゲート電界効果トランジ
スタ（以下、ＭＯＳトランジスタという）、ダイオー
ド、キャパシタ、抵抗体等の半導体素子と、これ等の半
導体素子間を結線する配線層とがウェーハ基板上に形成
される。ここで、これらの半導体素子および配線層を形
成していく主要の工程は、ウェーハ基板への不純物の導
入、導電体材料、半導体材料あるいは絶縁体材料の堆
積、フォトリソグラフィ技術とエッチング技術によるこ
れらの材料膜の加工等の工程である。
【０００３】そして、これらの工程を通して、同一のウ
ェーハ基板に半導体集積回路装置の搭載された半導体チ
ップが多数個形成される。
ェーハ基板に半導体集積回路装置の搭載された半導体チ
ップが多数個形成される。
【０００４】以下、図８と図９に基づいて上記の通常に
とられる半導体集積回路装置の製造方法を説明する。図
８および図９はＭＯＳトランジスタと配線層の製造工程
順の断面図である。
とられる半導体集積回路装置の製造方法を説明する。図
８および図９はＭＯＳトランジスタと配線層の製造工程
順の断面図である。
【０００５】図８（ａ）に示すように、シリコン基板１
０１上に選択的に素子分離絶縁膜１０２が形成される。
そして、素子分離絶縁膜１０２の形成されていないシリ
コン基板１０１の表面にゲート絶縁膜１０３が形成され
る。
０１上に選択的に素子分離絶縁膜１０２が形成される。
そして、素子分離絶縁膜１０２の形成されていないシリ
コン基板１０１の表面にゲート絶縁膜１０３が形成され
る。
【０００６】次に、図８（ｂ）に示すようにゲート絶縁
膜１０３上にゲート電極１０４が形成される。そして、
シリコン基板１０１の表面部に、ゲート電極１０４と素
子分離絶縁膜１０２とに自己整合的（セルフアライン）
に不純物が導入され、ＭＯＳトランジスタのソース・ド
レイン拡散層１０５，１０６が形成される。
膜１０３上にゲート電極１０４が形成される。そして、
シリコン基板１０１の表面部に、ゲート電極１０４と素
子分離絶縁膜１０２とに自己整合的（セルフアライン）
に不純物が導入され、ＭＯＳトランジスタのソース・ド
レイン拡散層１０５，１０６が形成される。
【０００７】次に、図８（ｃ）に示すように、素子分離
絶縁膜１０２、ゲート電極１０４、ソース・ドレイン拡
散層１０５，１０６等を被覆するように、第１の層間絶
縁膜１０７が形成される。そして、この第１の層間絶縁
膜１０７とゲート絶縁膜１０３を貫通しソース・ドレイ
ン拡散層１０５あるいは１０６に達するコンタクト孔１
０８が形成されるようになる。
絶縁膜１０２、ゲート電極１０４、ソース・ドレイン拡
散層１０５，１０６等を被覆するように、第１の層間絶
縁膜１０７が形成される。そして、この第１の層間絶縁
膜１０７とゲート絶縁膜１０３を貫通しソース・ドレイ
ン拡散層１０５あるいは１０６に達するコンタクト孔１
０８が形成されるようになる。
【０００８】次に、図９（ａ）に示すようにコンタクト
孔１０８にコンタクトプラグ１０９が埋設される。ここ
で、このコンタクトプラグ１０９は導電体材で構成さ
れ、ソース・ドレイン拡散層１０５あるいは１０６と電
気接続される。
孔１０８にコンタクトプラグ１０９が埋設される。ここ
で、このコンタクトプラグ１０９は導電体材で構成さ
れ、ソース・ドレイン拡散層１０５あるいは１０６と電
気接続される。
【０００９】そして、以後の工程で続けて配線層が形成
される。すなわち、図９（ａ）に示すように、第１の配
線層１１０と１１１とが第１の層間絶縁膜１０７上に配
設される。ここで、第１の配線層１１０はコンタクトプ
ラグ１０９を通してソース・ドレイン拡散層１０５に電
気接続する。同様に、第１の配線層１１１はソース・ド
レイン拡散層１０６に電気接続する。
される。すなわち、図９（ａ）に示すように、第１の配
線層１１０と１１１とが第１の層間絶縁膜１０７上に配
設される。ここで、第１の配線層１１０はコンタクトプ
ラグ１０９を通してソース・ドレイン拡散層１０５に電
気接続する。同様に、第１の配線層１１１はソース・ド
レイン拡散層１０６に電気接続する。
【００１０】次に、図９（ｂ）に示すように第１の配線
層１１０，１１１等を被覆するように第２の層間絶縁膜
１１２が形成される。そして、この第２の層間絶縁膜１
１２の所定の領域にスルーホール１１３が形成される。
そして、図９（ｃ）に示すようにスルーホール１１３に
スルーホールプラグ１１４が充填される。ここで、スル
ーホールプラグ１１４は導電体材で構成され、第１の配
線層１１１と電気接続される。さらに、この第２の層間
絶縁膜１１２上に第２の配線層１１５，１１６が配設さ
れる。ここで、第２の配線層１１５はスルーホールプラ
グ１１４を通して第１の配線層１１１に電気接続する。
層１１０，１１１等を被覆するように第２の層間絶縁膜
１１２が形成される。そして、この第２の層間絶縁膜１
１２の所定の領域にスルーホール１１３が形成される。
そして、図９（ｃ）に示すようにスルーホール１１３に
スルーホールプラグ１１４が充填される。ここで、スル
ーホールプラグ１１４は導電体材で構成され、第１の配
線層１１１と電気接続される。さらに、この第２の層間
絶縁膜１１２上に第２の配線層１１５，１１６が配設さ
れる。ここで、第２の配線層１１５はスルーホールプラ
グ１１４を通して第１の配線層１１１に電気接続する。
【００１１】以上のようにして、シリコン基板１０１上
にゲート絶縁膜１０３、ゲート電極１０４およびソース
・ドレイン拡散層１０５，１０６とで構成されるＭＯＳ
トランジスタが形成され、さらに、ソース・ドレイン拡
散層の引き出し電極として第１の配線層あるいは第２の
配線層が形成される。
にゲート絶縁膜１０３、ゲート電極１０４およびソース
・ドレイン拡散層１０５，１０６とで構成されるＭＯＳ
トランジスタが形成され、さらに、ソース・ドレイン拡
散層の引き出し電極として第１の配線層あるいは第２の
配線層が形成される。
【００１２】そして、近年の半導体集積回路装置では、
半導体素子間を接続するための配線層は４層あるいは５
層と多層化されると共に微細化されてきている。このよ
うな配線層の多層化は、特にロジック系の半導体集積回
路装置で顕著である。
半導体素子間を接続するための配線層は４層あるいは５
層と多層化されると共に微細化されてきている。このよ
うな配線層の多層化は、特にロジック系の半導体集積回
路装置で顕著である。
【００１３】また、半導体集積回路装置のカスタム製品
では、製品の受注から出荷までの工期を短縮することが
必須になる。そこで、例えばカスタムＲＯＭ製品では、
上記のＭＯＳトランジスタの多数個がシリコン基板上に
形成され準備されている。すなわちマスタウェーハが準
備されている。そして、受注があるとＲＯＭコードを決
めるための不純物導入あるいはコンタクト孔の形成等が
上記マスタウェーハになされる。そして、さらにこのマ
スタウェーハ上に配線層が形成されて所望の半導体集積
回路装置が形成される。
では、製品の受注から出荷までの工期を短縮することが
必須になる。そこで、例えばカスタムＲＯＭ製品では、
上記のＭＯＳトランジスタの多数個がシリコン基板上に
形成され準備されている。すなわちマスタウェーハが準
備されている。そして、受注があるとＲＯＭコードを決
めるための不純物導入あるいはコンタクト孔の形成等が
上記マスタウェーハになされる。そして、さらにこのマ
スタウェーハ上に配線層が形成されて所望の半導体集積
回路装置が形成される。
【００１４】また、ゲートアレイのようなカスタム製品
でも同様の方法が採られている。すなわち、ＭＯＳトラ
ンジスタで構成される基本ゲートが半導体チップに多数
個規則的に配列される。このようにしてマスタウェーハ
が予め形成される。ここで、この基本ゲートの配列の数
は、種々の用途を想定して設定されている。
でも同様の方法が採られている。すなわち、ＭＯＳトラ
ンジスタで構成される基本ゲートが半導体チップに多数
個規則的に配列される。このようにしてマスタウェーハ
が予め形成される。ここで、この基本ゲートの配列の数
は、種々の用途を想定して設定されている。
【００１５】そして、ゲートアレイの顧客の用途に応じ
て、マスタウェーハ上に配線層が形成され、基本ゲート
相互間はこの配線層で結線され、所望の論理回路を有す
る半導体集積回路装置が形成されるようになる。
て、マスタウェーハ上に配線層が形成され、基本ゲート
相互間はこの配線層で結線され、所望の論理回路を有す
る半導体集積回路装置が形成されるようになる。
【００１６】
【発明が解決しようとする課題】上述したように、従来
の半導体集積回路装置の製造方法では、同一のウェーハ
基板に半導体集積回路装置の搭載された半導体チップが
多数個形成される。しかし、配線層が多層化してくると
多層配線層の形成工程で不良が多発するようになってく
る。そして、半導体集積回路装置の製造歩留まりが低下
してくる。特に、配線層が微細化し多層化した半導体集
積回路装置の歩留まり低下は顕著となってきている。ま
た、半導体素子の製造工程までは良品となっていたウェ
ーハ基板も配線層の形成工程で不良品になってしまう。
このようにして、半導体集積回路装置の製造コストが高
くなってくる。
の半導体集積回路装置の製造方法では、同一のウェーハ
基板に半導体集積回路装置の搭載された半導体チップが
多数個形成される。しかし、配線層が多層化してくると
多層配線層の形成工程で不良が多発するようになってく
る。そして、半導体集積回路装置の製造歩留まりが低下
してくる。特に、配線層が微細化し多層化した半導体集
積回路装置の歩留まり低下は顕著となってきている。ま
た、半導体素子の製造工程までは良品となっていたウェ
ーハ基板も配線層の形成工程で不良品になってしまう。
このようにして、半導体集積回路装置の製造コストが高
くなってくる。
【００１７】また、上記のカスタム製品の技術では、予
めマスタウェーハ等が準備されている。そして、受注に
応じてこのマスタウェーハ上に配線層が形成されて、半
導体集積回路装置が完成する。そして、受注時点でマス
タウェーハの作製を始める製造方法に比べると、確かに
製品の出荷は早くなる。
めマスタウェーハ等が準備されている。そして、受注に
応じてこのマスタウェーハ上に配線層が形成されて、半
導体集積回路装置が完成する。そして、受注時点でマス
タウェーハの作製を始める製造方法に比べると、確かに
製品の出荷は早くなる。
【００１８】しかし、このような方法では、受注後に配
線層の形成がなされるので、受注後の前工程において、
最小限このための時間は必要になり、カスタム製品の納
期短縮に限界が生じるようになる。
線層の形成がなされるので、受注後の前工程において、
最小限このための時間は必要になり、カスタム製品の納
期短縮に限界が生じるようになる。
【００１９】本発明の目的は、半導体集積回路装置の製
造歩留まりを向上させると共に、カスタム製品の受注か
ら出荷までの工期を更に短縮できる半導体集積回路装置
の製造方法を提供することにある。
造歩留まりを向上させると共に、カスタム製品の受注か
ら出荷までの工期を更に短縮できる半導体集積回路装置
の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】このために、本発明の半
導体集積回路装置の製造方法は、半導体素子を有する半
導体ウェーハと配線層の形成された基板ウェーハ（配線
層ウェーハという）とを互いに位置合わせして張り合わ
せて、前記半導体ウェーハの半導体素子に前記配線層を
電気接続させる工程と、前記基板ウェーハを除去する工
程とを含む。
導体集積回路装置の製造方法は、半導体素子を有する半
導体ウェーハと配線層の形成された基板ウェーハ（配線
層ウェーハという）とを互いに位置合わせして張り合わ
せて、前記半導体ウェーハの半導体素子に前記配線層を
電気接続させる工程と、前記基板ウェーハを除去する工
程とを含む。
【００２１】このような半導体ウェーハは、半導体基板
上に配列して形成されたＭＯＳトランジスタと、全面を
被覆する層間絶縁膜と、前記ＭＯＳトランジスタのソー
ス・ドレイン拡散層およびゲート電極に達するコンタク
ト孔と、前記コンタクト孔に充填された導電体材とを有
し、前記層間絶縁膜と前記導電体材との表面は平坦化さ
れ、さらに、前記配線層ウェーハは配線層の特性計測を
通して良品として選別されている。
上に配列して形成されたＭＯＳトランジスタと、全面を
被覆する層間絶縁膜と、前記ＭＯＳトランジスタのソー
ス・ドレイン拡散層およびゲート電極に達するコンタク
ト孔と、前記コンタクト孔に充填された導電体材とを有
し、前記層間絶縁膜と前記導電体材との表面は平坦化さ
れ、さらに、前記配線層ウェーハは配線層の特性計測を
通して良品として選別されている。
【００２２】あるいは、カスタム製品の半導体集積回路
装置の製造方法であって、異種の配線構造を有し異なる
論理回路を構成する配線層ウェーハが予め複数種形成さ
れており、前記カスタム製品の論理構成に応じて前記半
導体ウェーハと前記配線層ウェーハとが張り合わされ
る。
装置の製造方法であって、異種の配線構造を有し異なる
論理回路を構成する配線層ウェーハが予め複数種形成さ
れており、前記カスタム製品の論理構成に応じて前記半
導体ウェーハと前記配線層ウェーハとが張り合わされ
る。
【００２３】そして、前記半導体ウェーハに形成された
コンタクト孔に充填される導電体材と前記配線層ウェー
ハに形成される最上層の配線層とが同一材料で構成さ
れ、前記導電体材と前記最上層の配線層とが接着され
る。
コンタクト孔に充填される導電体材と前記配線層ウェー
ハに形成される最上層の配線層とが同一材料で構成さ
れ、前記導電体材と前記最上層の配線層とが接着され
る。
【００２４】ここで、前記導電体材と前記最上層の配線
層とはアルミ金属で構成される。
層とはアルミ金属で構成される。
【００２５】あるいは、前記導電体材と前記最上層の配
線層とは高融点金属で構成されている。
線層とは高融点金属で構成されている。
【００２６】また、前記配線層ウェーハに形成される最
上層の配線層間に接着絶縁層が形成され、前記最上層の
配線層と前記接着絶縁層が平坦化され、前記半導体ウェ
ーハの層間絶縁膜と前記接着絶縁層とが接着される。
上層の配線層間に接着絶縁層が形成され、前記最上層の
配線層と前記接着絶縁層が平坦化され、前記半導体ウェ
ーハの層間絶縁膜と前記接着絶縁層とが接着される。
【００２７】ここで、前記接着絶縁層はスピン・オン・
ガラス膜で構成される。
ガラス膜で構成される。
【００２８】また、前記配線層ウェーハにおいて、基板
ウェーハ上にポリイミド膜が形成され、前記ポリイミド
膜上に配線層が形成され、前記基板ウェーハの除去は前
記ポリイミドのエッチング剥離を通してなされる。
ウェーハ上にポリイミド膜が形成され、前記ポリイミド
膜上に配線層が形成され、前記基板ウェーハの除去は前
記ポリイミドのエッチング剥離を通してなされる。
【００２９】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１乃至図６に基づいて説明する。ここで、図１は本
発明の基本概念を説明する図であり、図２乃至図６はそ
の具体的な製造方法を示すための製造工程順の断面図で
ある。
を図１乃至図６に基づいて説明する。ここで、図１は本
発明の基本概念を説明する図であり、図２乃至図６はそ
の具体的な製造方法を示すための製造工程順の断面図で
ある。
【００３０】図１に示すように、半導体集積回路装置の
ためのＣＭＯＳトランジスタ等の半導体素子が多数個形
成された下地ウェーハが形成される。そして、同様に配
線層が形成された配線層ウェーハが別に形成される。こ
こで、配線層ウェーハには、基板ウェーハ上に接着層が
形成され、この接着層上に配線層のみが形成される。な
お、配線層は第１の配線層、第２の配線層あるいは更に
多層の配線層で構成される。
ためのＣＭＯＳトランジスタ等の半導体素子が多数個形
成された下地ウェーハが形成される。そして、同様に配
線層が形成された配線層ウェーハが別に形成される。こ
こで、配線層ウェーハには、基板ウェーハ上に接着層が
形成され、この接着層上に配線層のみが形成される。な
お、配線層は第１の配線層、第２の配線層あるいは更に
多層の配線層で構成される。
【００３１】そして、それぞれ別々に形成された上記の
下地ウェーハと配線層ウェーハとが互いに張り合わさ
れ、半導体の集積回路装置ウェーハが形成される。ここ
で、この集積回路装置ウェーハには、半導体集積回路装
置の半導体チップが多数個形成されるようになる。最後
に、配線層ウェーハに用いられた基板ウェーハが除去さ
れる。このようにして、所定の半導体集積回路装置が完
成する。
下地ウェーハと配線層ウェーハとが互いに張り合わさ
れ、半導体の集積回路装置ウェーハが形成される。ここ
で、この集積回路装置ウェーハには、半導体集積回路装
置の半導体チップが多数個形成されるようになる。最後
に、配線層ウェーハに用いられた基板ウェーハが除去さ
れる。このようにして、所定の半導体集積回路装置が完
成する。
【００３２】次に、図２に基づいて本発明の下地ウェー
ハの形成方法について説明する。
ハの形成方法について説明する。
【００３３】図２（ａ）に示すように、導電型がＰ型の
シリコン基板１上に選択的に素子分離絶縁膜２が形成さ
れる。ここで、素子分離絶縁膜２はＬＯＣＯＳ等で形成
されるシリコン酸化膜である。そして、素子分離絶縁膜
２の形成されていないシリコン基板１の表面にゲート絶
縁膜３が形成される。ここで、ゲート絶縁膜３は膜厚の
薄いシリコン酸化膜である。
シリコン基板１上に選択的に素子分離絶縁膜２が形成さ
れる。ここで、素子分離絶縁膜２はＬＯＣＯＳ等で形成
されるシリコン酸化膜である。そして、素子分離絶縁膜
２の形成されていないシリコン基板１の表面にゲート絶
縁膜３が形成される。ここで、ゲート絶縁膜３は膜厚の
薄いシリコン酸化膜である。
【００３４】次に、図２（ｂ）に示すようにゲート絶縁
膜３上にゲート電極４が形成される。ここで、このゲー
ト電極４は高濃度のリン不純物を含有するポリシリコン
膜である。
膜３上にゲート電極４が形成される。ここで、このゲー
ト電極４は高濃度のリン不純物を含有するポリシリコン
膜である。
【００３５】そして、シリコン基板１の表面部に、ゲー
ト電極４と素子分離絶縁膜２とにセルフアラインにヒ素
不純物が導入され、ＮチャネルのＭＯＳトランジスタの
ソース・ドレイン拡散層５，６が形成される。
ト電極４と素子分離絶縁膜２とにセルフアラインにヒ素
不純物が導入され、ＮチャネルのＭＯＳトランジスタの
ソース・ドレイン拡散層５，６が形成される。
【００３６】次に、図２（ｃ）に示すように、素子分離
絶縁膜２、ゲート絶縁膜３、ゲート電極４、ソース・ド
レイン拡散層５，６等を被覆するように、第１の層間絶
縁膜７が形成される。そして、この第１の層間絶縁膜７
とゲート絶縁膜３を貫通しソース・ドレイン拡散層５,
６に達するコンタクト孔８が形成されるようになる。そ
して、このコンタクト孔８にコンタクトプラグ９，９ａ
が埋設される。
絶縁膜２、ゲート絶縁膜３、ゲート電極４、ソース・ド
レイン拡散層５，６等を被覆するように、第１の層間絶
縁膜７が形成される。そして、この第１の層間絶縁膜７
とゲート絶縁膜３を貫通しソース・ドレイン拡散層５,
６に達するコンタクト孔８が形成されるようになる。そ
して、このコンタクト孔８にコンタクトプラグ９，９ａ
が埋設される。
【００３７】ここで、第１の層間絶縁膜７は化学気相成
長（ＣＶＤ）法で堆積され、膜厚が８００ｎｍ程度のシ
リコン酸化膜である。また、このコンタクトプラグ９，
９ａは高濃度のリン不純物を含むポリシリコン、タング
ステン等の高融点金属あるいはアルミ金属等の導電体材
で構成され、ソース・ドレイン拡散層５および６と電気
接続される。
長（ＣＶＤ）法で堆積され、膜厚が８００ｎｍ程度のシ
リコン酸化膜である。また、このコンタクトプラグ９，
９ａは高濃度のリン不純物を含むポリシリコン、タング
ステン等の高融点金属あるいはアルミ金属等の導電体材
で構成され、ソース・ドレイン拡散層５および６と電気
接続される。
【００３８】そして、この第１の層間絶縁膜７およびコ
ンタクトプラグ９，９ａにおいては、化学的機械研磨
（ＣＭＰ）法でその表面が平坦化されている。
ンタクトプラグ９，９ａにおいては、化学的機械研磨
（ＣＭＰ）法でその表面が平坦化されている。
【００３９】以上のようにして、シリコン基板１上にゲ
ート絶縁膜３、ゲート電極４およびソース・ドレイン拡
散層５，６とで構成されるＮチャネル型のＭＯＳトラン
ジスタが形成され、さらに、ソース・ドレイン拡散層
５，６に接続するコンタクトプラグ９，９ａが形成さ
れ、下地ウェーハが形成される。
ート絶縁膜３、ゲート電極４およびソース・ドレイン拡
散層５，６とで構成されるＮチャネル型のＭＯＳトラン
ジスタが形成され、さらに、ソース・ドレイン拡散層
５，６に接続するコンタクトプラグ９，９ａが形成さ
れ、下地ウェーハが形成される。
【００４０】次に、図３と図４に基づいて本発明の配線
層ウェーハの形成方法について説明する。
層ウェーハの形成方法について説明する。
【００４１】図３（ａ）に示すように、シリコン基板１
１表面に接着層１２が形成される。ここで、この接着層
１２は膜厚が１μｍ程度のポリイミド膜である。
１表面に接着層１２が形成される。ここで、この接着層
１２は膜厚が１μｍ程度のポリイミド膜である。
【００４２】次に、図３（ｂ）に示すように接着層１２
上に第２の配線層１３，１４が形成される。ここで、第
２の配線層１３，１４は膜厚が１μｍ程度のアルミ金属
で構成されている。そして、この第２の配線層１３，１
４間には第３の層間絶縁膜１５が形成される。ここで、
第３の層間絶縁膜１５はＣＶＤ法で堆積されＣＭＰ法で
表面研磨されたシリコン酸化膜である。
上に第２の配線層１３，１４が形成される。ここで、第
２の配線層１３，１４は膜厚が１μｍ程度のアルミ金属
で構成されている。そして、この第２の配線層１３，１
４間には第３の層間絶縁膜１５が形成される。ここで、
第３の層間絶縁膜１５はＣＶＤ法で堆積されＣＭＰ法で
表面研磨されたシリコン酸化膜である。
【００４３】次に、図３（ｃ）に示すように第２の配線
層１３，１４および第３の層間絶縁膜１５を被覆するよ
うに、第２の層間絶縁膜１６が形成される。ここで、第
２の層間絶縁膜１６は膜厚が１μｍ程度のシリコン酸化
膜である。そして、この第２の層間絶縁膜１６を貫通し
第２の配線層１３に達するスルーホール１７が形成され
る。さらに、このスルーホール１７にスルーホールプラ
グ１８が充填される。ここで、このスルーホールプラグ
１８はアルミ金属であり、第２の配線層１３に電気接続
される。この第２の層間絶縁膜１６およびスルーホール
プラグ１８の表面は、ＣＭＰ法で完全に平坦化されてい
る。
層１３，１４および第３の層間絶縁膜１５を被覆するよ
うに、第２の層間絶縁膜１６が形成される。ここで、第
２の層間絶縁膜１６は膜厚が１μｍ程度のシリコン酸化
膜である。そして、この第２の層間絶縁膜１６を貫通し
第２の配線層１３に達するスルーホール１７が形成され
る。さらに、このスルーホール１７にスルーホールプラ
グ１８が充填される。ここで、このスルーホールプラグ
１８はアルミ金属であり、第２の配線層１３に電気接続
される。この第２の層間絶縁膜１６およびスルーホール
プラグ１８の表面は、ＣＭＰ法で完全に平坦化されてい
る。
【００４４】次に、図４に示すように第２の層間絶縁膜
１６上に第１の配線層１９，２０が配設される。ここ
で、この第１の配線層１９，２０は膜厚５００ｎｍ程度
のアルミ金属で構成されている。そして第１の配線層２
０はスルーホールプラグ１８に電気接続している。
１６上に第１の配線層１９，２０が配設される。ここ
で、この第１の配線層１９，２０は膜厚５００ｎｍ程度
のアルミ金属で構成されている。そして第１の配線層２
０はスルーホールプラグ１８に電気接続している。
【００４５】また、第１の配線層１９，２０間には接着
絶縁層２１が充填されている。ここで、接着絶縁層２１
は塗布法と熱処理とにより形成されるＳＯＧ（スピン・
オン・ガラス）膜で構成される。そして、この第１の配
線層１９，２０と接着絶縁層２１の表面はＣＭＰ法で完
全に平坦化されている。
絶縁層２１が充填されている。ここで、接着絶縁層２１
は塗布法と熱処理とにより形成されるＳＯＧ（スピン・
オン・ガラス）膜で構成される。そして、この第１の配
線層１９，２０と接着絶縁層２１の表面はＣＭＰ法で完
全に平坦化されている。
【００４６】以上のようにして、シリコン基板１１上に
接着層１２を介して配線層が形成される。すなわち、接
着層１２上に第２の配線層１３，１４、第３の層間絶縁
膜１５、第２の層間絶縁膜１６、スルーホールプラグ１
８、第１の配線層１９，２０および接着絶縁層２１が平
坦に形成された配線層ウェーハが形成される。
接着層１２を介して配線層が形成される。すなわち、接
着層１２上に第２の配線層１３，１４、第３の層間絶縁
膜１５、第２の層間絶縁膜１６、スルーホールプラグ１
８、第１の配線層１９，２０および接着絶縁層２１が平
坦に形成された配線層ウェーハが形成される。
【００４７】このようにして完成した配線層ウェーハの
配線系の断線あるいは短絡等が計測検査され、良品とな
る配線層ウェーハが選別される。ここで、例えば８０％
以上の良品チップを有する配線層ウェーハが良品の配線
層ウェーハとされる。
配線系の断線あるいは短絡等が計測検査され、良品とな
る配線層ウェーハが選別される。ここで、例えば８０％
以上の良品チップを有する配線層ウェーハが良品の配線
層ウェーハとされる。
【００４８】次に、図５に示すように、上述した下地ウ
ェーハと良品の配線層ウェーハとが互いに張り合わされ
る。図５では、下地ウェーハの表面が上にされ、配線層
ウェーハが下にされて張り合わされている。
ェーハと良品の配線層ウェーハとが互いに張り合わされ
る。図５では、下地ウェーハの表面が上にされ、配線層
ウェーハが下にされて張り合わされている。
【００４９】ここで、下地ウェーハと配線層ウェーハと
の張り合わせについて具体的に説明する。シリコン基板
１の上部に形成された第１の層間絶縁膜７はシリコン酸
化膜である。そして、コンタクトプラグ９，９ａはアル
ミ金属で構成されている。
の張り合わせについて具体的に説明する。シリコン基板
１の上部に形成された第１の層間絶縁膜７はシリコン酸
化膜である。そして、コンタクトプラグ９，９ａはアル
ミ金属で構成されている。
【００５０】また、シリコン基板１１を基板ウェーハと
して形成された第１の配線層はアルミ金属で構成されて
いる。
して形成された第１の配線層はアルミ金属で構成されて
いる。
【００５１】このような下地ウェーハ上に配線層ウェー
ハが裏返しに張り合わされる。この張り合わせにおい
て、コンタクトプラグ９と第１の配線層１９とが接続さ
れ、同様にコンタクトプラグ９ａと第１の配線層２０と
が接続されるように、赤外光を通してこれらのウェーハ
の位置合わせがなされる。そして、窒素雰囲気中あるい
は真空中で熱処理がなされ、上記のコンタクトプラグと
第１の配線層とが強固に接着するようになる。ここで、
上記の熱処理の温度は１００℃〜４００℃に設定され
る。
ハが裏返しに張り合わされる。この張り合わせにおい
て、コンタクトプラグ９と第１の配線層１９とが接続さ
れ、同様にコンタクトプラグ９ａと第１の配線層２０と
が接続されるように、赤外光を通してこれらのウェーハ
の位置合わせがなされる。そして、窒素雰囲気中あるい
は真空中で熱処理がなされ、上記のコンタクトプラグと
第１の配線層とが強固に接着するようになる。ここで、
上記の熱処理の温度は１００℃〜４００℃に設定され
る。
【００５２】また、この張り合わせにおいて、コンタク
トプラグ９，９ａがタングステンで構成され、第１の配
線層がタングステンで構成されている場合も、上記と同
様にしてウェーハの張り合わせが行われる。但し、この
場合には、上記の熱処理の温度は３００℃〜４００℃に
設定される。このようにアルミ金属の場合より高い温度
でコンタクトプラグと第１の配線層とが強固に接着する
ようになる。
トプラグ９，９ａがタングステンで構成され、第１の配
線層がタングステンで構成されている場合も、上記と同
様にしてウェーハの張り合わせが行われる。但し、この
場合には、上記の熱処理の温度は３００℃〜４００℃に
設定される。このようにアルミ金属の場合より高い温度
でコンタクトプラグと第１の配線層とが強固に接着する
ようになる。
【００５３】以上の方法では、コンタクトプラグと第１
の配線層に用いられた導電体材が同一であり、これらの
導電体材の接着で下地ウェーハと配線層ウェーハとが張
り合わされることになる。
の配線層に用いられた導電体材が同一であり、これらの
導電体材の接着で下地ウェーハと配線層ウェーハとが張
り合わされることになる。
【００５４】しかし、コンタクトプラグと第１の配線層
に用いられる導電体材が異種の場合には、例えば、窒化
チタンとアルミ金属とがそれぞれ用いられる場合には、
上記のような強固な接着は難しくなる。そこで、このよ
うな場合には、接着絶縁層２１と第１の層間絶縁膜７と
の接着で下地ウェーハと配線層ウェーハとが張り合わさ
れることになる。このような場合では、上記の熱処理の
温度は４００℃〜４５０℃に設定される。そして、コン
タクトプラグ９と第１の配線層１９との接続およびコン
タクトプラグ９ａと第１の配線層２０との電気接続はな
される。
に用いられる導電体材が異種の場合には、例えば、窒化
チタンとアルミ金属とがそれぞれ用いられる場合には、
上記のような強固な接着は難しくなる。そこで、このよ
うな場合には、接着絶縁層２１と第１の層間絶縁膜７と
の接着で下地ウェーハと配線層ウェーハとが張り合わさ
れることになる。このような場合では、上記の熱処理の
温度は４００℃〜４５０℃に設定される。そして、コン
タクトプラグ９と第１の配線層１９との接続およびコン
タクトプラグ９ａと第１の配線層２０との電気接続はな
される。
【００５５】なお、このような下地ウェーハと配線層ウ
ェーハとの張り合わせで重要となることは、互いの接着
面すなわち第１の層間絶縁膜７、コンタクトプラグ９，
９ａ、第１の配線層１９，２０および接着絶縁層２１が
完全に平坦化されていることである。
ェーハとの張り合わせで重要となることは、互いの接着
面すなわち第１の層間絶縁膜７、コンタクトプラグ９，
９ａ、第１の配線層１９，２０および接着絶縁層２１が
完全に平坦化されていることである。
【００５６】以上に説明したようにして、下地ウェーハ
と配線層ウェーハとが張り合わさた後、接着層１２が薬
液中で除去され同時にシリコン基板１１が取り除かれ
る。そして、このシリコン基板１１は配線層ウェーハの
基板ウェーハとして再利用される。
と配線層ウェーハとが張り合わさた後、接着層１２が薬
液中で除去され同時にシリコン基板１１が取り除かれ
る。そして、このシリコン基板１１は配線層ウェーハの
基板ウェーハとして再利用される。
【００５７】このようにして、図６に示すように、従来
の技術で説明したのと同様な半導体集積回路装置ができ
あがる。すなわち、選択的に素子分離絶縁膜２の設けら
れたシリコン基板１上にゲート絶縁膜３、ゲート電極４
およびソース・ドレイン拡散層５，６とで構成されるＭ
ＯＳトランジスタが形成され、さらに、ソース・ドレイ
ン拡散層の引き出し電極として第１の配線層１９，２０
あるいは第２の配線層１３，１４が形成される。ここ
で、ソース・ドレイン拡散層５，６と第１の配線層１
９，２０とはコンタクトプラグ９，９ａで電気接続され
る。また、第１の配線層２０と第２の配線層１３とはス
ルーホールプラグ１８で電気接続される。
の技術で説明したのと同様な半導体集積回路装置ができ
あがる。すなわち、選択的に素子分離絶縁膜２の設けら
れたシリコン基板１上にゲート絶縁膜３、ゲート電極４
およびソース・ドレイン拡散層５，６とで構成されるＭ
ＯＳトランジスタが形成され、さらに、ソース・ドレイ
ン拡散層の引き出し電極として第１の配線層１９，２０
あるいは第２の配線層１３，１４が形成される。ここ
で、ソース・ドレイン拡散層５，６と第１の配線層１
９，２０とはコンタクトプラグ９，９ａで電気接続され
る。また、第１の配線層２０と第２の配線層１３とはス
ルーホールプラグ１８で電気接続される。
【００５８】以上に説明したように、半導体集積回路装
置は、半導体素子の形成された下地ウェーハと別に配線
層の形成された配線層ウェーハとが張り合わされて形成
される。ここで、配線層ウェーハの配線系の断線あるい
は短絡等が計測検査され、良品となる配線層ウェーハの
みが使用される。
置は、半導体素子の形成された下地ウェーハと別に配線
層の形成された配線層ウェーハとが張り合わされて形成
される。ここで、配線層ウェーハの配線系の断線あるい
は短絡等が計測検査され、良品となる配線層ウェーハの
みが使用される。
【００５９】このような方法により、従来の半導体集積
回路装置の製造方法で生じていた多層配線層の形成工程
での不良の多発は大幅に低減される。また、半導体素子
の製造工程までは良品となっていたウェーハ基板が配線
層の形成工程で不良品になってしまことも回避される。
このようにして、半導体集積回路装置の製造コスト低減
が容易になる。
回路装置の製造方法で生じていた多層配線層の形成工程
での不良の多発は大幅に低減される。また、半導体素子
の製造工程までは良品となっていたウェーハ基板が配線
層の形成工程で不良品になってしまことも回避される。
このようにして、半導体集積回路装置の製造コスト低減
が容易になる。
【００６０】次に、本発明の第２の実施の形態を図７に
基づいて説明する。ここで、図７は本発明を半導体集積
回路装置のカスタム品に適用する場合の基本概念を説明
する図である。以下、その具体的な製造方法は第１の実
施の形態で説明したのと同一であるので省略する。
基づいて説明する。ここで、図７は本発明を半導体集積
回路装置のカスタム品に適用する場合の基本概念を説明
する図である。以下、その具体的な製造方法は第１の実
施の形態で説明したのと同一であるので省略する。
【００６１】図７に示すように、例えばカスタムＲＯＭ
製品のためのＣＭＯＳトランジスタが多数個形成された
マスタウェーハが形成される。あるいは、ゲートアレイ
のようなカスタム製品のためのＭＯＳトランジスタで構
成される基本ゲートが半導体チップに多数個規則的に配
列されたマスタウェーハが形成される。
製品のためのＣＭＯＳトランジスタが多数個形成された
マスタウェーハが形成される。あるいは、ゲートアレイ
のようなカスタム製品のためのＭＯＳトランジスタで構
成される基本ゲートが半導体チップに多数個規則的に配
列されたマスタウェーハが形成される。
【００６２】そして、別に、配線層ウェーハが形成され
る。ここで、配線層ウェーハには、第１の実施の形態で
説明したように、基板ウェーハ上に接着層が形成され、
この接着層上に配線層のみが形成されている。ここで、
配線層は第１の配線層、第２の配線層あるいは更に多層
の配線層で構成される。しかし、この第２の実施の形態
では、論理構成にあわせて種々の配線層ウェーハが形成
されている。すなわち、第１種配線層ウェーハ、第２種
配線層ウェーハ、・・・第ｎ種配線層ウェーハが形成さ
れる。ここで、これらの配線層ウェーハの配線系の断線
あるいは短絡等が計測検査されるとよい。
る。ここで、配線層ウェーハには、第１の実施の形態で
説明したように、基板ウェーハ上に接着層が形成され、
この接着層上に配線層のみが形成されている。ここで、
配線層は第１の配線層、第２の配線層あるいは更に多層
の配線層で構成される。しかし、この第２の実施の形態
では、論理構成にあわせて種々の配線層ウェーハが形成
されている。すなわち、第１種配線層ウェーハ、第２種
配線層ウェーハ、・・・第ｎ種配線層ウェーハが形成さ
れる。ここで、これらの配線層ウェーハの配線系の断線
あるいは短絡等が計測検査されるとよい。
【００６３】ここで、カスタムＲＯＭ製品の受注がある
と、所定のマスタウェーハと所定の配線層ウェーハ例え
ば第１種配線層ウェーハとが選択される。そして、これ
らのウェーハが、第１の実施の形態で説明したと同様に
位置合わせされ、互いに張り合わせされる。そして、必
要なＲＯＭコードを有する集積回路装置ウェーハが形成
される。ここで、この集積回路装置ウェーハには、カス
タムＲＯＭ製品となる半導体集積回路装置の半導体チッ
プが多数個形成されるようになる。
と、所定のマスタウェーハと所定の配線層ウェーハ例え
ば第１種配線層ウェーハとが選択される。そして、これ
らのウェーハが、第１の実施の形態で説明したと同様に
位置合わせされ、互いに張り合わせされる。そして、必
要なＲＯＭコードを有する集積回路装置ウェーハが形成
される。ここで、この集積回路装置ウェーハには、カス
タムＲＯＭ製品となる半導体集積回路装置の半導体チッ
プが多数個形成されるようになる。
【００６４】また、ゲートアレイのようなカスタム製品
でも同様の方法が採られている。すなわち、ゲートアレ
イ製品の受注があると、所定のマスタウェーハと所定の
配線層ウェーハ例えば第２種配線層ウェーハとが選択さ
れる。そして、これらのウェーハが、第１の実施の形態
で説明したと同様に位置合わせされ、互いに張り合わせ
される。そして、顧客対応の論理回路を有する集積回路
装置ウェーハが形成される。ここで、この集積回路装置
ウェーハには、ゲートアレイ製品となる半導体集積回路
装置の半導体チップが多数個形成されるようになる。
でも同様の方法が採られている。すなわち、ゲートアレ
イ製品の受注があると、所定のマスタウェーハと所定の
配線層ウェーハ例えば第２種配線層ウェーハとが選択さ
れる。そして、これらのウェーハが、第１の実施の形態
で説明したと同様に位置合わせされ、互いに張り合わせ
される。そして、顧客対応の論理回路を有する集積回路
装置ウェーハが形成される。ここで、この集積回路装置
ウェーハには、ゲートアレイ製品となる半導体集積回路
装置の半導体チップが多数個形成されるようになる。
【００６５】このように本発明では、種々の用途を想定
しマスタウェーハと各種配線層ウェーハとを予め形成し
ておくことができる。そして、カスタム製品の受注があ
ると、所定のマスタウェーハと所定の配線層ウェーハと
が選択され、これらが張り合わせされて半導体集積回路
装置が完成する。この場合には、カスタム製品の受注か
ら出荷までの工程で前工程と呼ばれる工程はこの張り合
わせ工程のみになる。このため、従来の工程に比べると
大幅に短縮されるようになる。
しマスタウェーハと各種配線層ウェーハとを予め形成し
ておくことができる。そして、カスタム製品の受注があ
ると、所定のマスタウェーハと所定の配線層ウェーハと
が選択され、これらが張り合わせされて半導体集積回路
装置が完成する。この場合には、カスタム製品の受注か
ら出荷までの工程で前工程と呼ばれる工程はこの張り合
わせ工程のみになる。このため、従来の工程に比べると
大幅に短縮されるようになる。
【００６６】以上の実施の形態では、配線層ウェーハが
シリコン基板に形成される場合について説明されてい
る。この配線層ウェーハの基板ウェーハとしてはその他
ガラス基板のような絶縁基板あるいは導電体基板でも同
様に使用できる。
シリコン基板に形成される場合について説明されてい
る。この配線層ウェーハの基板ウェーハとしてはその他
ガラス基板のような絶縁基板あるいは導電体基板でも同
様に使用できる。
【００６７】
【発明の効果】以上に説明したように、本発明の製造方
法では、半導体集積回路装置は、半導体素子の形成され
たウェーハと別に配線層の形成されたウェーハとが張り
合わされて形成される。
法では、半導体集積回路装置は、半導体素子の形成され
たウェーハと別に配線層の形成されたウェーハとが張り
合わされて形成される。
【００６８】このために、従来の半導体集積回路装置の
製造方法で生じていた多層配線層の形成工程での不良の
多発は大幅に低減される。また、半導体素子の製造工程
までは良品となっていたウェーハ基板が配線層の形成工
程で不良品になってしまことも回避される。そして、半
導体集積回路装置の製造コスト低減が容易になる。
製造方法で生じていた多層配線層の形成工程での不良の
多発は大幅に低減される。また、半導体素子の製造工程
までは良品となっていたウェーハ基板が配線層の形成工
程で不良品になってしまことも回避される。そして、半
導体集積回路装置の製造コスト低減が容易になる。
【００６９】また、本発明の方法がカスタム製品に適用
されると、カスタム製品の受注から出荷までの工程が大
幅に短縮される。
されると、カスタム製品の受注から出荷までの工程が大
幅に短縮される。
【００７０】このように、本発明の半導体集積回路装置
の製造方法は、微細な多層配線を有する半導体集積回路
装置を低コストで製造できるようにする。また、受注か
ら納品までの期間を大幅に縮減し多品種のカスタム製品
への対応を容易にする。
の製造方法は、微細な多層配線を有する半導体集積回路
装置を低コストで製造できるようにする。また、受注か
ら納品までの期間を大幅に縮減し多品種のカスタム製品
への対応を容易にする。
【図１】本発明の第１の実施の形態を説明するためのフ
ロー図である。
ロー図である。
【図２】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図３】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図４】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図５】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図６】本発明の第１の実施の形態を説明するための工
程順の断面図である。
程順の断面図である。
【図７】本発明の第１の実施の形態を説明するためのフ
ロー図である。
ロー図である。
【図８】従来の技術を説明するするための工程順の断面
図である。
図である。
【図９】従来の技術を説明するするための工程順の断面
図である。
図である。
１，１１，１０１ シリコン基板 ２，１０２ 素子分離絶縁膜 ３，１０３ ゲート絶縁膜 ４，１０４ ゲート電極 ５，６，１０５，１０６ ソース・ドレイン拡散層 ７，１０７ 第１の層間絶縁膜 ８，１０８ コンタクト孔 ９，９ａ，１０９ コンタクトプラグ １２ 接着層 １３，１４，１１５，１１６ 第２の配線層 １５ 第３の層間絶縁膜 １６，１１２ 第２の層間絶縁膜 １７，１１３ スルーホール １８，１１４ スルーホールプラグ １９，２０，１１０，１１１ 第１の配線層 ２１ 接着絶縁層
Claims (9)
- 【請求項１】 半導体素子を有する半導体ウェーハと配
線層の形成された基板ウェーハ（配線層ウェーハとい
う）とを互いに位置合わせして張り合わせ、前記半導体
ウェーハの半導体素子に前記配線層を電気接続させる工
程と、前記基板ウェーハを除去する工程とを含むことを
特徴とする半導体集積回路装置の製造方法。 - 【請求項２】 前記半導体ウェーハは、半導体基板上に
配列して形成された絶縁ゲート電界効果トランジスタ
と、全面を被覆する層間絶縁膜と、前記絶縁ゲート電界
効果トランジスタのソース・ドレイン拡散層およびゲー
ト電極に達するコンタクト孔と、前記コンタクト孔に充
填された導電体材とを有し、前記層間絶縁膜と前記導電
体材との表面は平坦化され、さらに、前記配線層ウェー
ハは配線層の特性計測を通して良品として選別されてい
ることを特徴とする請求項１記載の半導体集積回路装置
の製造方法。 - 【請求項３】 カスタム製品の半導体集積回路装置の製
造方法であって、異種の配線構造を有し異なる論理回路
を構成する配線層ウェーハが予め複数種形成されてお
り、前記カスタム製品の論理構成に応じて前記半導体ウ
ェーハと前記配線層ウェーハとが張り合わされることを
特徴とする請求項１または請求項２記載の半導体集積回
路装置の製造方法。 - 【請求項４】 前記半導体ウェーハに形成されたコンタ
クト孔に充填される導電体材と前記配線層ウェーハに形
成される最上層の配線層とが同一材料で構成され、前記
導電体材と前記最上層の配線層とが接着されることを特
徴とする請求項２または請求項３記載の半導体集積回路
装置の製造方法。 - 【請求項５】 前記導電体材と前記最上層の配線層とが
アルミ金属で構成されていることを特徴とする請求項４
記載の半導体集積回路装置の製造方法。 - 【請求項６】 前記導電体材と前記最上層の配線層とが
高融点金属で構成されていることを特徴とする請求項４
記載の半導体集積回路装置の製造方法。 - 【請求項７】 前記配線層ウェーハに形成される最上層
の配線層間に接着絶縁層が形成され、前記最上層の配線
層と前記接着絶縁層が平坦化され、前記半導体ウェーハ
の層間絶縁膜と前記接着絶縁層とが接着されることを特
徴とする請求項２または請求項３記載の半導体集積回路
装置の製造方法。 - 【請求項８】 前記接着絶縁層がスピン・オン・ガラス
膜で構成されていることを特徴とする請求項７記載の半
導体集積回路装置の製造方法。 - 【請求項９】 前記配線層ウェーハにおいて、基板ウェ
ーハ上にポリイミド膜が形成され、前記ポリイミド膜上
に配線層が形成され、前記基板ウェーハの除去は前記ポ
リイミドのエッチング剥離を通してなされることを特徴
とする請求項１から請求項８のうち１つの請求項に記載
の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028057A JPH10223636A (ja) | 1997-02-12 | 1997-02-12 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028057A JPH10223636A (ja) | 1997-02-12 | 1997-02-12 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223636A true JPH10223636A (ja) | 1998-08-21 |
Family
ID=12238140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9028057A Pending JPH10223636A (ja) | 1997-02-12 | 1997-02-12 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223636A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082367A1 (fr) * | 2000-04-20 | 2001-11-01 | Hitachi, Ltd. | Circuit integre et procede de fabrication |
| JP2003023071A (ja) * | 2001-07-05 | 2003-01-24 | Sony Corp | 半導体装置製造方法および半導体装置 |
| JP2003524886A (ja) * | 1999-10-01 | 2003-08-19 | ジプトロニクス・インコーポレイテッド | ３次元デバイスの集積化方法および集積デバイス |
| JP2003528466A (ja) * | 2000-03-22 | 2003-09-24 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| KR100438163B1 (ko) * | 2000-07-05 | 2004-07-01 | 가부시끼가이샤 도시바 | 반도체 장치 및 그의 제조방법 |
| US6928145B2 (en) | 2000-02-01 | 2005-08-09 | Canon Kabushiki Kaisha | Radiographic apparatus |
| WO2007015507A1 (ja) * | 2005-08-02 | 2007-02-08 | Osaka University | 電子回路装置とその製造方法 |
| JP2009188400A (ja) * | 2008-02-01 | 2009-08-20 | Promos Technologies Inc | 積層構造を有する半導体素子及び該半導体素子の製造方法 |
| JP2015164190A (ja) * | 2003-02-07 | 2015-09-10 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| JP2020120086A (ja) * | 2019-01-28 | 2020-08-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
1997
- 1997-02-12 JP JP9028057A patent/JPH10223636A/ja active Pending
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10366962B2 (en) | 1999-10-01 | 2019-07-30 | Invensas Bonding Technologies, Inc. | Three dimensional device integration method and integrated device |
| JP2003524886A (ja) * | 1999-10-01 | 2003-08-19 | ジプトロニクス・インコーポレイテッド | ３次元デバイスの集積化方法および集積デバイス |
| US9564414B2 (en) | 1999-10-01 | 2017-02-07 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US9431368B2 (en) | 1999-10-01 | 2016-08-30 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6928145B2 (en) | 2000-02-01 | 2005-08-09 | Canon Kabushiki Kaisha | Radiographic apparatus |
| JP2003528466A (ja) * | 2000-03-22 | 2003-09-24 | ジプトロニクス・インコーポレイテッド | 三次元デバイスの一体化方法および一体化されたデバイス |
| WO2001082367A1 (fr) * | 2000-04-20 | 2001-11-01 | Hitachi, Ltd. | Circuit integre et procede de fabrication |
| US6989600B2 (en) | 2000-04-20 | 2006-01-24 | Renesas Technology Corporation | Integrated circuit device having reduced substrate size and a method for manufacturing the same |
| KR100438163B1 (ko) * | 2000-07-05 | 2004-07-01 | 가부시끼가이샤 도시바 | 반도체 장치 및 그의 제조방법 |
| JP2003023071A (ja) * | 2001-07-05 | 2003-01-24 | Sony Corp | 半導体装置製造方法および半導体装置 |
| JP2015164190A (ja) * | 2003-02-07 | 2015-09-10 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
| US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
| US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
| WO2007015507A1 (ja) * | 2005-08-02 | 2007-02-08 | Osaka University | 電子回路装置とその製造方法 |
| US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
| US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
| JP2009188400A (ja) * | 2008-02-01 | 2009-08-20 | Promos Technologies Inc | 積層構造を有する半導体素子及び該半導体素子の製造方法 |
| US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| JP2020120086A (ja) * | 2019-01-28 | 2020-08-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223636A (ja) | 半導体集積回路装置の製造方法 | |
| US5514613A (en) | Parallel manufacturing of semiconductor devices and the resulting structure | |
| US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
| US8129830B2 (en) | Electronic component package and method of manufacturing the same, and electronic component device | |
| US10867969B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| JPH08204123A (ja) | ３次元集積回路の製造方法 | |
| JPH08213548A (ja) | ３次元集積回路の製造方法 | |
| JPS6130059A (ja) | 半導体装置の製造方法 | |
| US20210020596A1 (en) | Chip Structure, Wafer Structure And Method For Manufacturing The Same | |
| JP2002319658A (ja) | 半導体装置 | |
| US6960492B1 (en) | Semiconductor device having multilayer wiring and manufacturing method therefor | |
| JPH05267563A (ja) | 半導体装置およびその製造方法 | |
| TWI760831B (zh) | 半導體裝置及其製造方法 | |
| US20050101117A1 (en) | Semiconductor device with multi-layered wiring arrangement including reinforcing patterns, and production method for manufacturing such semiconductor device | |
| US20070065964A1 (en) | Integrated passive devices | |
| US6242337B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7768004B2 (en) | Semiconductor device including chips with electrically-isolated test elements and its manufacturing method | |
| CN1063580C (zh) | 制造具有多层互连的半导体器件的方法 | |
| US20240170350A1 (en) | Semiconductor device structure with bonding pad and method for forming the same | |
| US20210043545A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW201913839A (zh) | 耐電弧止裂 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPH0878622A (ja) | 半導体装置の製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPH11284066A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000307 |