JP2017517888A - 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法 - Google Patents

冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法 Download PDF

Info

Publication number
JP2017517888A
JP2017517888A JP2016569053A JP2016569053A JP2017517888A JP 2017517888 A JP2017517888 A JP 2017517888A JP 2016569053 A JP2016569053 A JP 2016569053A JP 2016569053 A JP2016569053 A JP 2016569053A JP 2017517888 A JP2017517888 A JP 2017517888A
Authority
JP
Japan
Prior art keywords
conductive
semiconductor die
trace
redundant electrical
electrical connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016569053A
Other languages
English (en)
Other versions
JP6373411B2 (ja
Inventor
チャンドル，アニルクマール
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2017517888A publication Critical patent/JP2017517888A/ja
Application granted granted Critical
Publication of JP6373411B2 publication Critical patent/JP6373411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83487—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本明細書では、冗長電気コネクタを有する相互接続構造を有する半導体ダイアセンブリが開示される。一実施形態においては、半導体ダイアセンブリは、第一の半導体ダイと、第二の半導体ダイと、第一および第二の半導体ダイの間の相互接続構造とを含む。相互接続構造は、第一の半導体ダイに結合された第一の導電性膜と、第二の半導体ダイに結合された第二の導電性膜とを含む。相互接続構造は、第一および第二の導電性膜の間に延び、第一の導電性膜を介して互いに電気的に結合された複数の冗長電気コネクタをさらに含む。【選択図】図１

Description

開示された実施形態は、半導体ダイアセンブリ内の積層された半導体ダイ間に形成される相互接続構造に関する。幾つかの実施形態においては、本技術は、冗長導電性電気コネクタを有する相互接続構造に関する。
メモリチップ、マイクロプロセッサチップおよびイメージャチップを含むパッケージ化された半導体ダイは、基板上に取り付けられ、プラスチック保護カバー内に収容された半導体ダイを、一般的に含む。ダイは、メモリセル、プロセッサ回路およびイメージャデバイスなどの機能的フィーチャだけでなく、この機能的フィーチャに電気的に接続されたボンドパッドも含む。ボンドパッドは、外部回路にダイを接続できるように、保護カバーの外部の端子に電気的に接続することが出来る。
幾つかのダイパッケージ内で、半導体ダイは、隣接するダイ間に配置された相互接続によって、互いに、積層され、電気的に接続されることが出来る。相互接続は、金属はんだで、隣接するダイのボンドパッドに接続することが出来る。しかしながら、金属はんだ接合による一つの課題は、相互接続および／またはボンドパッドに金属はんだが常に適切に接合するとは限らないということである。その結果として、相互接続は開回路（オープンサーキット）となることがあり、それによってダイパッケージが適切に機能しない原因と成り得る。これが、次は、製造中のプロセス収率を減少させ得る。
本技術の一実施形態により構成される半導体ダイアセンブリの断面図である。 本技術の一実施形態により構成される相互接続構造を含む半導体デバイスの拡大断面図である。 製造中に生じ得るはんだ接合の、特定の故障モードを図示する断面図である。 本技術の別の実施形態により構成される相互接続構造を示す上面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の選択された実施形態による、相互接続構造を製造するための方法の様々な段階における半導体デバイスを図示する断面図である。 本技術の実施形態により構成される半導体ダイアセンブリを含むシステムの概略図である。
冗長電気コネクタを有する相互接続構造を有する積層半導体ダイアセンブリと、それに関連するシステムおよび方法の幾つかの実施形態の具体的な詳細事項が以下に記述される。“半導体デバイス”および“半導体ダイ”という語は、論理デバイス、メモリデバイスまたは他の半導体回路、コンポーネントなどの半導体材料を含むソリッドステートデバイスを一般的に指す。また、“半導体デバイス”および“半導体ダイ”という語は、完成したデバイスを指すことが出来、または完成したデバイスになる前の様々な処理段階におけるアセンブリもしくは他の構造を指すことが出来る。それが用いられる状況に応じて、“基板”という語は、ウェーハレベルの基板または単一化されたダイレベルの基板を指すことが出来る。本明細書に記述された方法の適切なステップが、ウェーハレベルまたはダイレベルにて実行されることが出来ることを当業者は理解するだろう。さらに、文脈がそうでないと示さない限りにおいて、本明細書に開示された構造は、従来の半導体製造技術を用いて形成されることが出来る。材料は、例えば、化学蒸着、物理蒸着、原子層堆積、スピンコーティングおよび／または他の適切な技術を用いて堆積されることが出来る。同様に、材料は、例えば、プラズマエッチング、ウェットエッチング、化学機械平坦化、または他の適切な技術を用いて除去されることが出来る。本技術はさらなる実施形態を有することが出来ることと、本技術は図１−図５を参照して以下に記述される実施形態の詳細事項のうちの幾つかがなくても実行され得ることを当業者はまた理解するだろう。
本明細書で用いられるように、“垂直方向（ｖｅｒｔｉｃａｌ）”“横方向（ｌａｔｅｒａｌ）”“より上（ｕｐｐｅｒ）”“より下（ｌｏｗｅｒ）”という語は、図面に示された方向から見て、半導体ダイアセンブリにおけるフィーチャの相対的な方向または位置を指すことが出来る。例えば、“より上（ｕｐｐｅｒ）”または“最上（ｕｐｐｅｒｍｏｓｔ）”とは、他のフィーチャよりもページの上部により近く配置されたフィーチャを指すことが出来る。しかしながら、これらの用語は、他の方向を有する半導体デバイスを含むように広く解釈されるべきである。
図１は、本技術の一実施形態により構成される半導体ダイアセンブリ１００（“アセンブリ１００”）の断面図である。アセンブリ１００は、第二の半導体ダイ１０２ｂによって支持された第一の半導体ダイ１０２ａの積層（まとめて“半導体ダイ１０２”）を含む。次に、第二の半導体ダイ１０２ｂは、インターポーザ１２０によって支持される。インターポーザ１２０は、例えば、半導体ダイ、誘電体スペーサ、および／または、インターポーザ１２０とパッケージ基板１２５との間に接続されたビア、金属トレースなどの電気コネクタ（図示せず）を有する別の適切な基板、を含むことが出来る。パッケージ基板１２５は、例えば、インターポーザ、プリント回路基板、別の論理ダイ、または、パッケージ接触部１２７（例えば、ボンドパッド）と、外部回路（図示せず）にアセンブリ１００を電気的に結合する電気コネクタ１２８（例えば、はんだボール）とに接続された別の適切な基板を含むことが出来る。幾つかの実施形態においては、パッケージ基板１２５および／またはインターポーザ１２０は、異なるように構成することが出来る。例えば、幾つかの実施形態においては、インターポーザ１２０は、省略することが出来、第二の半導体ダイ１０２ｂは、パッケージ基板１２５に直接接続することが出来る。
アセンブリ１００は、熱伝導性ケーシング１１０（“ケーシング１１０”）をさらに含むことが出来る。ケーシング１１０は、キャップ部分１１２と、キャップ部分１１２に取り付けられるか、またはキャップ部分１１２と一体化して形成される壁部分１１３とを含むことが出来る。キャップ部分１１２は、第一の接合材料１１４ａ（例えば、接着剤）によって、最上部の第一の半導体ダイ１０２ａに取り付けることが出来る。壁部分１１３は、キャップ部分１１２から垂直方向に延び、第二の接合材料１１４ｂ（例えば、接着剤）によって、第一の半導体ダイ１０２ａの周辺部分１０６（“ポーチ”または“シェルフ”として当業者に既知）に取り付けることが出来る。保護カバーを提供するのに加え、ケーシング１１０は、半導体ダイ１０２から熱エネルギーを吸収し、放散するための、熱スプレッダとして機能することが出来る。ケーシング１１０は、したがって、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、高い熱伝導率を有するセラミック材料（例えば、窒化アルミニウム）および／または他の適切な熱伝導性材料などの熱伝導性材料から製造することが出来る。
幾つかの実施形態においては、第一の接合材料１１４ａおよび／または第二の接合材料１１４ｂは、“熱接合材料”または“ＴＩＭ”として本技術分野で既知の材料から製造することが出来、熱接合材料またはＴＩＭは、表面接合部（例えば、ダイ表面と熱スプレッダとの間）において、熱接触コンダクタンスを増加させるように設計されている。ＴＩＭは、導電性材料（例えば、カーボンナノチューブ、はんだ材料、ダイアモンド状炭素（ＤＬＣ）など）や相変化材料をドープされた、シリコンベースのグリース、ゲルまたは接着剤を含むことが出来る。他の実施形態においては、第一の接合材料１１４ａおよび／または第二の接合材料１１４ｂは、金属（例えば銅）および／または他の適切な熱伝導性材料などの他の適切な材料を含むことが出来る。
第一および／または第二の半導体ダイ１０２のうちの、幾つかまたは全ては、誘電体アンダーフィル材料１１６内に少なくとも部分的に封入されることが出来る。アンダーフィル材料１１６は、ダイとの機械的接続を強化するために、および／または、導電性フィーチャ間および／もしくは構造（例えば、相互接続）間の電気的絶縁を提供するために、ダイのうちの幾つかまたはその全ての周囲および／またはその間に堆積されるか、または形成されることが出来る。アンダーフィル材料１１６は、非導電性エポキシペースト、キャピラリアンダーフィル、非導電性膜、鋳造アンダーフィルとすることが出来、および／または他の適切な電気的に絶縁性の材料を含むことが出来る。幾つかの実施形態においては、アンダーフィル材料１１６は、アセンブリ１００のダイを通じた熱放散を促進するために、その熱伝導性に基づいて選択することが出来る。幾つかの実施形態においては、アンダーフィル材料１１６は、ケーシング１１０を最上部の第一の半導体ダイ１０２ａに取り付けるために、第一の接合材料１１４ａおよび／または第二の接合材料１１４ｂの代わりに用いることが出来る。
半導体ダイ１０２は、シリコン、シリコン・オン・インシュレータ、化合物半導体（例えば、窒化ガリウム）または他の適切な基板などの半導体基板から各々形成されることが出来る。半導体基板は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、スタティックランダムアクセスメモリ（ＳＲＡＭ）と、フラッシュメモリと、メモリ、処理回路、イメージングコンポーネントおよび／もしくは他の半導体デバイスを含む他の形式の集積回路デバイスなどの、様々な集積回路コンポーネントまたは機能的フィーチャのうちの、任意のものを有する半導体ダイへと、切断されるか、または単一化されることが出来る。選択された実施形態においては、アセンブリ１００は、ハイブリッドメモリキューブ（ＨＭＣ）として構成されることが出来、その場合、第一の半導体ダイ１０２ａは、データストレージ（例えば、ＤＲＡＭダイ）を提供し、第二の半導体ダイ１０２ｂは、そのＨＭＣ内のメモリ制御（例えば、ＤＲＡＭ制御）を提供する。幾つかの実施形態においては、アセンブリ１００は、半導体ダイ１０２のうちの一つ以上に加えて、および／または、半導体ダイ１０２のうちの一つ以上の代わりに、他の半導体ダイを含むことが出来る。例えば、このような半導体ダイは、データストレージおよび／またはメモリ制御コンポーネント以外の集積回路コンポーネントを含むことが出来る。さらに、アセンブリ１００は、インターポーザ１２０上に積層された９個のダイを含むが、他の実施形態においては、アセンブリ１００は、９個未満のダイ（例えば、６個のダイ）または９個を超えるダイ（例えば、１２個のダイ、１４個のダイ、１６個のダイ、３２個のダイなど）を含むことが出来る。例えば、一実施形態においては、アセンブリ１００は、二つの論理ダイ上に積層された４個のメモリダイを含むことが出来る。また、種々の実施形態においては、半導体ダイ１０２は、異なるサイズを有することが出来る。例えば、幾つかの実施形態においては、第二の半導体ダイ１０２ｂは、第一の半導体ダイ１０２ａのうちの少なくとも一つと同一の設置面積を有することが出来る。
図１にさらに示されるように、アセンブリ１００は、半導体ダイ１０２の第一側１０９ａ（例えば、前側）上に複数の第一の導電性トレース１４０ａ（“第一のトレース１４０ａ”）と、半導体ダイ１０２の第二側１０９ｂ（例えば、裏側）上の複数の第二の導電性トレース１４０ｂ（“第二のトレース１４０ｂ”）と、個々の第二のトレース１４０ｂと個々の第一のトレース１４０ａを相互結合する複数の相互接続構造１３０と、をさらに含む。第一のトレース１４０ａと第二のトレース１４０ｂのうちの各々は、例えば、導電性ライン、導電性プレート、または半導体ダイ１０２のある側を横方向にわたって延びる他の導電性構造を含むことが出来る。図示された実施形態においては、第一のトレース１４０ａおよび第二のトレース１４０ｂは、対応する基板貫通ビア（ＴＳＶ）１４２に結合される。ＴＳＶは、半導体ダイ１０２の対向側で第一のトレース１４０ａと第二のトレース１４０ｂとを相互結合するように構成される。図示されるように、ＴＳＶ１４２は、半導体ダイ１０２の中心に向かって配置されることが出来、第一のトレース１４０ａと第二のトレース１４０ｂは、ＴＳＶ１４２から相互接続構造１３０に向かって外側に広がることが出来る。しかしながら、他の実施形態においては、ＴＳＶ１４２、第一のトレース１４０ａと第二のトレース１４０ｂおよび／または相互接続構造１３０は、これとは異なるように配置されることが出来る。
相互接続構造１３０は、隣接する半導体ダイ１０２の個々の第一のトレース１４０ａと個々の第二のトレース１４０ｂとの間に結合された複数の冗長電気コネクタ１３４（“冗長コネクタ１３４”）を、各々含むことが出来る。このように、第一のトレース１４０ａと第二のトレース１４０ｂの各対は、複数の冗長コネクタ１３４によって電気的、かつ熱的に結合される。この実施形態の一態様においては、冗長コネクタ１３４は、製造中のプロセス収率を改善することが出来る。例えば、以下により詳細に記述されるように、個々の構造１３０は、従来の相互接続またはほかの電気コネクタと比較して開回路になりにくい。なぜなら、トレース１４０ａおよび１４０ｂに沿って互いに離隔された複数の冗長コネクタが存在するからである。この実施形態の別の態様においては、冗長コネクタ１３４は、半導体ダイ１０２の積層を通り、ケーシング１１０のキャップ部分１１２に向かう熱伝導を促進することが出来る。特に、冗長コネクタ１３４は、隣接する半導体ダイ１０２の間に複数の熱伝導経路を提供することが出来る。幾つかの実施形態においては、冗長コネクタ１３４は、半導体ダイ１０２にわたって横方向に熱を分散させるために、個々のトレース１４０ａおよび１４０ｂに沿って互いに離隔されることが出来る。さらなる実施形態または別の実施形態においては、熱をさらに分散させるために、さらなる冗長電気コネクタ１３８（隠線で図示される）が、半導体ダイ１０２の内部（例えば、ＴＳＶ１４２の間）および／または外部（例えば、ダイ１０２の端部に向かって）の間に延びることが出来る。
図２Ａは、本技術の一実施形態により構成される相互接続構造２３０を有する半導体デバイス２０５の拡大図である。図示されるように、相互接続構造２３０は、第一の半導体基板２０４ａ（例えば、半導体ウェーハまたはダイ）と第二の半導体基板２０４ｂ（例えば、半導体ウェーハまたはダイ）との間に延びる複数の冗長電気コネクタ２３４（“冗長コネクタ２３４”）を含む。冗長コネクタ２３４の各々は、第一の基板２０４ａの第一の導電性膜または第一のトレース２４０ａに結合された導電性部材または柱部２３２を含む。冗長コネクタ２３４は、また、第二の基板２０４ｂ上の第二の導電性膜または第二のトレース２４０ｂに結合された第二の導電性部材またはボンドパッド２３３（例えば、レイズドボンドパッド）を含む。導電性接合材料２３５は、対応する柱部２３２の端部２３７にボンドパッド２３３を結合する導電性接合部を形成することが出来る。導電性接合材料２３５は、例えば、はんだ（例えば、金属はんだ）、導電性エポキシ、または導電性ペーストを含むことが出来る。
一般的に、はんだ接合材料を用いることを課題の一つは、ボンドパッドへの相互接続を適切に接合することに失敗し得ることである。図２Ｂは、例えば、はんだ接合材料２９５の幾つかの故障モードを示す。第一の故障モードＦ１は、相互接続２９２が、隣接する相互接続（図示せず）の高さと比較してより低い高さを有するときに起きる。この故障モードにおいては、相互接続２９２とその対応するボンドパッド２９３との間のより大きい間隙によって、接合材料２９５とボンドパッド２９３との接触を妨げる。第二の故障モードＦ２は、相互接続２９２および／またはボンドパッド２９３上の残留汚染（図示せず）が相互接続２９２および／またはボンドパッド２９３への接合材料２９５の湿潤を妨げるときに起きる。第三の故障モードＦ３は、リフローまたは他の加熱プロセス中に起きるはんだウイッキングによるものであり得る。特に、ボンドパッド２９３から相互接続２９２の側壁２９６に向かって、（加熱された）接合材料２９５を表面張力が引っ張るときに、はんだウイッキングが起きる。第四の故障モードＦ４は、相互接続２９２とボンドパッド２９３との間の接合材料２９５のクラッキングまたは破損を含む。クラッキングは、例えば、はんだ材料が相互接続の特定の材料（例えば、パラジウム（Ｐｄ））を消費（即ち、反応）し、接合材料２９５が脆弱になり、破損しやすくなるときに生じ得る。
しかしながら、本技術の幾つかの実施形態により構成される相互接続構造は、従来の相互接続および関連する構造のこれらの制限および他の制限に対処することが出来る。図２Ａを再度参照すると、或るコネクタ２３４が（例えば、故障モードＦ１からＦ４のうちの一つによって）機能しなくなる場合でも、第一のトレース２４０ａと第二のトレース２４０ｂに他の冗長コネクタ２３４のうちの少なくとも一つが接続されたままである限りは、相互接続構造２３０が機能しなくならないように、冗長コネクタ２３４が構成される。図２Ａに示された実施形態においては、例えば、最大4つの冗長コネクタ234が、相互接続構造２３０を開回路することなく故障する可能性がある。他の実施形態においては、相互接続構造２３０は、５個を超える冗長コネクタ（例えば、６，８，１０もしくはそれ以上のコネクタ）または５個未満の冗長コネクタ（例えば、２，３もしくは４個のコネクタ）などの様々な数の冗長コネクタを有することが出来る。幾つかの実施形態においては、冗長コネクタの数は、製造中に期待されるプロセス収率を改善するために選択されうる。例えば、幾つかの例においては、３個の冗長コネクタを有する相互接続構造は、プロセス収率を０．５％増加させるが、４個の冗長コネクタは、さらに０．０５％しか収率を増加させ得ない。このような状況においては、３個のコネクタ構成が４個のコネクタ構成よりも好ましい設計であり得る。なぜなら、プロセス収率において期待される差が無視でき得るからである。
様々な実施形態の相互接続構造の別の利点は、冗長電気コネクタが導電性接合部を通る（例えば、冗長相互接続２３４の接合材料２３５を通る）電流密度を減少させることが出来ることである。例えば、１０個の冗長コネクタを有する相互接続構造は、その導電性接合部の各々を通る電流密度において約１０倍の低減を有することが出来る。関連する利点は、電流密度が低くなることによってエレクトロマイグレーションを減少させることが出来ることである。例えば、電流密度が低くなると、一般的に、他の相互接続材料（例えば、銅）よりもエレクトロマイグレーションをより受けやすい錫／銀ベース（ＳｎＡｇ）はんだ接合部を通るエレクトロマイグレーションを低減させることが出来る。幾つかの実施形態においては、冗長電気コネクタの数は、相互接続構造全体の静電容量の潜在的な増加に対してバランスのとれたエレクトロマイグレーションの一定の減少を達成するために選択することが出来る。
様々な実施形態の相互接続構造のさらなる利点は、冗長電気コネクタを密に詰めることが出来ることである。図３は、例えば、本技術の別の実施形態により構成された、対応する相互接続構造３３０の、密に詰まった冗長電気コネクタ３３４（“冗長コネクタ３３４”）を示す上面図である。示されるように、冗長コネクタ３３４は、対応する相互接続構造３３０の導電性トレース３４０上に各々形成される。冗長コネクタ３３４は、直径ｄ１を各々有し、離隔距離ｓ１により、互いから離隔される。一実施形態においては、直径ｄ１の寸法は、離隔距離ｓ１とほぼ同一とすることが出来る。別の実施形態においては、離隔距離ｓ１は、直径ｄ１よりも小さくすることが出来る。例えば、離隔距離ｓ１は、ｄ１の７５％未満、ｄ１の５０％未満、またはｄ１の２５％未満とすることが出来る。対称的に、従来の相互接続は、このように密に詰めることが出来ない。なぜなら、金属はんだが相互接続をブリッジして、電気的短絡を引き起こし得るリスクが存在するからである。しかしながら、冗長コネクタ３３４は、互いに（即ち、導電性トレース３４０を介して）電気的に結合されるため、電気的短絡はこのようなリスクを引き起こさない。
図４Ａ−図４Ｈは、本技術の選択された実施形態による、相互接続構造を製造するための方法における様々な段階の半導体デバイス４０５の一部を示す断面図である。まず、図４Ａを参照すると、半導体デバイス４０５は、第一の基板４０４ａ（例えば、シリコンウェーハまたはダイ）と、それに接するように形成された第一の誘電体材料４５０ａとを含む。第一の誘電体材料４５０ａは、基板接触部４０７（例えば、銅ボンドパッド）を露出するためにパターン化される。第一の誘電体材料４５０ａは、また、第一の基板４０４ａの集積回路（ＩＣ）デバイス（例えば、メモリ、図示せず）に接続された基板接触部などの、第一の基板４０４ａの他の基板接触部（図示せず）を露出するためにパターン化されることが出来る。半導体デバイス４０５は、第一の誘電体材料４５０ａおよび基板接触部４０７に接するよう形成された、パターン化された第一の導電性膜、または、第一の導電性トレース４４０ａ（例えば、銅または銅合金膜）をさらに含む。
図４Ｂは、第一の誘電体材料４５０ａ内にマスク４６０（例えば、フォトレジストマスク、ハードマスクなど）および開口部４５２を形成した後の半導体デバイス４０５を示す。開口部４５２は、対応するマスク開口部４６１を通じて、第一の誘電体材料４５０ａの一部を除去する（例えば、エッチング）することによって形成することが出来る。図４Ｂに示されるように、開口部４５２は、下にある第一の導電性トレース４４０ａの一部を露出することが出来る。
図４Ｃは、第一の導電性トレース４４０ａに接する導電性部材または柱部４３２を形成した後の半導体デバイス４０５を示す。幾つかの実施形態においては、柱部４３２は、マスク開口部４６１（図４Ｂ）の側壁４６２および／または第一の導電性トレース４４０ａに接してシード材料４７２（例えば、銅）を堆積し、その後、シード材料４７２上に導電性材料４７０（例えば、銅）を電気メッキすることによって形成することが出来る。図示された実施形態においては、バリア材料４７４（例えば、ニッケル）および界面材料４７５（例えば、パラジウム）は、また、導電性材料４７２上に連続的に電気メッキされることが出来る。他の実施形態においては、スパッタ堆積など他の堆積技術が、電気メッキの代わりに用いられることが出来る。
図４Ｄは、第一の基板４０４ａ内に開口部４０８を形成し、柱部４３２上に保護材料４６３を形成した後の半導体デバイス４０５を示す。示されるように、開口部４０８は、第一の基板４０４ａを通って延び、開口部４０８の底に向かい基板接触部４０７の一部を露出する。幾つかの実施形態においては、開口部４０８は、（例えば、エッチング、裏面研削などを介して）第一の基板４０４ａをまず薄層化して、その後、（例えば、エッチングを介して）基板材料を除去することによって形成することが出来る。図示された実施形態においては、保護材料または膜４６３（例えば、ポリマー膜）は、製造中、柱部４３２を保護することが出来る。
図４Ｅは、ＴＳＶ４４２、第二の誘電体材料４５０ｂ、第二の導電性膜または第二の導電性トレース４４０ｂを形成した後の半導体デバイス４０５を示す。ＴＳＶ４４２は、銅または銅合金などの導電性材料４７６で、第一の基板４０４ａ内の開口部４０８（図４Ｄ）を充填することによって形成することが出来る。幾つかの実施形態においては、第二の導電性トレース４４０ｂおよび第二の誘電体材料４５０ｂは、第一の導電性トレース４４０ａおよび第一の誘電体材料４５０ａに係る方法と類似の方法で形成されることが出来る。
図４Ｆは、第二の誘電体材料４５０ｂにおいてマスク４６５および開口部４５３を形成した後の半導体デバイス４０５を示す。開口部４５３は、対応するマスク開口部４６６を通じて、第二の誘電体材料４５０ｂの一部を除去する（例えば、エッチングする）ことによって形成することが出来る。図４Ｆに示されるように、第二の誘電体材料４５０ｂにおける開口部４５３は、下にある第二の導電性トレース４４０ｂの一部を露出することが出来る。
図４Ｇは、第二の導電性トレース４４０ｂ上に、導電性部材またはボンドパッド４３３を形成した後の半導体デバイス４０５を示す。柱部４３２と類似し、ボンドパッド４３３は、マスク開口部４６６（図４Ｆ）の側壁４６７および／または第二の導電性トレース４４０ｂ上にシード材料４７７（例えば、銅）を堆積し、その後、シード材料４７７上に導電性材料４７８（例えば、銅）を電気メッキすることによって形成することが出来る。幾つかの実施形態においては、ボンドパッド４３２は、導電性材料４７８上に連続的に電気メッキされるバリア材料４８４（例えば、ニッケル）および界面材料４８５（例えば、パラジウム）を含むことが出来る。
図４Ｈは、マスク４６５および保護膜４６３（図４Ｇ）を除去し、柱部４３２の端部４３７上に接合材料４３５（例えば、金属はんだ）を形成した後の半導体デバイス４０５を示す。一実施形態においては、接合材料４３５は、電気メッキされた材料とすることが出来る。別の実施形態においては、接合材料４３５は、はんだボールの形状とすることが出来る。いずれかの場合においては、接合材料４３５は、加熱（例えば、リフロー）され、第二の基板４０４ｂの対応するボンドパッド４３３と接触させることが出来る。リフローの後、接合材料４３６は、冷却されて、ボンドパッド４３３に柱部４３２を取り付ける導電性接合部へと固定することを可能とすることが出来る。幾つかの実施形態においては、ボンドパッド４３３は、第一の基板４０４ａ（図４Ｇ）のボンドパッド４３３に対する構造および機能が一般的に類似することが出来る。
図１−図４Ｈを参照して上述された相互接続構造および／または半導体ダイアセンブリのうちの任意のものは、多数の、より大きいおよび／またはより複雑なシステムのうちの任意のシステムに組み込むことが出来、そのシステムの代表例は図５に概略的に示されるシステム５９０である。システム５９０は、半導体ダイアセンブリ５００と、電源５９２と、ドライバ５９４と、プロセッサ５９６および／または他のサブシステムもしくはコンポーネント５９８とを含むことが出来る。半導体ダイアセンブリ５００は、上述された積層半導体ダイアセンブリの特徴とほぼ類似の特徴を含むことが出来るため、熱放散を促進する様々な特徴を含むことが出来る。結果として生じるシステム５９０は、メモリストレージ、データ処理および／または他の適切な機能などの様々な広範囲の機能のうちの任意の機能を実施することが出来る。したがって、代表的なシステム５９０は、ハンドヘルドデバイス（例えば、携帯電話、タブレット、デジタルリーダ、デジタル音声プレイヤー）、コンピュータ、家電製品を含むことが出来るが、そのいずれにも限定はされない。システム５９０のコンポーネントは、単一のユニット内に包囲されるか、または（例えば、通信ネットワークを通じて）複数の相互接続されたユニットにわたって分散されてもよい。システム５９０のコンポーネントは、また、リモートデバイスと、様々な広範囲のコンピュータ可読媒体のうちの任意の媒体を含むことが出来る。
前述から、本技術の具体的な実施形態が、例示として本明細書に記述されてきたが、本開示から逸脱することなく、様々な改変が行われてもよいことが理解されるだろう。例えば、半導体ダイアセンブリの実施形態のうちの幾つかは、ＨＭＣに関連して記述されてきたが、他の実施形態においては、半導体ダイアセンブリは、他のメモリデバイスとして、または他の種類の積層ダイアセンブリとして構成することが出来る。さらに、図示された実施形態においては、特定の特徴またはコンポーネントは、特定の配置または構成を有するものとして示されているが、他の配置および構成も可能である。例えば、図示された実施形態においては、ＴＳＶ４４２（図４Ｅ）は、フロント・エンド・メタライゼーション後（即ち、基板接触部４０７の形成後）に形成されるが、他の実施形態においては、ＴＳＶ４４２は、フロント・エンド・メタライゼーション前またはそれと同時に形成することが出来る。また、図示された実施形態における柱部は、レイズドパッドに接合されるが、他の実施形態においては、柱部は、他の構造または導電性トレースに直接接合することが出来る。さらに、新規技術の特定の実施形態に関連する利点は、これらの実施形態の文脈で記述されてきたが、他の実施形態も、また、このような利点を示すことが出来、全ての実施形態が、本技術の範囲内にあるために、このような利点を必ずしも示す必要はない。したがって、本開示および関連する技術は、本明細書に明確に図示されるかまたは記述されていない他の実施形態を包含することが出来る。
図４Ｈは、マスク４６５および保護膜４６３（図４Ｇ）を除去し、柱部４３２の端部４３７上に接合材料４３５（例えば、金属はんだ）を形成した後の半導体デバイス４０５を示す。一実施形態においては、接合材料４３５は、電気メッキされた材料とすることが出来る。別の実施形態においては、接合材料４３５は、はんだボールの形状とすることが出来る。いずれかの場合においては、接合材料４３５は、加熱（例えば、リフロー）され、第二の基板４０４ｂの対応するボンドパッド４３３と接触させることが出来る。リフローの後、接合材料４３５は、冷却されて、ボンドパッド４３３に柱部４３２を取り付ける導電性接合部へと固定することを可能とすることが出来る。幾つかの実施形態においては、ボンドパッド４３３は、第一の基板４０４ａ（図４Ｇ）のボンドパッド４３３に対する構造および機能が一般的に類似することが出来る。

Claims (34)

  1. 第一の半導体ダイと、
    第二の半導体ダイと、
    前記第一の半導体ダイを前記第二の半導体ダイに結合する相互接続構造であって、前記相互接続構造は、前記第一の半導体ダイと前記第二の半導体ダイとの間にあり、前記相互接続構造は、
    前記第一の半導体ダイに結合された第一の導電性膜と、
    前記第二の半導体ダイに結合された第二の導電性膜と、
    前記第一の導電性膜と前記第二の導電性膜との間に延び、前記第一の導電性膜を介して互いに電気的に結合された複数の冗長電気コネクタと、
    を含む、相互接続構造と、
    を含む、
    半導体ダイアセンブリ。
  2. 前記冗長電気コネクタのうちの少なくとも一つは、前記第二の導電性膜から分離される、
    請求項１に記載の半導体ダイアセンブリ。
  3. 前記冗長電気コネクタは、
    前記第一の導電性膜に結合された導電性部材と、
    前記導電性部材に結合されたはんだ材料と、
    を各々含み、
    少なくとも一つの前記冗長電気コネクタの前記はんだ材料は、前記第二の導電性膜と前記導電性部材を電気的に接続できない、
    請求項１に記載の半導体ダイアセンブリ。
  4. 前記第一の半導体ダイは第一の基板と、前記第一の基板を通って延びる第一の基板貫通ビア（ＴＳＶ）とを含み、前記第一のＴＳＶは、前記第一の導電性膜に結合され、
    前記第二の半導体ダイは、第二の基板と、前記第二の基板を通って延びる第二のＴＳＶとを含み、前記第二のＴＳＶは、前記第二の導電性膜に結合される、
    請求項１に記載の半導体ダイアセンブリ。
  5. 前記第一の半導体ダイは、基板と前記基板を通って延びる基板貫通ビア（ＴＳＶ）とを含み、前記ＴＳＶは、前記第一の導電性膜に結合され、
    前記冗長電気コネクタの内の少なくとも一つは、前記ＴＳＶと、前記第二の導電性膜との間に延びる、
    請求項１に記載の半導体ダイアセンブリ。
  6. 前記第一および第二の導電性膜の各々は、導電性トレースを含む、
    請求項１に記載の半導体ダイアセンブリ。
  7. 前記第一の半導体ダイは論理ダイまたはメモリダイであり、
    前記第二の半導体ダイは、論理ダイまたはメモリダイである、
    請求項１に記載の半導体ダイアセンブリ。
  8. 第一の導電性トレースを有する第一の半導体ダイと、
    第二の導電性トレースを有する第二の半導体ダイと、
    前記第一の導電性トレースと、前記第二の導電性トレースとの間に延びる複数の冗長電気コネクタであって、前記冗長電気コネクタの各々は、
    前記第一の導電性トレースに結合された導電性部材であって、端部を含む、導電性部材と、
    前記導電性部材と前記第二の導電性トレースとの間の導電性接合材料であって、前記導電性部材の前記端部に接合される、導電性接合材料と、
    を含む、冗長電気コネクタと、
    を含む、
    半導体ダイアセンブリ。
  9. 前記冗長電気コネクタのうちの少なくとも一つの前記導電性接合材料は、前記導電性部材の前記端部にのみ接合される、
    請求項８に記載の半導体ダイアセンブリ。
  10. 前記冗長電気コネクタのうちの少なくとも別の一つは、前記第一の導電性トレースに電気的に結合される、
    請求項９に記載の半導体ダイアセンブリ。
  11. 前記冗長電気コネクタのうちの全ては、前記第一の導電性トレースに結合される、
    請求項８に記載の半導体ダイアセンブリ。
  12. 前記冗長電気コネクタのうちの全てよりは少ない冗長電気コネクタが、前記第一の導電性トレースに結合される、
    請求項８に記載の半導体ダイアセンブリ。
  13. 前記冗長電気コネクタの各々は、前記導電性接合材料と前記第二の導電性トレースとの間にボンドパッドをさらに含む、
    請求項８に記載の半導体ダイアセンブリ。
  14. 前記冗長電気コネクタのうちの少なくとも一つの前記導電性接合材料は、前記ボンドパッドに接合されていない、
    請求項１３に記載の半導体ダイアセンブリ。
  15. 前記導電性部材の各々は、前記第二の導電性トレースに向かって突出する導電性柱部を含む、
    請求項８に記載の半導体ダイアセンブリ。
  16. 前記導電性部材の各々は、
    前記第二の導電性トレースに結合されたレイズドボンドと、
    前記第一の導電性トレースに結合され、前記レイズドボンドパッドに向かって突出する導電性柱部と、
    を含む、
    請求項８に記載の半導体ダイアセンブリ。
  17. 前記導電性接合材料は、金属はんだを含む、
    請求項８に記載の半導体ダイアセンブリ。
  18. 前記第一の半導体ダイは、基板と、前記基板を通って延びる基板貫通ビア（ＴＳＶ）とを含み、前記ＴＳＶは、前記第一の導電性トレースに結合される、
    請求項８に記載の半導体ダイアセンブリ。
  19. 導電性トレースを有する第一の半導体ダイと、
    第二の半導体ダイと、
    前記導電性トレースに結合され、前記第二の半導体ダイに向かって垂直方向に延びる複数の導電性部材であって、前記導電性部材は、前記導電性トレースを介して互いに電気的に結合され、前記導電性部材の少なくとも一つは、前記第二の半導体ダイに結合される、複数の導電性部材と、
    を含む、
    半導体ダイアセンブリ。
  20. 前記導電性部材は、互いから横方向に離隔され、前記第一の半導体ダイと前記第二の半導体ダイとの間で熱を伝達するように構成される、
    請求項１９に記載の半導体ダイアセンブリ。
  21. 前記第二の半導体ダイを支持するパッケージ基板と、
    筐体内に前記第一および第二の半導体ダイを少なくとも部分的に包囲する熱伝導性ケーシングと、
    をさらに含む、
    請求項２０に記載の半導体ダイアセンブリ。
  22. 前記第二の半導体ダイは、第二の導電性トレースを含み、
    前記導電性部材の一つ以上は、金属はんだで前記第二の導電性トレースに結合される、
    請求項１９に記載の半導体ダイアセンブリ。
  23. 半導体ダイアセンブリを形成する方法であって、
    第一の半導体ダイ上に第一の導電性膜を形成することと、
    第二の半導体ダイ上に第二の導電性膜を形成することと、
    前記第一の導電性膜上に複数の冗長電気コネクタを形成することと、
    前記第二の導電性膜に前記冗長電気コネクタを結合することと、
    を含む、
    方法。
  24. 前記冗長電気コネクタを前記第二の導電性膜に結合することは、前記冗長電気コネクタの各々と、前記第二の導電性膜との間にはんだ接合を形成することを含む、
    請求項２３に記載の方法。
  25. 前記冗長電気コネクタを前記第二の導電性膜に結合することは、前記冗長電気コネクタの各々と、前記第二の導電性膜上の対応するボンドパッドとの間にはんだ接合を形成することを含む、
    請求項２３に記載の方法。
  26. 前記冗長電気コネクタのうちの少なくとも一つの前記はんだ接合は、前記冗長電気コネクタのうちの少なくとも一つを、前記ボンドパッドのうちの対応する一つと、電気的に接続できない、
    請求項２５に記載の方法。
  27. 前記第一の半導体ダイの基板を通って延びる基板貫通ビア（ＴＳＶ）を形成することをさらに含み、前記第一の導電性膜を形成することは、前記第一の導電性膜に前記ＴＳＶを結合することをさらに含む、
    請求項２５に記載の方法。
  28. 前記第一の導電性膜を形成することは、第一の導電性トレースを形成することをさらに含み、
    前記第二の導電性膜を形成することは、第二の導電性トレースを形成することをさらに含む、
    請求項２５に記載の方法。
  29. 半導体ダイアセンブリを形成する方法であって、
    第一の半導体ダイ上に第一の導電性トレースを形成することと、
    前記第一の導電性トレース上に、前記第一の半導体ダイから突出する複数の導電性部材を形成することと、
    前記導電性部材の各々に接する導電性接合材料を配置することと、
    第二の半導体ダイの第二の導電性トレースに、前記複数の導電性部材の個々の一つを結合するために、前記導電性接合材料をリフローすることと、
    を含む、
    方法。
  30. 前記導電性接合材料を配置することは、前記導電性部材の各々に接する金属はんだを配置することを含む、
    請求項２９に記載の方法。
  31. 前記導電性接合材料をリフローした後、少なくとも前記導電性部材に接する前記導電性接合材料は、前記第二の導電性トレースとのはんだ接合部を形成できない、
    請求項２９に記載の方法。
  32. 前記導電性接合材料をリフローすることは、前記第二の導電性トレース上のボンドパッドと、前記導電性部材の対応する一つとの間の前記導電性接合材料をリフローすることを含む、
    請求項２９に記載の方法。
  33. 前記導電性部材を形成することは、前記第一の導電性トレース上に複数の導電性柱部を形成することを含む、
    請求項２９に記載の方法。
  34. 前記第一の半導体ダイは、基板と、前記基板を通って延びる基板貫通ビア（ＴＳＶ）とを含み、
    前記第一のトレースは、前記ＴＳＶから横方向に延び、
    前記導電性部材を形成することは、前記ＴＳＶと前記第二のトレースとの間に一つ以上の前記導電性部材を形成することを含む、
    請求項２９に記載の方法。
JP2016569053A 2014-05-27 2015-05-22 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法 Active JP6373411B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/287,418 2014-05-27
US14/287,418 US9356009B2 (en) 2014-05-27 2014-05-27 Interconnect structure with redundant electrical connectors and associated systems and methods
PCT/US2015/032216 WO2015183742A1 (en) 2014-05-27 2015-05-22 Interconnect structure with redundant electrical connectors and associated systems and methods

Publications (2)

Publication Number Publication Date
JP2017517888A true JP2017517888A (ja) 2017-06-29
JP6373411B2 JP6373411B2 (ja) 2018-08-15

Family

ID=54699619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016569053A Active JP6373411B2 (ja) 2014-05-27 2015-05-22 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法

Country Status (7)

Country Link
US (6) US9356009B2 (ja)
EP (1) EP3149770B1 (ja)
JP (1) JP6373411B2 (ja)
KR (1) KR101968396B1 (ja)
CN (2) CN111710660B (ja)
TW (1) TWI570866B (ja)
WO (1) WO2015183742A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011044289A1 (en) * 2009-10-07 2011-04-14 Rain Bird Corporation Volumetric budget based irrigation control
US9646942B2 (en) * 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9356009B2 (en) * 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US9918407B2 (en) * 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
KR101942727B1 (ko) 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10410969B2 (en) * 2017-02-15 2019-09-10 Mediatek Inc. Semiconductor package assembly
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10115709B1 (en) * 2017-07-07 2018-10-30 Micron Technology, Inc. Apparatuses comprising semiconductor dies in face-to-face arrangements
US10580710B2 (en) 2017-08-31 2020-03-03 Micron Technology, Inc. Semiconductor device with a protection mechanism and associated systems, devices, and methods
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods
US10475771B2 (en) 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
US10685937B2 (en) * 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
US11205620B2 (en) * 2018-09-18 2021-12-21 International Business Machines Corporation Method and apparatus for supplying power to VLSI silicon chips
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods
KR102708730B1 (ko) * 2019-01-25 2024-09-23 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US10943880B2 (en) * 2019-05-16 2021-03-09 Advanced Micro Devices, Inc. Semiconductor chip with reduced pitch conductive pillars
TWI744649B (zh) * 2019-06-18 2021-11-01 鈺橋半導體股份有限公司 具有跨過界面之橋接件的線路板
CN110491846B (zh) * 2019-07-16 2021-01-15 广东埃文低碳科技股份有限公司 一种采用微热发电机的芯片
WO2021026865A1 (zh) * 2019-08-15 2021-02-18 深圳市汇顶科技股份有限公司 一种芯片互连结构、芯片及芯片互连方法
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
DE102021105366A1 (de) 2020-06-25 2021-12-30 Samsung Electronics Co., Ltd. Halbleiterpackage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109746A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010103533A (ja) * 2008-10-21 2010-05-06 Taiwan Semiconductor Manufacturing Co Ltd ディッシング効果を低減する接合パッドの設計
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
JP2010251427A (ja) * 2009-04-13 2010-11-04 Hitachi Ltd 半導体モジュール
US20130292823A1 (en) * 2012-05-07 2013-11-07 Stmicroelectronics (Crolles 2) Sas Stack of semiconductor structures and corresponding manufacturing method
JP2013251391A (ja) * 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468894A (en) 1994-03-22 1995-11-21 Tri Chemical Laboratory Inc. Method of manufacturing FSi(OR)3
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6957963B2 (en) * 2000-01-20 2005-10-25 Gryphics, Inc. Compliant interconnect assembly
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
US6468894B1 (en) * 2001-03-21 2002-10-22 Advanced Micro Devices, Inc. Metal interconnection structure with dummy vias
US6882546B2 (en) * 2001-10-03 2005-04-19 Formfactor, Inc. Multiple die interconnect system
US6794699B2 (en) 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US6972209B2 (en) * 2002-11-27 2005-12-06 International Business Machines Corporation Stacked via-stud with improved reliability in copper metallurgy
JP4057017B2 (ja) * 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
TWI294677B (en) * 2006-03-31 2008-03-11 Ind Tech Res Inst Interconnect structure with stress buffering ability and the manufacturing method thereof
US7659612B2 (en) * 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
TW200848742A (en) * 2007-01-31 2008-12-16 Nanonexus Inc Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US20090091026A1 (en) 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
TWI356485B (en) * 2008-02-05 2012-01-11 Ind Tech Res Inst Stacked chip structure and fabrication method ther
JP2009252805A (ja) * 2008-04-01 2009-10-29 Nec Electronics Corp 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウトプログラム
US7843052B1 (en) * 2008-11-13 2010-11-30 Amkor Technology, Inc. Semiconductor devices and fabrication methods thereof
US8525346B2 (en) * 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
KR101632399B1 (ko) * 2009-10-26 2016-06-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8237274B1 (en) * 2010-05-13 2012-08-07 Xilinx, Inc. Integrated circuit package with redundant micro-bumps
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8558374B2 (en) * 2011-02-08 2013-10-15 Endicott Interconnect Technologies, Inc. Electronic package with thermal interposer and method of making same
US8772920B2 (en) * 2011-07-13 2014-07-08 Oracle International Corporation Interconnection and assembly of three-dimensional chip packages
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US20130069230A1 (en) 2011-09-16 2013-03-21 Nagesh Vodrahalli Electronic assembly apparatus and associated methods
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US9000557B2 (en) * 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US8686552B1 (en) * 2013-03-14 2014-04-01 Palo Alto Research Center Incorporated Multilevel IC package using interconnect springs
US9356009B2 (en) * 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109746A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2010103533A (ja) * 2008-10-21 2010-05-06 Taiwan Semiconductor Manufacturing Co Ltd ディッシング効果を低減する接合パッドの設計
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
JP2010251427A (ja) * 2009-04-13 2010-11-04 Hitachi Ltd 半導体モジュール
US20130292823A1 (en) * 2012-05-07 2013-11-07 Stmicroelectronics (Crolles 2) Sas Stack of semiconductor structures and corresponding manufacturing method
JP2013251391A (ja) * 2012-05-31 2013-12-12 Canon Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
CN106489201A (zh) 2017-03-08
WO2015183742A1 (en) 2015-12-03
US10192852B2 (en) 2019-01-29
US20150348954A1 (en) 2015-12-03
KR101968396B1 (ko) 2019-04-11
TWI570866B (zh) 2017-02-11
TW201606972A (zh) 2016-02-16
US20220149011A1 (en) 2022-05-12
US10943888B2 (en) 2021-03-09
CN111710660B (zh) 2024-01-26
CN106489201B (zh) 2020-05-26
US9356009B2 (en) 2016-05-31
CN111710660A (zh) 2020-09-25
EP3149770A1 (en) 2017-04-05
EP3149770A4 (en) 2018-01-24
US20160268235A1 (en) 2016-09-15
US20180026015A1 (en) 2018-01-25
US11233036B2 (en) 2022-01-25
KR20170008303A (ko) 2017-01-23
EP3149770B1 (en) 2022-04-20
US9818728B2 (en) 2017-11-14
US20210202446A1 (en) 2021-07-01
US20190157246A1 (en) 2019-05-23
JP6373411B2 (ja) 2018-08-15
US11626388B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
JP6373411B2 (ja) 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法
JP6746667B2 (ja) 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
TWI747127B (zh) 晶片封裝結構及其製造方法
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
JP6317028B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリの製造方法
TWI523123B (zh) 具有封裝件堆疊之積體電路封裝系統及其製造方法
JP2019532514A (ja) 高効率熱経路およびモールドアンダーフィルを有する積層型半導体ダイアセンブリ
JP6550140B2 (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ
KR20160113201A (ko) 열성능 개선형 적층 반도체 다이 조립체 및 관련 시스템 및 방법
JP2017525150A (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
US11901349B2 (en) Semiconductor packages and methods for forming the same
US20230154910A1 (en) Semiconductor chip, semiconductor package, and method of manufacturing the same
US20230317585A1 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180717

R150 Certificate of patent or registration of utility model

Ref document number: 6373411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250