JP2813682B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JP2813682B2
JP2813682B2 JP1291756A JP29175689A JP2813682B2 JP 2813682 B2 JP2813682 B2 JP 2813682B2 JP 1291756 A JP1291756 A JP 1291756A JP 29175689 A JP29175689 A JP 29175689A JP 2813682 B2 JP2813682 B2 JP 2813682B2
Authority
JP
Japan
Prior art keywords
recess
base material
adhesive
exposed
metal plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1291756A
Other languages
English (en)
Other versions
JPH03152985A (ja
Inventor
一 矢津
卓男 杁山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1291756A priority Critical patent/JP2813682B2/ja
Priority to KR1019900017961A priority patent/KR100236889B1/ko
Priority to EP90121413A priority patent/EP0427265B1/en
Priority to DE69013462T priority patent/DE69013462T2/de
Priority to US07/611,084 priority patent/US5124884A/en
Publication of JPH03152985A publication Critical patent/JPH03152985A/ja
Application granted granted Critical
Publication of JP2813682B2 publication Critical patent/JP2813682B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，耐湿性に優れた電子部品搭載用基板及びそ
の製造方法に関する。
〔従来技術〕
従来，電子部品搭載用基板においては，半導体素子な
ど電子部品からの発熱を放散させるため，基材に電子部
品搭載用の搭載穴を設けると共に該搭載穴の反対側に放
熱板を設けている（例えば，特開昭59−32191号公
報）。
また，従来，一般に，上記放熱板は接着剤を介して，
基材の凹所に接着されている。また，基材に搭載した電
子部品は，その表面は耐湿性封止樹脂によって保護され
ているが，上記接着剤を通じて電子部品に湿気が入る。
そのため，上記接着剤が外気に露出している部分，つま
り凹所側壁と放熱板側壁との間を金属メッキ層により被
覆することが行われている。これを第14A図〜第16図に
より説明する。
即ち，従来の電子部品搭載用基板の製造方法として
は，第14A図〜第14E図に示すごとく，まず銅張積層板で
ある基材９に放熱板接合用の凹所92を設ける（第14A
図）。次いで，該搭載穴92の天井面921に接着剤８を介
して放熱板７を接着する（第14B図）。なお，符号91は
銅箔等の金属層である。
次に，第14C図に示すごとく，基材９の表側から，放
熱板７の上面が露出するまでザグリ加工して，電子部品
搭載用の搭載穴93を設ける。そして，第14D図に示すご
とく上記搭載穴93の側面と露出した放熱板上面に金属メ
ッキ層76を，また放熱板７と基材９の裏側面との間に金
属メッキ層75を形成する。
その後，第14E図に示すごとく，パターン94の形成を
行い，電子部品搭載用基板90とする。
上記のごとくして得られた電子部品搭載用基板90は，
上記第14E図に示すごとく，基材裏側においては放熱板
７と基材９との間に金属メッキ層75が，また放熱板７の
上面と搭載穴93との間に金属メッキ層76が形成されてい
る。そのため，基材９の裏側から搭載穴93内への湿気の
浸入が遮断される。
〔解決しようとする課題〕
しかしながら，上記電子部品搭載用基板90は，第15図
に示すごとく，凹所92の側壁と放熱板７の側壁とが対向
している対向部分95において，その開口部750に金属メ
ッキ層75が形成されないことがある。つまり，メッキ不
良穴751を生ずる。
かかるメッキ不良穴751を生ずると，この部分より湿
気が浸入して，半導体などの電子部品が損傷するおそれ
がある。特に，基材９が樹脂系のものであるときには，
湿気が上記メッキ不良穴751より上記凹所92内に浸入
し，樹脂基材内を経て電子部品（図示略）に達する。
一方，上記メッキ不良穴751を発生する理由として
は，凹所92と放熱板７との間の前記対向部分95のクリア
ランスが大きいためと考えられる。つまり，対向部分95
のクリアランスが大きい（約0.1〜0.2mm）ため，その開
口部750の空隙が大きく，この部分に金属メッキ層75が
形成されないのである。
そこで，この対向部分95のクリアランスを小さくする
ことが考えられる。しかし，凹所92の加工，放熱板７の
外形加工におけるバラツキのために，前記クリアランス
を生じてしまう。
また，上記問題点に対する対策として，第16図に示す
ごとく，凹所92を幅広く設けて，その天井面921におけ
る，凹所92の側壁と放熱板７の側壁との間を広く取る方
法がある。そして，金属メッキ層75を，放熱板7,その側
壁，凹所92の天井面921,その側壁，基材９の裏面へと連
続的に設ける。この方法では，上記対向部分95のクリア
ランスが充分に大きいため，この対向部分においても金
属メッキ層75が形成される。
しかし，この方法によるときには，凹所92を大きく取
ると，基材９の裏側面におけるパターン形成の自由度が
阻害される。一方，凹所92の大きさを制限すれば，放熱
板７が小形状となり放熱性が阻害される。
また，上記方法では，凹所92の天井面921に放熱板７
を接着する際，接着剤８が両者の間よりはみ出す（溢
流）ことがある。そして，この接着剤のはみ出し部分が
大きいときには，金属メッキ層75が形成されない。その
ため，はみ出し防止のために，接着剤８の量を調整する
必要がある。
本発明はかかる問題点に鑑み，放熱板と凹所との対向
部分における金属メッキ層を確実に形成し，また接着剤
量の調整の必要もない，放熱性及び耐湿性に優れた電子
部品搭載用基板及びその製造方法を提供しようとするも
のである。
〔課題の解決手段〕
本発明は，基材と，該基材に設けた電子部品搭載用の
搭載穴と，該搭載穴の反対側に設けた該搭載穴よりも大
きい凹所と，該凹所内の天井面及び側壁に対して接着剤
を介して固着されその背面を上記搭載穴に露出させた放
熱板とよりなる電子部品搭載用基板において，基材裏側
における上記凹所の側壁と放熱板の側壁とが対向してい
る対向部分には，基材と放熱板の両者にまたがると共に
上記接着剤を同一表面上に露出させた露出凹部を設けて
なり，かつ上記放熱板と露出凹部と基材裏側には連続し
た金属メッキ層が被覆してあることを特徴とする電子部
品搭載用基板にある。
本発明において最も注目すべきことは，上記対向部分
において上記露出凹部を設け，放熱板と露出凹部と基材
裏側面との間に連続した金属メッキ層を被覆しているこ
とにある。
上記露出凹部は，基材と放熱板の両者の間に，またが
って形成されている。また，凹所は通常，基材の中央部
分に角状或いは円状等の凹所として形成され，また放熱
板は該凹所と相似形に設けられる。それ故，上記対向部
分は，通常は角状，円状等の環状に形成される（第３図
参照）。
また，接着材は凹所側壁と放熱板側壁との間，即ち上
記対向部分に充填されている。そして，該対向部分にお
いて設けた前記露出凹部には，接着剤が露出した状態に
ある。該接着剤の露出表面は，露出凹部の天井面とほぼ
同じ面上にある。
上記基材の材料としては，ガラス−エポキシ樹脂，ガ
ラス−ビスマレイミド−トリアジン樹脂，ガラス−ポリ
イミド樹脂等がある。また，放熱板としては，銅，鉄系
合金，銅系合金等がある。
また，接着剤としては流れ性の良い，プリプレグと称
される接着シートがある。また，接着剤の材料として
は，エポキシ樹脂，ビスマレイミド−トリアジン樹脂
（BT樹脂），ポリイミド樹脂等がある。また，金属メッ
キ層の材料としては，銅，ニッケル，金等がある。
また，上記対向部分におけるクリアランスは,0.05〜
0.3mmとすることが好ましい。0.05mm未満では，放熱板
と凹所との寸法精度が厳しくなり，一方0.3mmを越える
と接着剤層の幅が大きくなりすぎて金属メッキ層が充分
に形成されないおそれがある。
また，露出凹部の深さは,0.05〜0.2mmとすることが好
ましい。0.05mm未満では基材の厚み精度と凹部の加工精
度が厳しく，一方,0.2mmを越えると金属を加工する上で
負荷が大きすぎるからである。
更に露出凹部の幅は0.5〜2.0mmとすることが好まし
い。0.5mm未満では加工する刃の径が小さすぎて折れ易
く，一方,2.0mmを越えると加工凹部がデッドスペース
（Dead Space）となり配線有効面積に制限を受けるこ
とになるからである。
また，上記電子部品搭載用基板の製造方法としては，
基材に，電子部品搭載用の搭載穴と，該搭載穴と反対側
に放熱板接合用の凹所とを設け，該凹所には接着剤を介
して放熱板を接着すると共に該接着剤を基材裏側におけ
る凹所側壁と放熱板側壁との対向部分の開口部近くまで
充填し，次いで，該対向部分において基材と放熱板との
両者にまたがるザグリ加工を行い，上記接着剤を露出さ
せた露出凹部を形成し，その後上記放熱板と露出凹部と
基材裏側面との間に連続した金属メッキ層を形成するこ
とを特徴とする電子部品搭載用基板の製造方法がある。
上記製造方法において，最も注目すべきことは，凹所
に放熱板を接着するに当たり，接着剤を上記対向部分の
開口部近くまで充填し，次いで該対向部分を放熱板と基
材にまたがってザグリ加工して上記露出凹部を形成し，
その後金属メッキ層を形成すること，また上記露出凹部
においてはその表面に接着剤が露出していることであ
る。
また，上記接着剤に当たっては，接着剤を対向部分の
開口部に若干はみ出させることが好ましい。これによ
り，接着剤が対向部分の開口部まで完全に充填されたこ
とが確認できる。このはみ出した接着剤は，上記露出凹
部の形成の際に，対向部分における放熱板及び基材と共
に取り除かれる。
また，露出凹部の形状としては，四角状（第2C図），
半円状（第４図），三角状（第５図），楕円状（第6C
図）など，特に接着剤露出部分がメッキされ易い形状と
する。
なお，前記搭載穴内には，金属メッキ層を設ける場
合，設けない場合がある（実施例参照）。
〔作 用〕
本発明の電子部品搭載用基板においては，基材と放熱
板にまたがる前記露出凹部を設け，また該露出凹部には
接着剤を同一面上に露出させている。それ故，基材裏側
に金属メッキ層を被覆したとき，該金属メッキ層は上記
露出凹部表面に完全に形成させることとなる。
つまり，露出凹部は，その天井面が放熱板，接着剤及
び基材の順に並んで同一面上に形成されている。それ
故，金属メッキ層はこれらの間に連続して形成されるこ
ととなる。もしも，前記従来のごとく，上記対向部分に
接着剤が存在していない場合（第15図），或いは接着剤
がはみ出している状態の場合には金属メッキ層を完全に
連続形成させることができない。
また，本発明においては，接着剤を上記対向部分の間
に充填し，その後対向部分の開口部をザグリ加工して露
出凹部を形成する。そのため，接着剤は，対向部分を満
たすに充分な量を用い，場合によってははみ出させても
良い。それ故，従来のごとく接着剤がはみ出ないよう
に，かつ充填するに丁度良い量に調整する必要もない。
また，本発明においては，前記第９図に示した従来技
術のごとく対向部分の間隔を大きくする必要がない。そ
れ故，放熱板はパターン形成に可能な限り，大きくする
ことができ，放熱性を向上させることができる。
また，本発明においては，放熱板，露出凹部，基材裏
側に連続した金属メッキ層が形成してあるので，電子部
品搭載部分に基材裏側から湿気が浸入することがない。
〔効 果〕
したがって，本発明によれば，上記対向部分における
金属メッキ層を確実に形成し，接着剤量の調整の必要が
なく，放熱性及び耐湿性に優れた電子部品搭載用基板を
提供することができる。
また，本発明の製造方法によれば，上記のごとき優れ
た電子部品搭載用基板を製造することができる。
〔実施例〕
第１実施例 本発明の実施例にかかる電子部品搭載用基板につき，
第１図〜第３図を用いて説明する。
本例の電子部品搭載用基板１は，第１図に示すごと
く，基材10と該基材10に設けた電子部品搭載用の搭載穴
13と，該搭載穴13の反対側に設けた該搭載穴13よりも大
きい凹所11（第2A図参照）と，該凹所11内に接着剤３を
介して固着され，その背面を上記搭載穴13に露出させた
放熱板２とよりなる。
そして，上記基材10の裏側において，凹所11の側壁12
と放熱板２の側壁21とが対向している対向部分には，露
出凹部４を有してなる。該露出凹部４は，放熱板２と基
材10の両者にまたがって，上記対向部分において形成し
てある。そして，該露出凹部４の天井面は，放熱板，露
出した接着剤，基材が同一面上にある。また，上記放熱
板と露出凹部と基材裏側には連続した金属メッキ層75が
被覆してある。
また，基材10表側においては，搭載穴13の内面に金属
メッキ層76が形成され，基材上面にはパターン94が形成
してある。更に，基材10のスルーホール98には，導体ピ
ン99が挿入してある。スルーホール98の内部には金属メ
ッキ層981が形成してある。
次に上記電子部品搭載用基板１の製造方法につき，第
2A図〜第2E図を用いて説明する。
まず，第2A図に示すごとく，基材10の裏側に，放熱板
配設用の凹所11のザグリ加工により設ける。該凹所11
は，側壁12と天井面111を有する。また，基材10は，銅
箔19を貼った銅張積層板である。
次に，第2B図に示すごとく，上記凹所11内に接着剤３
を介して放熱板２を接着する。このとき，接着剤３は，
凹所11の天井面111と放熱板２の間に，及び凹所11の側
壁12と放熱板２の側壁21との間，即ち対向部分120内に
充填される。また，接着剤３は，対向部分120の開口部1
21より外部にはみ出し（溢流）て，はみ出し部31を形成
している。そのため，放熱板２と凹所11との間は，接着
剤によって完全に満たされている。
次に，第2C図に示すごとく，上記対向部分120におい
て基材10と放熱板２との両者にまたがるザグリ加工を行
い，露出凹部４を形成する。該露出凹部４の天井面は，
基材１に形成された段部14と，放熱板２に形成された段
部21と，両者の間に露出した接着剤３の露出面32とより
なり，これらは同一面上にある。
一方，基材の表側においては，電子部品搭載用の搭載
穴13をザグリ加工により形成し，放熱板２の背面を露出
させる。また，該搭載穴13においては，その側壁131と
接着剤の露出面33とは同一面上にある。また，該搭載穴
13は，前記凹所11よりも小さい穴である。
次に，第2D図に示すごとく，基材10の裏側において，
放熱板2,露出凹部4,基材10の表面に連続した金属メッキ
層75を形成する。また，基材10の表側においても搭載穴
13に金属メッキ層76を形成する。これら金属メッキ層の
形成は，同時に行う。
その後，第2E図に示すごとく，パターン94の形成を行
う。以上により，電子部品搭載用基板が製造される。こ
のものは，前記第１図に示したものと同様である。
また，上記電子部品搭載用基板１の裏側は，前記第2E
図，第３図に示すごとく，基材10の上に連続した金属メ
ッキ層75が形成されている。
上記のごとく，本例の電子部品搭載用基板１は，前記
対向部分120において，基材１と放熱板２にまたがる露
出凹部４を形成し，基材1,露出凹部4,放熱板２に連続し
た金属メッキ層75を設けている。そして，上記露出凹部
４においては，第2C図に示すごとく，基材の段部14と接
着剤の露出面32と放熱板の段部21が同一面上にある。そ
のため，金属メッキ層75が，これらの表面に確実に連続
形成される。
また，本例では，第2B図に示すごとく，放熱板２の接
着に当たり，接着剤３のはみ出し部31を形成させてい
る。そのため，接着剤３は，放熱板２と凹所11との間に
完全に充填される。そして，このはみ出し部31は，第2C
図に示すごとく，ザグリ加工による露出凹部４形成の際
に除去される。
それ故，露出凹部４の表面には，必ず接着剤３の露出
面32が形成され，前記金属メッキ層75が確実に形成され
る。また，そのため，従来のごとく，接着剤のはみ出し
防止，接着剤の充填等のために，接着剤量の調整を行う
必要がない。
また，前記第９図に示した従来技術のごとく対向部分
の間隔を大きくする必要がない。そのため，放熱板は，
凹所内に，できるだけ大きく配設することができ，放熱
性が向上する。また，放熱板，露出凹部，基材裏側に，
連続した金属メッキ層75が形成されているので，電子部
品搭載部分に基材裏側から湿気が浸入することもない。
第２実施例 本例は，第４図〜第６図に示すごとく，第１実施例に
おける露出凹部４の形状を種々変えたものである。
即ち，第４図に示す露出凹部４は，半円状で基材１の
円弧状面141と，接着剤の露出面32と，放熱板の円弧状
面212とよりなる。
また，第５図に示す露出凹部４は，三角状で，基材１
の斜面142と，接着剤の露出面32と放熱板の斜面213とよ
りなる。
更に，第６図に示す露出凹部４は，略楕円状で，基材
１の孤面143と接着剤の露出面32と，放熱板の孤面214と
よりなる。
上記いずれの露出凹部においても，上記の各表面は，
連続した面上にある。それ故，第１実施例と同様に，そ
の表面には連続した金属メッキ層を確実に形成でき，同
様の効果を得ることができる。
第３実施例 上記第１実施例における具体例について示す。
本例においては，基材10として，厚さ1.6mmのビスマ
レイミド−トリアジン樹脂（BT樹脂）材の銅張積層板を
用いた。
放熱板配設用の凹所11は，深さ1.2mm,タテ，ヨコ各20
mmの角状凹所とした。放熱板２としては銅板を用い，そ
の厚みは1.2mm,タテ，ヨコ各19.8mmの角板であった。そ
のため，凹所11と放熱板２間の対向部分120のクリアラ
ンスは，約0.1mmである。
接着剤３としては,BT樹脂のプリプレグ接着剤を用い
た。その接着にあたっては,170℃で加熱圧着した。その
とき，はみ出し部31の高さは約0.1mmであった。また，
露出凹部４（第2C図）の深さは,0.1mm,幅1.0mmであっ
た。該露出凹部４は対向部分120に沿って四角環状を呈
している。
金属メッキ層75,76は，無電解方法又は電解方法によ
り形成し，金属メッキ層の厚みは約20μｍであった。ま
た，金属メッキ層75は，放熱板2,露出凹部4,基材裏側面
に連続して，確実に形成されていた。金属メッキ層76も
同様に連続形成されていた。
なお，比較のために，第2B図に示すごとく，接着剤の
はみ出し部31があるまで，金属メッキ層75の形成を行っ
た。しかし，接着剤のはみ出し部31において，金属メッ
キ層が被覆されていないメッキ不良部分を，各所で生じ
ていた。
第４実施例 本例は，第７図及び第８図に示すごとく，第１実施例
において，搭載穴13の金属メッキ層76の上方部の形状を
変えたものである。
即ち，第７図に示す電子部品搭載用基板１は，電子部
品搭載用の搭載穴13内に設ける金属メッキ層76におい
て，その上方部を搭載穴13の側壁上端部133の上面まで
設け,L形状の開口部761を形成したものである。これに
より，金属メッキ層76を搭載穴13に対して，強固に密着
形成することができる。
また，第８図に示す電子部品搭載用基板１は，上記金
属メッキ層76において，その上端面762を搭載穴の側壁
上端部133まで形成するが，第７図のごとくＬ形状の開
口部は設けていない。つまり，金属メッキ層76の上端面
762は，基材10の上面よりも下方にある。これにより，
第８図に示すごとく，上記搭載穴13内に電子部品38を搭
載し，パターン94との間にボンディングワイヤー381を
接続したとき，該ボンディングワイヤー381が金属メッ
キ層76と接触することがない。それ故，かかる接触によ
る電気的短絡を生ずることがない。
また，上記両電子部品搭載用基板とも，第１実施例と
同様の効果を有する。
第５実施例 本例は，第９図〜第11図に示すごとく，放熱板２に対
して放熱フィン５を取付ける場合を考慮して，放熱板下
面25と基材下面102との間の距離を種々に変えたもので
ある。
即ち，第９図に示す電子部品搭載用基板１は，放熱板
下面25が基材下面102よりも下方に突出する状態で放熱
板２を設けたものである。これにより，放熱板下面25に
金属メッキ層75を介して放熱フィン５を接合したとき，
放熱フィン５の上面52とランド97下面との間に充分な間
隔を取ることができる。それ故，放熱フィンとランド97
等の導体回路が短絡することがない。
また，第10図に示す電子部品搭載用基板１は，放熱板
下面25が基材下面102とほぼ同じ面となる状態で，放熱
板２を設けたものである。そして，放熱板２に金属メッ
キ層75を介して放熱フィン５を接続する。この場合に
は，放熱フィン５は，放熱板下面25とほぼ同じ形状の突
出した脚部53により，放熱板２に接合する。かかる電子
部品搭載用基板によれば，全体として厚みの小さい，放
熱フィン付き電子部品搭載用基板を得ることができる。
更に，第11図に示す電子部品搭載用基板１は，放熱板
下面25が基材下面102よりも内方に位置する状態で，放
熱板２を設けたものである。そして，放熱板２に金属メ
ッキ層75を介して放熱フィン５を接合する。該放熱フィ
ン５の脚部54は，露出凹部４の側壁43に嵌合する大きさ
の外形を有する。上記によれば，放熱フィン５の接合に
際して，放熱フィン５の脚部54を露出凹部４の側壁43に
嵌合させることにより，放熱フィン５の接合位置決めが
できる。それ故，放熱フィン５の接合走査が容易であ
る。
また，上記第９図〜第11図に示したいずれの電子部品
搭載用基板も，第１実施例と同様の効果を有する。
第６実施例 本例は，第12図及び第13図に示すごとく，電子部品搭
載用の搭載穴13内の金属メッキ層の有無に関するもので
ある。
即ち，第12図に示す電子部品搭載用基板１は，搭載穴
13内に金属メッキ層を設けることなく，放熱板２に直接
に電子部品38を接着している。この場合，放熱板２とし
て銅を，また接着剤として銀エポキシ系接着剤を用いた
場合には，放熱板２上に生成した酸化銅が両者の接合強
度を一層向上させる役目を果たす。それ故，放熱板２と
電子部品38との接合が一層強固となる。
また，第13図に示す電子部品搭載用基板１は，搭載穴
13内の底面にのみNi−Auの金属メッキ層76を形成したも
のである。そして，電子部品38と上記金属メッキ層76と
の間にボンディングワイヤー382を接続する。これによ
り，放熱板２をアースとして使用する。
かかる電子部品搭載用基板１においては，基材10の表
面に銅パターンを形成した後に，搭載穴13を形成し，そ
の後搭載穴13の底面にのみNi−Au金属メッキ層76を形成
し，次いで上記ボンディングワイヤー382を接続する工
程を取ることができる。
そのため，基材10に搭載穴13が形成し，その後にパタ
ーンを形成する方法（第１実施例）の場合のごとく，パ
ターン形成の際に搭載穴13内にマスクを設ける必要がな
い。それ故，パターン形成が容易である。
上記いずれかの電子部品搭載用基板も，第１実施例と
同様の効果がある。
【図面の簡単な説明】
第１図〜第３図は第１実施例の電子部品搭載用基板を示
し，第１図はその断面図，第2A図〜第2E図はその製造工
程説明図，第３図は第2E図の裏面図，第４図〜第６図は
第２実施例における露出凹部の形状を示す図，第７図及
び第８図は第４実施例における電子部品搭載用基板の断
面図，第９図〜第11図は第５実施例における電子部品搭
載用基板の断面図，第12図及び第13図は第６実施例にお
ける電子部品搭載用基板の断面図，第14A図〜第15図は
従来の電子部品搭載用基板を示し，第14A図〜第14E図は
その製造工程説明図，第15図はその断面図，第16図は他
の従来の電子部品搭載用基板の断面図である。 １……電子部品搭載用基板， 10……基材， 11……凹所， 12……凹所側壁， 120……対向部分， ２……放熱板， 21……放熱板側壁， ３……接着剤， 31……はみ出し部， 38……電子部品， ４……露出凹部， 75,76……金属メッキ層，
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/02

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】基材と，該基材に設けた電子部品搭載用の
    搭載穴と，該搭載穴の反対側に設けた該搭載穴よりも大
    きい凹所と，該凹所内の天井面及び側壁に対して接着剤
    を介して固着されその背面を上記搭載穴に露出させた放
    熱板とよりなる電子部品搭載用基板において， 基材裏側における上記凹所の側壁と放熱板の側壁とが対
    向している対向部分には，基材と放熱板の両者にまたが
    ると共に上記接着剤を同一表面上に露出させた露出凹部
    を設けてなり， かつ上記放熱板と露出凹部と基材裏側には連続した金属
    メッキ層が被覆してあることを特徴とする電子部品搭載
    用基板。
JP1291756A 1989-11-09 1989-11-09 電子部品搭載用基板 Expired - Lifetime JP2813682B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1291756A JP2813682B2 (ja) 1989-11-09 1989-11-09 電子部品搭載用基板
KR1019900017961A KR100236889B1 (ko) 1989-11-09 1990-11-07 전자부품 탑재용 기판 및 그 제조방법
EP90121413A EP0427265B1 (en) 1989-11-09 1990-11-08 Electronic part mounting board and method of manufacturing the same
DE69013462T DE69013462T2 (de) 1989-11-09 1990-11-08 Montageplatte für eine elektronische Anordnung und Verfahren zu ihrer Herstellung.
US07/611,084 US5124884A (en) 1989-11-09 1990-11-09 Electronic part mounting board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1291756A JP2813682B2 (ja) 1989-11-09 1989-11-09 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JPH03152985A JPH03152985A (ja) 1991-06-28
JP2813682B2 true JP2813682B2 (ja) 1998-10-22

Family

ID=17773014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1291756A Expired - Lifetime JP2813682B2 (ja) 1989-11-09 1989-11-09 電子部品搭載用基板

Country Status (5)

Country Link
US (1) US5124884A (ja)
EP (1) EP0427265B1 (ja)
JP (1) JP2813682B2 (ja)
KR (1) KR100236889B1 (ja)
DE (1) DE69013462T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196587A (ja) * 1992-12-24 1994-07-15 Toshiba Corp 半導体装置
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5784256A (en) * 1994-09-14 1998-07-21 Kabushiki Kaisha Toshiba Portable computer having a circuit board including a heat-generating IC chip and a metal frame supporting the circuit board
US5581443A (en) * 1994-09-14 1996-12-03 Kabushiki Kaisha Toshiba Structure for cooling a circuit module having a circuit board and a heat-generating IC chip mounted on the board, and portable electronic apparatus incorporating the structure
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
KR20020044488A (ko) * 2000-12-06 2002-06-15 이계안 로봇 용접장치
DE10117020C2 (de) * 2001-04-05 2003-05-08 Unique M O D E Ag Optisches oder optoelektronisches Modul
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
FR2837061A1 (fr) * 2002-03-11 2003-09-12 Thales Sa Substrat multicouches ceramique pour composant de puissance, module et circuit electronique comportant le substrat et procede de fabrication du substrat
JP3896961B2 (ja) * 2002-12-12 2007-03-22 ソニー株式会社 熱輸送装置および熱輸送装置の製造方法
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
JP5515450B2 (ja) * 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
CN113923848B (zh) * 2020-07-10 2023-07-21 庆鼎精密电子（淮安）有限公司 电路板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
JPS5932191A (ja) * 1982-08-18 1984-02-21 イビデン株式会社 プリント配線基板とその製造方法
US4561011A (en) * 1982-10-05 1985-12-24 Mitsubishi Denki Kabushiki Kaisha Dimensionally stable semiconductor device
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
JPS60160564U (ja) * 1984-03-31 1985-10-25 イビデン株式会社 プラグインパツケ−ジ基板
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPS6134990A (ja) * 1984-07-25 1986-02-19 イビデン株式会社 電子部品搭載用基板およびその製造方法
US4835598A (en) * 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board

Also Published As

Publication number Publication date
EP0427265B1 (en) 1994-10-19
DE69013462D1 (de) 1994-11-24
EP0427265A2 (en) 1991-05-15
JPH03152985A (ja) 1991-06-28
EP0427265A3 (en) 1992-02-26
KR910011105A (ko) 1991-06-29
KR100236889B1 (ko) 2000-01-15
US5124884A (en) 1992-06-23
DE69013462T2 (de) 1995-05-18

Similar Documents

Publication Publication Date Title
JP2813682B2 (ja) 電子部品搭載用基板
US6891732B2 (en) Multilayer circuit board and semiconductor device using the same
US4773955A (en) Printed wiring board for mounting electronic parts and process for producing the same
KR100825451B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
US6221694B1 (en) Method of making a circuitized substrate with an aperture
US6207354B1 (en) Method of making an organic chip carrier package
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JPH0155591B2 (ja)
JP2784521B2 (ja) 多層電子部品塔載用基板及びその製造法
JPS63114299A (ja) プリント配線板
JPH0413874B2 (ja)
JP2784523B2 (ja) 電子部品搭載用基板
JP2784525B2 (ja) 電子部品搭載用基板
JP2809316B2 (ja) 電子部品搭載用基板
JPH04142068A (ja) 電子部品搭載用基板及びその製造方法
JP3373084B2 (ja) 半導体パッケージ
JPH0376795B2 (ja)
JP2795280B2 (ja) 電子部品搭載用基板
JPH04340293A (ja) プリント配線基板の製造方法
JPH09102565A (ja) 半導体パッケージ
JPH0629421A (ja) 電子部品搭載用基板
JP2891254B2 (ja) 面付実装用電子部品
JPH0555401A (ja) プリント配線基板
JPS6218075Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12