JP2012156528A - 積層型半導体装置及び積層型半導体装置の製造方法 - Google Patents

積層型半導体装置及び積層型半導体装置の製造方法 Download PDF

Info

Publication number
JP2012156528A
JP2012156528A JP2012065366A JP2012065366A JP2012156528A JP 2012156528 A JP2012156528 A JP 2012156528A JP 2012065366 A JP2012065366 A JP 2012065366A JP 2012065366 A JP2012065366 A JP 2012065366A JP 2012156528 A JP2012156528 A JP 2012156528A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
relay
connection
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012065366A
Other languages
English (en)
Inventor
Yasuhiro Niima
康弘 新間
Masanori Onodera
正徳 小野寺
Koichi Meguro
弘一 目黒
Koji Taya
耕治 田谷
Junji Tanaka
淳二 田中
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2012065366A priority Critical patent/JP2012156528A/ja
Publication of JP2012156528A publication Critical patent/JP2012156528A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

【課題】積層型半導体装置の小型化を可能とする構造体を提供する。
【解決手段】積層型半導体装置６０は、積層される複数の半導体装置６１〜６４と、前記半導体装置６１〜６４が接続され、端面に設けられた電極７１１〜７３２を含む複数の中継基板７１〜７３と、前記中継基板７１〜７３の端面に設けられた電極７１１〜７３２同士を接続する接続基板８１，８２とを含む。中継基板７１〜７３の端面に設けられた電極７１１〜７３２は、例えば導電性を有する接着剤又は異方性導電フィルムを介して接続基板８１，８２に接続される。これにより、複数の中継基板７１〜７３の端面に設けられた電極７１１〜７３２を接続基板８１，８２によって接続することで、接続があくまで端面のみで行われるので、接続基板８１，８２の折り曲げ部を設ける必要もないため、積層型半導体装置６０の小型化にとって有効である。
【選択図】図３

Description

本発明は、積層型半導体装置及び積層型半導体装置の製造方法に関する。
近年、移動体電話機のような携帯型電子機器や、ＩＣメモリカードのような不揮発性記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削減及び部品の小型化が要求されている。したがって、これらの機器を構成する部品のうちの主要部品である半導体素子を効率的にパッケージする技術の開発が望まれている。
そのような要求を満たすパッケージとして、半導体素子と同程度の大きさのパッケージであるチップスケールパッケージ（ＣＳＰ）、や複数の半導体素子を１つのパッケージ内に収容したマルチチップパッケージ（ＭＣＰ）、さらには複数のパッケージを積層して１つにした積層型パッケージ（Package on Package: PoP）などが提案されている。
図１は従来の積層型半導体装置を示す図である（従来技術１）。図１に示すように、積層型半導体装置１は、上パッケージ２と下パッケージ３を含む。上パッケージ２は、半導体素子２１、基板２２、半導体素子２１と基板２２を接続するワイヤ２３を含む。上パッケージ２の樹脂封止部２４は、金属を用いたモールド成形によって形成される。上パッケージ２と下パッケージ３は、はんだボール４を介して電気的に接続される。
図２は他の従来の積層型半導体装置を示す図である（従来技術２）。図２に示すように、積層型半導体装置５０は、複数のパッケージ５１〜５３をはんだボールを介してフレキシブル基板５４に接続している。また、積層型半導体装置の他の従来例として以下のようなものが提案されている。
特許文献１は、従来技術２と同様に、フレキシブル基板を用いた積層型半導体装置が開示されている。特許文献２の積層型半導体装置は、中継基板の端部表面に搭載されたスペーサの側面に電極を設け、この電極同士を接続基板で接続している。特許文献３の積層型半導体装置は、中継基板の両面に施されている配線が基板側面の配線を介して相互に接続されている。特許文献４の積層型半導体装置は、側面に電極を有する複数個の半導体チップを積層した積層体の側面で電極同士を電極接続線で接続する。
米国特許公報 ６，１２１，６７６号 日本国公開特許公報 特開２００１−１１１１９２号 日本国公開特許公報 特開２０００−２９４７２５号 日本国公開特許公報 特開２００２−７６１６７号
しかしながら、従来、パッケージを積層させるためには、積層可能な上下のパッケージの電極（ランド）位置を一致させる構成を持った専用の上下パッケージが使われていた。この上下パッケージを夫々モールド成形によって製作する場合、モールド金型の作製に通常１〜２ヶ月の時間を要する。サンプルの仕様は搭載するデバイスによって幾通りも存在し、パッケージサイズも多岐にわたる。このため、要求があってからサンプルを提出するまでに時間がかかってしまう場合があった。
また、上記従来のフレキシブル基板を用いた積層型半導体装置では、フレキシブル基板の折り曲げて折り畳んだ構造をとっているため、フレキシブル基板の折り曲げた部分が半導体装置の外形からはみ出してしまうので、パッケージの小型化にとって障壁となる問題があった。
特許文献２に記載の技術では、スペーサを配設するための面積を中継基板の外周部に確保しなければならないため、パッケージ面積を小型化しようとする点で不利となる。また、特許文献３に記載の技術では、中継基板の両面に施されている配線が基板側面の配線を介して相互に接続されており、中継基板同士の相互接続には関与していないものの、特許文献２に記載の技術と同様に中継基板同士の接続に使用する電極が中継基板の外周部に存在するため、面積的に不利である。特許文献４に記載の技術では、あらかじめ決まった半導体チップのみを対象としており、種類の異なるパッケージを積層するには適用できないという問題がある。
そこで、本発明は上記問題点に鑑みてなされたもので、短納期でかつ小型の積層型半導体装置及び積層型半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、複数の半導体装置と、端面に設けられた電極を含み前記半導体装置を実装する複数の中継基板と、前記中継基板の端面に設けられた電極同士を接続する接続基板とを含む積層型半導体装置である。本発明によれば、接続があくまで端面のみで行われるので、接続基板の折り曲げ部を設ける必要もないため、積層型半導体装置の小型化にとって有効である。また、さまざまなサイズのパッケージに対応できるので、積層型半導体装置を短納期で提供することができる。
前記中継基板の端面に設けられた電極は、例えば切断されたビアホールによって形成されている。本発明によれば、電極のためのビアホールを、同一中継基板上の他のビアホールと同一の製造工程上で作られるため、従来のコネクタの後付けと異なり、新たな部品を使用せず、コストの上昇も押されることができる。前記中継基板の端面に設けられた電極は、例えば切断され内部に導電性樹脂が充填されたビアホールによって形成されている。
前記中継基板の端面に設けられた電極は、例えば、導電性を有する接着剤又は異方性導電フィルムを介して前記接続基板に接続される。導電性を有する接着剤は、塗布したい箇所だけを狙ってディスペンサ等で供給することができるため、中継基板と接続基板の接続を安定して行うことができる。異方性導電フィルムについても電極部だけで電気的な接続を図ることができ、接着材厚が常に一定であるため、寸法ばらつきが小さく、予めフィルムを接続基板に設けておくことによって工数の削減も図れるといった利点もある。前記接続基板は、例えばフレキシブル基板によって構成されている。本発明によれば、接続基板を変形させた状態でも接続できるため、中継基板間の寸法の変化に対応することができ、接続不良歩留まりの低下を防止することができる。
前記接続基板は、たとえば配線層が単層又は多層で構成されるフレキシブル基板で構成されている。前記中継基板の端面に設けられた電極と前記接続基板との接続が、前記中継基板の複数辺になされているのが好ましい。
本発明は、前記接続基板の内側に搭載される電子部品をさらに含む。本発明によれば、外形寸法を損なうことなく、電子部品を搭載することができる。前記中継基板は、例えば下段の半導体装置に固定されている。本発明によれば、位置決めが安定となり、製造歩留まりの影響を無くすことができる。前記中継基板は、例えば下段の半導体装置に接着剤を介して固定されている。本発明によれば、双方が接着剤で固定されるので、位置決めが安定となり、製造歩留まりの影響を無くすことができる。前記接着剤は、たとえばフィルム状の接着剤によって構成されている。本発明によれば、フィルムの厚さは一定であるため、中継基板の平行度を確保することができ、接続基板の接続不良に起因する製造歩留まりの低下を防ぐことができる。
本発明は、それぞれ電極が端面に設けられた複数の中継基板に半導体装置を実装する工程と、前記各中継基板の端面に設けられた電極同士を、接続基板を介して接続する工程とを含む積層型半導体装置の製造方法である。本発明によれば、接続があくまで端面のみで行われるので、接続基板の折り曲げ部を設ける必要もないため、積層型半導体装置の小型化にとって有効である。また、さまざまなサイズのパッケージに対応できるので、積層型半導体装置を短納期で提供することができる。
本発明は、前記中継基板を含みビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程をさらに含む。本発明によれば、電極のためのビアホールを、同一中継基板上の他のビアホールと同一の製造工程上で作られるため、従来のコネクタの後付けと異なり、新たな部品を使用せず、コストの上昇も押されることができる。本発明は、前記中継基板を含み導電性樹脂が充填されたビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程をさらに含む。
本発明は、前記中継基板を含み金属膜が内部に施されたビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程と、前記電極に導電性接着剤又は異方性導電性フィルムを供給する工程とをさらに含む。本発明によれば、ビアホールへの導電性接着剤の充填が困難な場合でも、接続基板を中継基板に接続することができる。
本発明によれば、短納期でかつ小型の積層型半導体装置及び積層型半導体装置の製造方法を提供することができる。
従来の積層型半導体装置を示す図である。 他の従来の積層型半導体装置を示す図である。 本発明の実施形態に係る積層型半導体装置を示す図である。 中継基板の端面に設けられた電極と接続基板の接続状態を示す図である。 中継基板の端面に設けられた電極と接続基板との接続状態の他の例を示す図である。 中継基板の他の構成例を示す図である。 接続基板の表面上に電子部品が搭載されている積層型半導体装置を示す図である。 積層型半導体装置の第１の製造方法のうち、ビアホールの切断工程を示す図である。 積層型半導体装置の第２の製造方法のうち、ビアホール切断工程を示す図である。 積層型半導体装置の第２の製造方法のうち、中継基板と接続基板とを電気的に接続する工程を示す図である。
以下、添付の図面を参照して本発明の実施形態を説明する。図３は、本発明の実施形態に係る積層型半導体装置を示す図である。図３に示すように、積層型半導体装置６０は、積層される複数の半導体装置６１〜６４と、半導体装置６１〜６４が接続され、端面に設けられた電極７１１〜７３２を含む複数の中継基板７１〜７３と、複数の中継基板７１〜７３の端面に設けられた電極７１１〜７３２同士を接続する接続基板８１、８２とを含む。例えば、半導体装置６２は、半導体素子６２１、基板６２２、半導体素子６２１と基板６２２を接続するワイヤ６２３及び樹脂封止部６２５を含み、はんだボール６２４を介して、中継基板７１の端子に接続される。
図４は、中継基板の端面に設けられた電極と接続基板の接続状態を示す図である。中継基板７２の２辺には多数の電極７２１及び７２２が形成されている。これら電極７２１及び７２２は半導体装置６３の下に設けられている端子に配線パターン７２３を介して接続されている。中継基板７２の端面に設けられた電極７２１、７２２は、導電性接着剤９３、９４を介して接続基板８１、８２にそれぞれ接続される。このように導電性接着剤を用いることにより、塗布したい箇所だけを狙ってディスペンサ等で供給することができるため、中継基板と接続基板の接続を安定して行うことができる。この導電性接着剤に代えて異方性導電フィルムを用いてもよい。異方性導電フィルムを用いることにより、電極部だけで電気的な接続を図ることができ、接着材厚が常に一定であるため、寸法ばらつきが小さく、予めフィルムを接続基板に設けておくことによって工数の削減も図れるといった利点もある。
図５は、中継基板の端面に設けられた電極と接続基板との接続状態の他の例を示す図である。図５では、中継基板の端面に設けられた電極と接続基板との接続が、中継基板の３辺（複数辺）になされている例を示す。中継基板１７２の３辺には多数の電極７２１、７２２、７２４が形成されている。これら電極７２１、７２２及び７２４は半導体装置６３の下に設けられている端子に配線パターン７２３を介して接続されている。中継基板１７２の端面に設けられた電極７２１、７２２、７２４は、導電性接着剤９３、９４、９７を介して接続基板８１〜８３にそれぞれ接続される。
ここでは、中継基板の端面に設けられた電極と接続基板との接続が中継基板の３辺でなされている例について説明しているが、この接続は中継基板の少なくとも１辺になされていればよく、最大で４辺に対して接続される中継基板上の全ての端子・配線を基板側面に誘導させることが面積的に困難である場合は、図５で示すように中継基板の複数端に接続基板を設けることで解決を図ることができる。４辺を接続基板で接続させると基板の内側で閉じた空間が生まれ、リフロー等の熱印加時に膨張による破断が発生する恐れがある場合がある。この場合は、接続基板は最大３辺で接続させることが望ましい。
再度図３を参照すると、接続基板８１及び８２は、例えばフレキシブル基板で構成されている。また、接続基板８１及び８２は、配線層が単層又は多層で構成されるフレキシブル基板で構成される。図３に示す例では、接続基板８１及び８２は、単層の配線層８１２と単層の保護層８１３により構成されている。この配線層８１２を経由して、各々の半導体装置６１乃至６４は電気的に中継基板７３に形成されたはんだボールに接続される。配線パターンが多い場合には、単層の配線層８１２に代えて多層の配線層を用いてもよい。接続基板８１及び８２をフレキシブル基板で構成することにより、基板を変形させた状態でも接続できるため、中継基板間の寸法の変化に対応することができ、接続不良歩留まりの低下を防止することができる。したがって、中継基板間の間隙や平行度が常に一定とは限らないため、リジット基板では間隙の大きさや相互の平行度によっては接続不良が発生する可能性があるという従来の問題点が解消される。
また、中継基板７１及び７２は、下段の半導体装置６３、６４に接着剤９７、９８を介して固定されている。接続基板８１、８２を中継基板７１、７２に接続する際、中継基板７１、７２が下段の半導体装置６３、６４に固定されていないと接続基板８１、８２を接続する際に双方の位置決めが不安定となり、製造歩留まりに影響を及ぼす恐れがある。この影響は、中継基板の面積が比較的大きい場合に懸念される。このように、中継基板７１、７２を下段の半導体装置６３、６４に接着剤９７、９８を介して固定することによって、双方が接着剤で固定されるので、位置決めが安定となり、製造歩留まりの影響を無くすことができる。
また、接着剤９７、９８はフィルム状接着剤であるのが好ましい。接着剤９７、９８にフィル状の接着剤を用いることによって、フィルムは厚さが一定であるため、中継基板７１、７２の平行度を確保することができ、接続基板８１、８２の接続不良に起因する製造歩留まりの低下を防ぐことができる。フィルムは、熱印加によって接着力が発現する一体型の材料でも、コアフィルムに接着剤が両面に塗布されている三層型でも構わない。
図６は、中継基板の他の構成例を示す図である。図６に示すように、中継基板２７２には、４辺に電極７２１、７２２、７２４及び７２５が形成された例が示されている。端子７２６には半導体装置のはんだボールが接続され、中継基板２７２の内部に設けられた配線を介して、電極７２１、７２２、７２４及び７２５に接続される。中継基板２７２の端面に設けられた電極７２１、７２２、７２４及び７２５の配列ピッチ（Ｂ）は、中継基板２７２の表面上に形成された端子７２６のピッチ（Ａ）よりも小さい。中継基板上の全ての端子・配線を基板側面に誘導させる際に、中継基板の端面に設けられた電極の配列ピッチを小さくすることにより、配線の引き回しに余裕が生まれる利点がある。
図７は、接続基板の表面上に電子部品が搭載されている積層型半導体装置１６０の例を示す図である。図７に示すように、接続基板８１及び８２の内側の表面上に搭載されるチップ部品（電子部品）１６１及び１６２が搭載されている。接続基板８１及び８２の内側に電子部品を搭載することにより、外形寸法を損なうことなく、電子部品を搭載することができる。搭載する電子部品は、例えばチップコンデンサ、チップ抵抗などのチップ部品である。これらの部品の多くはＬＳＩパッケージや半導体素子の高さよりも小さいため、中継基板の間隙に配置されることができる。
図８は、第１の積層型半導体装置の製造方法のうち、中継基板の製造工程を示す図であり、同図（ａ）は切断前の中継基板の一部を、（ｂ）は（ａ）のＡ−Ａ’断面図を、（ｃ）は切断後の中継基板を、（ｄ）は（ｃ）のＢ−Ｂ’断面図をそれぞれ示す。ここでは中継基板と接続基板の接続手段（例えば図６の電極７２１）として導電性樹脂を充填したビアホールを用いた例を示す。同図（ａ）に示すように、基板３７２には、端子３７３、３７４、ビアホール３７５、端子３７３、３７４及びビアホール３７５を接続する配線パターン３７７が形成されている。ビアホール３７５内には、導電性接着剤３７６が充填されている。基板３７２をビアホール３７５に沿って切断することで、同図（ｃ）に示すように、中継基板の端面に電極３８１、３８２が形成される。つまり、中継基板の端面に設けられた電極は、切断され内部に導電性樹脂が充填されたビアホールによって形成されている。
このように、中継基板を含み導電性樹脂が充填されたビアホール３７５を持つ基板３７２をビアホール３７５に沿って切断することでその切断面を基板端面に露出させ、接続基板に接続させる電極とすることができる。ビアホールは、同一中継基板上の他のビアホールと同一の製造工程で作られるため、従来のコネクタの後付けと異なり、新たな部品を使用せず、コストの上昇も押されることができる。ビアホールの形成は、電極を接続に十分なサイズとし、また生産効率を上げるため、フォトリソグラフィー法よりもドリルによる穴あけによる方法が望ましい。
図９は、第２の積層型半導体装置の製造方法のビアホール切断工程を示す図であり、同図（ａ）は切断前の中継基板の一部を、（ｂ）は（ａ）のＣ−Ｃ’断面図を、（ｃ）は切断後の中継基板を、（ｄ）は（ｃ）のＤ−Ｄ’断面図を示す。図１０（ｅ）は、第２の積層型半導体装置の製造方法のうち、導電性接着剤を介して中継基板と接続基板とを電気的に接続する工程を示す平面図、（ｆ）はその正面図である。図９（ａ）に示すように、基板４７２には、端子４７３、４７４、ビアホール４７５、端子４７３、４７４及びビアホール４７５を接続する配線パターン４７６が形成されている。
ビアホール４７５には、内側に金属膜４７７が施されている。同図（ａ）の状態から、中継４７２に形成されたビアホール４７５を切断すると、同図（ｃ）に示すように中継基板の端面に電極４８１、４８２が形成される。図１０に示すように、切断したビアホールによって形成された電極４８２に導電性接着剤９３又は異方性導電性フィルムを供給し、各中継基板４７２の端面に設けられた電極同士を、接続基板８１、８２に接続する。このように、中継基板を含み金属膜が内部に施されたビアホールを持つ基板をビアホールに沿って切断することでその切断面を基板端面に露出させ、接続基板に接続させる電極とすることができる。ビアホールは、同一中継基板上の他のビアホールと同一の製造工程で作られるため、従来のコネクタの後付けと異なり、新たな部品を使用せず、コストの上昇も押されることができる。ビアホールの形成は、電極を接続に十分なサイズとし、また生産効率を上げるため、フォトリソグラフィー法よりもドリルによる穴あけによる方法が望ましい。ビアホールへの導電性接着剤の充填が困難な場合でも、接続基板を中継基板に接続する際に、接続基板側の電極、若しくは中継基板の電極側に導電性接着剤、若しくは異方性導電性フィルムを供給してから接続することができる。
次に、積層型半導体装置の製造方法について説明する。積層型半導体装置の製造方法は、それぞれ電極が端面に設けられた複数の中継基板に半導体装置を実装する第１工程と、前記中継基板を含みビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する第２工程と、前記各中継基板の端面に設けられた電極同士を、接続基板を介して接続する第３工程とを含む。第２工程に代えて、前記中継基板を含み導電性樹脂が充填されたビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程を含むようにしても良い。また第２工程に代えて、前記中継基板を含み金属膜が内部に施されたビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程と、前記電極に導電性接着剤又は異方性導電性フィルムを供給する工程とをさらに含むようにしても良い。
以上のように、複数の中継基板７１〜７３の端面に設けられた電極７１１〜７３２を接続基板８１、８２によって接続することで、接続があくまで端面のみで行われるので、接続基板８１、８２に折り曲げ部を設ける必要もないため、積層型半導体装置の小型化にとって有効である。
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。

Claims (15)

  1. 複数の半導体装置と、
    端面に設けられた電極を含み前記半導体装置を実装する複数の中継基板と、
    前記中継基板の端面に設けられた電極同士を接続する接続基板とを含む積層型半導体装置。
  2. 前記中継基板の端面に設けられた電極は、切断されたビアホールによって形成されている請求項１に記載の積層型半導体装置。
  3. 前記中継基板の端面に設けられた電極は、切断され内部に導電性樹脂が充填されたビアホールによって形成されている請求項１に記載の積層型半導体装置。
  4. 前記中継基板の端面に設けられた電極は、導電性を有する接着剤又は異方性導電フィルムを介して前記接続基板に接続されている請求項１に記載の積層型半導体装置。
  5. 前記接続基板は、フレキシブル基板である請求項１に記載の積層型半導体装置。
  6. 前記接続基板は、配線層が単層又は多層で構成されているフレキシブル基板である請求項１に記載の積層型半導体装置。
  7. 前記中継基板の端面に設けられた電極と前記接続基板との接続が、前記中継基板の複数辺になされている請求項１に記載の積層型半導体装置。
  8. 前記接続基板の内側に搭載される電子部品をさらに含む請求項１乃至請求項７のいずれか一項に記載の積層型半導体装置。
  9. 前記中継基板は、下段の半導体装置に固定されている請求項１に記載の積層型半導体装置。
  10. 前記中継基板は、下段の半導体装置に接着剤を介して固定されている請求項１に記載の積層型半導体装置。
  11. 前記接着剤は、フィルム状の接着剤である請求項１０に記載の積層型半導体装置。
  12. それぞれ電極が端面に設けられた複数の中継基板に半導体装置を実装する工程と、
    前記各中継基板の端面に設けられた電極同士を、接続基板を介して接続する工程とを含む積層型半導体装置の製造方法。
  13. 前記中継基板を含みビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程をさらに含む請求項１２に記載の積層型半導体装置の製造方法。
  14. 前記中継基板を含み導電性樹脂が充填されたビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程をさらに含む請求項１２に記載の積層型半導体装置の製造方法。
  15. 前記中継基板を含み金属膜が内部に施されたビアホールを持つ基板を該ビアホールに沿って切断することで前記中継基板の端面に設けられた電極を形成する工程と、
    前記電極に導電性接着剤又は異方性導電性フィルムを供給する工程とをさらに含む請求項１２に記載の積層型半導体装置の製造方法。
JP2012065366A 2012-03-22 2012-03-22 積層型半導体装置及び積層型半導体装置の製造方法 Pending JP2012156528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012065366A JP2012156528A (ja) 2012-03-22 2012-03-22 積層型半導体装置及び積層型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012065366A JP2012156528A (ja) 2012-03-22 2012-03-22 積層型半導体装置及び積層型半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007501458A Division JP4991518B2 (ja) 2005-01-31 2005-01-31 積層型半導体装置及び積層型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012156528A true JP2012156528A (ja) 2012-08-16

Family

ID=46837873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012065366A Pending JP2012156528A (ja) 2012-03-22 2012-03-22 積層型半導体装置及び積層型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012156528A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324696B2 (en) 2013-08-29 2016-04-26 Samsung Electronics Co., Ltd. Package-on-package devices, methods of fabricating the same, and semiconductor packages

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03506105A (ja) * 1989-05-19 1991-12-26 トローブ・テクノロジー・インコーポレーテッド 改善された三次元的回路構成要素組立体およびこれに対応する方法
JPH06333983A (ja) * 1993-05-19 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0823047A (ja) * 1994-07-06 1996-01-23 Hitachi Cable Ltd Ｂｇａ型半導体装置
JPH08279588A (ja) * 1995-04-05 1996-10-22 Sony Corp 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2001326441A (ja) * 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
JP2002246417A (ja) * 2001-02-15 2002-08-30 Nippon Avionics Co Ltd フリップチップ実装方法
JP2003142652A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03506105A (ja) * 1989-05-19 1991-12-26 トローブ・テクノロジー・インコーポレーテッド 改善された三次元的回路構成要素組立体およびこれに対応する方法
JPH06333983A (ja) * 1993-05-19 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0823047A (ja) * 1994-07-06 1996-01-23 Hitachi Cable Ltd Ｂｇａ型半導体装置
JPH08279588A (ja) * 1995-04-05 1996-10-22 Sony Corp 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2001326441A (ja) * 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
JP2002246417A (ja) * 2001-02-15 2002-08-30 Nippon Avionics Co Ltd フリップチップ実装方法
JP2003142652A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324696B2 (en) 2013-08-29 2016-04-26 Samsung Electronics Co., Ltd. Package-on-package devices, methods of fabricating the same, and semiconductor packages

Similar Documents

Publication Publication Date Title
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
US7378726B2 (en) Stacked packages with interconnecting pins
JP5222509B2 (ja) 半導体装置
JP5337110B2 (ja) 半導体記憶装置
TWI423418B (zh) 半導體裝置及其製造方法、與印刷電路基板及電子設備
US20130161836A1 (en) Semiconductor package having interposer comprising a plurality of segments
US20110019370A1 (en) Flexible circuit module
US20150028474A1 (en) Semiconductor package and method of manufacturing the semiconductor package
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US9379089B2 (en) Electrical system and core module thereof
TWI536523B (zh) 具有垂直互連的積體電路封裝系統及其製造方法
US9119320B2 (en) System in package assembly
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
JP2006196709A (ja) 半導体装置およびその製造方法
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
JP2011181697A (ja) 半導体パッケージおよびその製造方法
JP2012156528A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
JP5166903B2 (ja) 半導体装置
TWI435667B (zh) 印刷電路板組件
TWI807801B (zh) 半導體裝置、電子機器及半導體裝置的製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
KR20070100338A (ko) 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
JP6352876B2 (ja) 半導体装置の製造方法
JP2010056121A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131220