KR20070100338A - 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법 - Google Patents

적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070100338A
KR20070100338A KR1020077017515A KR20077017515A KR20070100338A KR 20070100338 A KR20070100338 A KR 20070100338A KR 1020077017515 A KR1020077017515 A KR 1020077017515A KR 20077017515 A KR20077017515 A KR 20077017515A KR 20070100338 A KR20070100338 A KR 20070100338A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
relay
board
via hole
Prior art date
Application number
KR1020077017515A
Other languages
English (en)
Inventor
야스히로 신마
마사노리 오노데라
고우이치 메구로
고지 타야
준지 다나까
주니치 가사이
Original Assignee
스펜션 엘엘씨
스펜션 저팬 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨, 스펜션 저팬 리미티드 filed Critical 스펜션 엘엘씨
Priority to KR1020077017515A priority Critical patent/KR20070100338A/ko
Publication of KR20070100338A publication Critical patent/KR20070100338A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

적층형 반도체 장치는 적층되는 복수의 반도체 장치와, 상기 반도체 장치가 접속되고 단면에 설치된 전극을 포함하는 복수의 중계 기판과, 상기 중계 기판의 단면에 설치된 전극끼리를 접속하는 접속 기판을 포함한다. 중계 기판의 단면에 설치된 전극은, 예를 들면 도전성이 있는 접착제 또는 이방성 도전 필름을 사이에 두고 상기 접속 기판에 접속된다. 이에 따라, 복수의 중계 기판의 단면에 설치된 전극을 접속 기판에 의하여 접속함으로써, 접속이 완전하게 단면에만 이루어지므로, 접속 기판의 절곡부를 둘 필요가 없기 때문에 적층형 반도체 장치의 소형화에 유효하다. 또한, 다양한 사이즈의 패키지에 대응할 수 있으므로, 적층형 반도체 장치를 짧은 납기 기간 내에 제공할 수 있다.

Description

적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법 {LAYERED SEMICONDUCTOR DEVICE AND LAYERED SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법에 관한 것이다.
근래, 이동 전화기와 같은 휴대형 전자 기기나, IC 메모리 카드와 같은 비휘발성 기억 매체 등은 보다 소형화되고 있고, 이러한 기기나 매체의 부품수의 삭감 및 부품의 소형화가 요구되고 있다. 따라서, 이러한 기기를 구성하는 부품 중에서 주요 부품인 반도체 소자를 효율적으로 패키지하는 기술의 개발이 요구된다.
그러한 요구를 충족시키는 패키지로서 반도체 소자와 동일한 정도의 크기를가진 패키지인 칩 스케일 패키지(CSP)나, 복수의 반도체 소자를 하나의 패키지 내에 수용한 멀티 칩 패키지(MCP), 또한 복수의 패키지를 적층하여 하나로 한 적층형 패키지(Package on Package: PoP) 등이 제안되어 있다.
도 1은 종래의 적층형 반도체 장치를 나타낸 도면이다(종래 기술 1). 도 1에 도시된 바와 같이, 적층형 반도체 장치(1)는 상(上) 패키지(2)와 하(下) 패키지(3)를 포함한다. 상 패키지(2)는 반도체 소자(21), 기판(22), 반도체 소자(21)와 기판(22)을 접속하는 와이어(23)를 포함한다. 상 패키지(2)의 수지 봉지부(24)는 금 속을 사용한 몰드 성형에 의하여 형성된다. 상 패키지(2)와 하 패키지(3)는 땜납 볼(4)을 통하여 전기적으로 접속된다.
도 2는 다른 종래의 적층형 반도체 장치를 나타낸 도면이다(종래 기술 2). 도 2에 도시된 바와 같이, 적층형 반도체 장치(50)는 복수의 패키지(51 내지 53)를 땜납 볼을 통하여 플렉서블 기판(54)에 접속시킨다. 또한, 적층형 반도체 장치의 또 다른 종래예로서 아래와 같은 것이 제안되어 있다.
특허 문헌 1에는, 종래 기술 2와 마찬가지로, 플렉서블 기판을 이용한 적층형 반도체 장치가 개시되어 있다. 특허 문헌 2의 적층형 반도체 장치는 중계 기판의 단부 표면에 탑재된 스페이서의 측면에 전극을 설치하여 전극끼리를 접속 기판으로 접속하고 있다. 특허 문헌 3의 적층형 반도체 장치는 중계 기판의 양면에 설치된 배선이 기판 측면의 배선을 통하여 서로 접속되어 있다. 특허 문헌 4의 적층형 반도체 장치는 측면에 전극을 구비한 복수개의 반도체 칩을 적층한 적층체의 측면에서 전극끼리를 전극 접속선으로 접속한다.
특허 문헌 1: 미국 특허 공보 6,121,676호
특허 문헌 2: 일본 공개 특허 공보 특개2001-111192호
특허 문헌 3: 일본 공개 특허 공보 특개2000-294725호
특허 문헌 4: 일본 공개 특허 공보 특개2002-76167호
그러나, 종래에는 패키지를 적층시키기 위하여, 적층 가능한 상하의 패키지의 전극(랜드) 위치를 일치시키는 구성을 가진 전용 상하 패키지가 사용되었다. 이 상하 패키지를 각각 몰드 성형에 의하여 제작하는 경우, 몰드 금형의 제작에 통상 1 내지 2개월의 시간을 필요로 한다. 샘플의 사양은 탑재하는 디바이스에 따라서 다수 존재하고, 패키지 사이즈도 다양하다. 따라서, 요청을 받고 샘플을 제출할 때까지 시간이 걸리는 경우가 있었다.
또한, 상기 종래의 플렉서블 기판을 사용한 적층형 반도체 장치에서는, 플렉서블 기판을 절곡하여 접은 구조로 되어 있기 때문에, 플렉서블 기판을 절곡한 부분이 반도체 장치의 외형으로부터 돌출되므로, 패키지의 소형화에 장벽이 된다고 하는 문제가 있었다.
특허 문헌 2에 기재된 기술에서는, 스페이서를 배치하기 위한 면적을 중계 기판의 외주부에 확보하여야 하기 때문에, 패키지 면적을 소형화하는 측면에서 불리하다. 또한, 특허 문헌 3에 기재된 기술에서는 중계 기판의 양면에 설치된 배선이 기판 측면의 배선을 통하여 서로 접속되어 있고, 중계 기판끼리의 상호 접속에는 관여하지 않지만, 특허 문헌 2에 기재된 기술과 마찬가지로 중계 기판끼리의 접속에 사용하는 전극이 중계 기판의 외주부에 존재하기 때문에, 면적적으로 불리하다. 특허 문헌 4에 기재된 기술에서는, 미리 정해진 반도체 칩만을 대상으로 하고 있어서 종류가 다른 패키지의 적층에는 적용할 수 없는 문제가 있다.
따라서, 본 발명은 상기 문제점을 감안하여 이루어진 것으로, 빠른 납기 기간 내에 소형의 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명은 복수의 반도체 장치와, 단면에 설치된 전극을 포함하여 상기 반도체 장치를 실장하는 복수의 중계 기판과, 상기 중계 기판의 단면에 설치된 전극끼리를 접속하는 접속 기판을 포함하는 적층형 반도체 장치이다. 본 발명에 의하면, 접속이 단면에서만 이루어지므로, 접속 기판의 절곡부를 둘 필요가 없기 때문에 적층형 반도체 장치의 소형화에 유효하다. 또한, 다양한 사이즈의 패키지에 대응할 수 있으므로, 적층형 반도체 장치를 빠른 납기 기간 내에 제공할 수 있다.
상기 중계 기판의 단면에 설치된 전극은, 예를 들면 절단된 비어 홀에 의하여 형성되어 있다. 본 발명에 의하면, 전극을 위한 비어 홀을 동일 중계 기판 상의 다른 비어 홀과 동일한 제조 공정으로 형성하기 때문에, 종래와 같이 커넥터의 포스트-마운팅과 달리, 새로운 부품을 사용하지 않고 비용의 상승도 억제할 수 있다. 상기 중계 기판의 단면에 설치된 전극은, 예를 들면 절단되어 내부에 도전성 수지가 충전된 비어 홀에 의하여 형성되어 있다.
상기 중계 기판의 단면에 설치된 전극은, 예를 들면 도전성을 갖는 접착제 또는 이방성 도전 필름을 통하여 상기 접속 기판에 접속된다. 도전성을 갖는 접착제는 도포하고자 하는 부분에만 디스펜서 등으로 공급할 수 있기 때문에, 안정적으로 중계 기판과 접속 기판을 접속할 수 있다. 이방성 도전 필름도 전극부만으로 전기적인 접속을 할 수 있고, 접착제 두께가 항상 일정하기 때문에 치수 편차가 작고, 미리 필름을 접속 기판에 설치함으로써 공정수를 삭감할 수 있다고 하는 이점도 있다. 상기 접속 기판은, 예를 들면 플렉서블 기판으로 구성되어 있다. 본 발명에 의하면, 접속 기판을 변형시킨 상태에서도 접속할 수 있기 때문에, 중계 기판 간의 치수의 변화에 대응할 수 있고, 접속 불량에 기인하는 수율의 저하를 방지할 수 있다.
상기 접속 기판은, 예를 들면 배선층이 단층 또는 복수층으로 된 플렉서블 기판으로 구성되어 있다. 상기 중계 기판의 단면에 설치된 전극과 상기 접속 기판의 접속이 상기 중계 기판의 복수의 변에서 이루어지는 것이 바람직하다.
본 발명은 상기 접속 기판 내측에 탑재되는 전자 부품을 추가로 포함한다. 본 발명에 의하면, 외형 치수를 해치지 않고 전자 부품을 탑재할 수 있다. 상기 중계 기판은, 예를 들면 하단의 반도체 장치에 고정되어 있다. 본 발명에 의하면, 위치 결정을 안정적으로 할 수 있고, 제조 수율에 대한 영향을 없앨 수 있다. 상기 중계 기판은, 예를 들면 하단의 반도체 장치에 접착제로 고정되어 있다. 본 발명에 의하면, 양쪽이 접착제로 고정되므로, 위치 결정을 안정적으로 할 수 있고, 제조 수율에 대한 영향을 없앨 수 있다. 상기 접착제는, 예를 들면 필름상의 접착제로 구성되어 있다. 본 발명에 의하면, 필름의 두께는 일정하기 때문에, 중계 기판의 평행도를 확보할 수 있고, 접속 기판의 접속 불량에 기인하는 제조 수율의 저하를 방지할 수 있다.
본 발명은 각각 전극이 단면에 설치된 복수의 중계 기판에 반도체 장치를 실장하는 공정과, 상기 각 중계 기판의 단면에 설치된 전극끼리를 접속 기판을 통하여 접속하는 공정을 포함하여 구성된 적층형 반도체 장치의 제조 방법이다. 본 발명에 의하면, 접속이 완전히 단면으로만 이루어지므로, 접속 기판의 절곡부를 둘 필요가 없어서 적층형 반도체 장치의 소형화에 유효하다. 또한, 다양한 사이즈의 패키지에 대응할 수 있으므로, 적층형 반도체 장치를 짧은 납기 기간 내에 제공할 수 있다.
본 발명은, 상기 중계 기판을 포함하여 비어 홀을 구비한 기판을 상기 비어 홀에 따라 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정을 추가로 포함한다. 본 발명에 의하면, 전극을 위한 비어 홀이 동일 중계 기판 상의 다른 비어 홀과 동일한 제조 공정으로 형성되기 때문에, 종래의 커넥터의 포스트-마운팅과 달리, 새로운 부품을 사용하지 않고 비용의 상승도 억제할 수 있다. 본 발명은, 상기 중계 기판을 포함하여 도전성 수지가 충전된 비어 홀을 구비한 기판을 상기 비어 홀에 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정을 추가로 포함한다.
본 발명은 상기 중계 기판을 포함하여 금속막이 내부에 형성된 비어 홀을 구비한 기판을 상기 비어 홀을 따라 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정과, 상기 전극에 도전성 접착제 또는 이방성 도전성 필름을 공급하는 공정을 추가로 포함한다. 본 발명에 의하면, 비어 홀에 도전성 접착제를 충전하는 것이 어려운 경우에도 접속 기판을 중계 기판에 접속할 수 있다.
[발명의 효과]
본 발명에 의하면, 단납기이면서 소형의 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 종래의 적층형 반도체 장치를 도시한 도면이다.
도 2는 다른 종래의 적층형 반도체 장치를 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 적층형 반도체 장치를 도시한 도면이다.
도 4는 중계 기판의 단면에 설치된 전극과 접속 기판의 접속 상태를 도시한 도면이다.
도 5는 중계 기판의 단면에 설치된 전극과 접속 기판의 접속 상태의 다른 예를 도시한 도면이다.
도 6은 중계 기판의 다른 구성예를 도시한 도면이다.
도 7은 접속 기판의 표면 상에 전자 부품이 탑재된 적층형 반도체 장치를 도시한 도면이다.
도 8은 적층형 반도체 장치의 제1 제조 방법 중에서, 비어 홀의 절단 공정을 도시한 도면이다.
도 9는 적층형 반도체 장치의 제2 제조 방법 중에서, 비어 홀 절단 공정을 나타낸 도면이다.
도 10은 적층형 반도체 장치의 제2 제조 방법 중에서, 중계 기판과 접속 기판을 전기적으로 접속하는 공정을 나타낸 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다. 도 3은 본 발명의 실시예에 따른 적층형 반도체 장치를 도시한 도면이다. 도 3에 도시된 바와 같이, 적층형 반도체 장치(60)는 적층되는 복수의 반도체 장치(61 내지 64)와, 반도체 장치(61 내지 64)가 접속되고 단면에 설치된 전극(711 내지 732)을 포함한 복수 의 중계 기판(71 내지 73)과, 복수의 중계 기판(71 내지 73)의 단면에 설치된 전극(711 내지 732)끼리를 접속하는 접속 기판(81, 82)을 포함하여 구성된다. 예를 들면, 반도체 장치(62)는 반도체 소자(621), 기판(622), 반도체 소자(621)와 기판(622)을 접속하는 와이어(623) 및 수지 봉지부(625)를 포함하고, 땜납 볼(624)을 통하여 중계 기판(71)의 단자에 접속된다.
도 4는 중계 기판의 단면에 설치된 전극과 접속 기판의 접속 상태를 나타낸 도면이다. 중계 기판(72)의 두 변에는 다수의 전극(721, 722)이 형성되어 있다. 이들 전극(721, 722)은 반도체 장치(63) 아래에 설치된 단자에 배선 패턴(723)을 통하여 접속되어 있다. 중계 기판(72)의 단면에 설치된 전극(721, 722)은 도전성 접착제(93, 94)를 통하여 접속 기판(81, 82)에 각각 접속된다. 이와 같이 도전성 접착제를 사용함으로써 도포하고자 하는 부분에만 디스펜서 등으로 공급할 수 있기 때문에, 안정적으로 중계 기판과 접속 기판을 안정적으로 접속할 수 있다. 이 도전성 접착제를 대신하여 이방성 도전 필름을 사용하여도 좋다. 이방성 도전 필름을 사용함으로써, 전극부에서만 전기적인 접속을 할 수 있고, 접착제 두께가 항상 일정하기 때문에 치수 편차가 작고, 미리 필름을 접속 기판에 설치하여 둠으로써 공정수를 줄일 수 있다는 이점도 있다.
도 5는 중계 기판의 단면에 설치된 전극과 접속 기판의 접속 상태의 다른 예를 나타낸 도면이다. 도 5에서는 중계 기판의 단면에 설치된 전극과 접속 기판의 접속이 중계 기판의 세 변(복수의 변)에 이루어지는 예를 나타낸다. 중계 기판(172)의 세 변에는 다수의 전극(721, 722, 724)이 형성되어 있다. 이들 전 극(721, 722, 724)은 반도체 장치(63) 아래에 설치된 단자에 배선 패턴(723)을 통하여 접속되어 있다. 중계 기판(172)의 단면에 설치된 전극(721, 722, 724)은 도전성 접착제(93, 94, 97)를 사이에 두고 접속 기판(81 내지 83)에 각각 접속된다.
여기서는 중계 기판의 단면에 설치된 전극과 접속 기판의 접속이 중계 기판의 세 변에서 이루어지는 예에 대하여 설명하지만, 이 접속은 중계 기판의 적어도 1변에서 이루어지면 좋고, 최대 네 변에 대하여 접속되는 중계 기판 상의 모든 단자 및 배선을 기판 측면에 유도하는 것이 면적상 어려운 경우에는, 도 5에 나타낸 바와 같이 중계 기판의 복수 단에 접속 기판을 설치함으로써 해결할 수 있다. 네 변을 접속 기판으로 접속시키면 기판 내측에서 닫힌 공간이 생기고 리플로우 등의 열 인가시에 팽창에 의한 파단이 발생할 우려가 있다. 이러한 경우에는 접속 기판은 최대 세 변에서 접속시키는 것이 바람직하다.
다시 도 3을 참조하면, 접속 기판(81, 82)은, 예를 들면 플렉서블 기판으로 구성되어 있다. 또한, 접속 기판(81, 82)은 배선층이 단층 또는 다층으로 된 플렉서블 기판으로 구성된다. 도 3에 도시된 예에서는, 접속 기판(81, 82)은 단층의 배선층(812)과 단층의 보호층(813)으로 구성되어 있다. 이 배선층(812)을 경유하여 각각의 반도체 장치(61 내지 64)는 전기적으로 중계 기판(73)에 형성된 땜납 볼에 접속된다. 배선 패턴이 많은 경우에는 단층의 배선층(812)을 대신하여 다층의 배선층을 사용하여도 좋다. 접속 기판(81, 82)을 플렉서블 기판으로 구성함으로써, 기판을 변형시킨 상태에서도 접속할 수 있기 때문에, 중계 기판 간의 치수의 변화에 대응할 수 있고, 접속 불량에 기인하는 수율의 저하를 방지할 수 있다. 따라서, 중 계 기판 간의 간극이나 평행도가 항상 일정하지는 않기 때문에 리지드 기판에서는 간극의 크기나 상호간의 평행도에 따라서는 접속 불량이 발생할 가능성이 있다고 하는 종래의 문제점이 해소된다.
또한, 중계 기판(71, 72)은 하단의 반도체 장치(63, 64)에 접착제(97, 98)를 사이에 두고 고정되어 있다. 접속 기판(81, 82)을 중계 기판(71, 72)에 접속할 경우, 중계 기판(71, 72)이 하단의 반도체 장치(63, 64)에 고정되어 있지 않으면 접속 기판(81, 82)을 접속할 때에 양쪽의 위치 결정이 불안정적하게 되고, 제조 수율에 영향을 미칠 우려가 있다. 이 영향은 중계 기판의 면적이 비교적 큰 경우에 염려된다. 이와 같이, 중계 기판(71, 72)을 하단의 반도체 장치(63, 64)에 접착제(97, 98)를 사이에 두고 고정함으로써, 양쪽이 접착제로 고정되므로 위치 결정을 안정적으로 할 수 있고, 제조 수율에 대한 영향을 없앨 수 있다.
또한, 접착제(97, 98)는 필름상 접착제인 것이 바람직하다. 접착제(97, 98)로서 필름상 접착제를 사용함으로써, 필름은 두께가 일정하기 때문에 중계 기판(71, 72)의 평행도를 확보할 수 있고, 접속 기판(81, 82)의 접속 불량에 기인하는 제조 수율의 저하를 방지할 수 있다. 필름은 열 인가에 의하여 접착력이 발현하는 일체형의 재료이어도 좋고, 코어 필름의 양면에 접착제가 도포된 3층형이어도 좋다.
도 6은 중계 기판의 다른 구성예를 나타낸 도면이다. 도 6에 도시하는 바와 같이, 중계 기판(272)에는 네 변에 전극(721, 722, 724, 725)이 형성된 예가 도시되어 있다. 단자(726)에는 반도체 장치의 땜납 볼이 접속되고, 중계 기판(272)의 내부에 설치된 배선을 통하여 전극(721, 722, 724, 725)에 접속된다. 중계 기판(272)의 단면에 설치된 전극(721, 722, 724, 725)의 배열 피치(B)는 중계 기판(272)의 표면상에 형성된 단자(726)의 피치(A)보다 작다. 중계 기판상의 모든 단자 및 배선을 기판 측면에 유도시킬 때에, 중계 기판의 단면에 설치된 전극의 배열 피치를 작게 함으로써, 배선의 설치에 여유가 생기는 이점이 있다.
도 7은 접속 기판의 표면상에 전자 부품이 탑재되어 있는 적층형 반도체 장치(160)의 예를 나타낸 도면이다. 도 7에 도시하는 바와 같이, 접속 기판(81, 82)의 내측 표면상에 탑재되는 칩 부품(전자 부품)(161, 162)이 탑재되어 있다. 접속 기판(81, 82) 내측에 전자 부품을 탑재함으로써, 외형 치수를 해치지 않고 전자부품을 탑재할 수 있다. 탑재하는 전자 부품은, 예를 들면 칩 콘덴서, 칩 저항 등의 칩 부품이다. 이러한 부품의 상당수는 LSI 패키지나 반도체 소자의 높이보다 작기 때문에, 중계 기판의 간격에 배치될 수 있다.
도 8은 제1 적층형 반도체 장치의 제조 방법 중에서, 중계 기판의 제조 공정을 나타낸 도면이며, 도 8(a)는 절단 전의 중계 기판의 일부를, 도 8(b)는 도 8 (a)의 A-A' 단면도를, 도 8(c)는 절단 후의 중계 기판을, 도 8(d)는 도 8 (c)의 B-B' 단면도를 각각 나타낸다. 여기서는 중계 기판과 접속 기판의 접속 수단(예를 들면, 도 6의 전극(721))으로서 도전성 수지를 충전한 비어 홀을 사용한 예를 나타낸다. 도 8(a)에 도시된 바와 같이, 기판(372)에는, 단자(373, 374), 비어 홀(375), 단자(373, 374) 및 비어 홀(375)을 접속하는 배선 패턴(377)이 형성되어 있다. 비어 홀(375) 내에는 도전성 접착제(376)가 충전되어 있다. 기판(372)을 비어 홀(375)을 따라서 절단함으로써, 도 8(c)에 도시된 바와 같이, 중계 기판의 단면에 전극(381, 382)이 형성된다. 즉, 중계 기판의 단면에 설치된 전극은 절단되어 내부에 도전성 수지가 충전된 비어 홀에 의하여 형성되어 있다.
이와 같이, 중계 기판을 포함하여 도전성 수지가 충전된 비어 홀(375)을 구비한 기판(372)을 비어 홀(375)에 따라 절단함으로써 그 절단면을 기판 단면에 노출시키고, 접속 기판에 접속시키는 전극으로 할 수 있다. 비어 홀은 동일 중계 기판상의 다른 비어 홀과 동일한 제조 공정으로 형성되기 때문에, 종래의 커넥터의 포스트-마운팅과 달리, 새로운 부품을 사용하지 않고 비용의 상승도 억제할 수 있다. 비어 홀의 형성은 전극을 접속에 충분한 사이즈로 하고, 또한 생산 효율을 향상시키기 위하여, 포토리소그래피법보다 드릴에 의하여 천공하는 방법을 사용하는 것이 바람직하다.
도 9는 제2 적층형 반도체 장치의 제조 방법의 비어 홀 절단 공정을 나타낸 도면이며, 도 9(a)는 절단 전의 중계 기판의 일부를, 도 9(b)는 도 9 (a)의 C-C' 단면도를, 도 9(c)는 절단 후의 중계 기판을, 도9(d)는 도 9 (c)의 D-D' 단면도를 나타낸다. 도 10(e)는 제2 적층형 반도체 장치의 제조 방법 중에서, 도전성 접착제를 사이에 두고 중계 기판과 접속 기판을 전기적으로 접속하는 공정을 나타낸 평면도, 도 10(f)는 그 정면도이다. 도 9(a)에 도시된 바와 같이, 기판(472)에는, 단자(473, 474), 비어 홀(475), 단자(473, 474) 및 비어 홀(475)을 접속하는 배선 패턴(476)이 형성되어 있다.
비어 홀(475)에는 내측에 금속막(477)이 형성되어 있다. 도 9(a)의 상태에서 중계 기판(472)에 형성된 비어 홀(475)을 절단하면, 도 9(c)에 도시하는 바와 같이 중계 기판의 단면에 전극(481, 482)이 형성된다. 도 10에 도시하는 바와 같이, 절단된 비어 홀에 의하여 형성된 전극(482)에 도전성 접착제(93) 또는 이방성 도전 필름을 공급하고, 각 중계 기판(472)의 단면에 설치된 전극끼리를 접속 기판(81, 82)에 접속한다. 이와 같이, 중계 기판을 포함하여 금속막이 내부에 형성된 비어 홀을 구비한 기판을 비어 홀에 따라 절단함으로써 그 절단면을 기판 단면에 노출시키고, 접속 기판에 접속시키는 전극으로 할 수 있다. 비어 홀은 동일 중계 기판 상의 다른 비어 홀과 동일한 제조 공정으로 형성되기 때문에, 종래의 커넥터의 포스트-마운팅과 달리, 새로운 부품을 사용하지 않고 비용의 상승도 억제할 수 있다. 비어 홀의 형성은 전극을 접속에 충분한 크기로 하고, 또한 생산 효율을 높이기 위하여, 포토리소그래피법보다 드릴에 의한 천공 방법이 바람직하다. 비어 홀에의 도전성 접착제를 충전하기가 어려운 경우에도, 접속 기판을 중계 기판에 접속할 때에, 접속 기판 측의 전극, 또는 중계 기판의 전극측에 도전성 접착제, 또는 이방성의 도전성 필름을 공급한 후 접속할 수 있다.
다음으로, 적층형 반도체 장치의 제조 방법에 대하여 설명한다. 적층형 반도체 장치의 제조 방법은, 각각 전극이 단면에 설치된 복수의 중계 기판에 반도체 장치를 실장하는 제1 공정과, 상기 중계 기판을 포함하여 비어 홀을 구비한 기판을 상기 비어 홀을 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 제2 공정과, 상기 각 중계 기판의 단면에 설치된 전극끼리를 접속 기판을 통하여 접속하는 제3 공정을 포함한다. 제2 공정을 대신하여, 상기 중계 기판을 포함 하여 도전성 수지가 충전된 비어 홀을 구비한 기판을 상기 비어 홀을 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정을 포함하도록 하여도 좋다. 또한, 제2 공정을 대신하여, 상기 중계 기판을 포함하여 금속막이 내부에 형성된 비어 홀을 구비한 기판을 상기 비어 홀을 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정과, 상기 전극에 도전성 접착제 또는 이방성 도전 필름을 공급하는 공정을 추가로 포함하도록 할 수도 있다.
이상과 같이, 복수의 중계 기판(71 내지 73)의 단면에 설치된 전극(711 내지 732)을 접속 기판(81, 82)에 의하여 접속함으로써, 접속이 완전하게 단면에서만 이루어지므로 접속 기판(81, 82)에 절곡부를 둘 필요가 없어서 적층형 반도체 장치를 소형화하는데 유효하다.
이상, 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이러한 특정 실시예에 한정되지 않고, 청구의 범위에 기재된 본 발명의 요지의 범위 내에서 다양한 변형 및 변경이 가능하다.

Claims (15)

  1. 복수의 반도체 장치와,
    단면에 설치된 전극을 포함하여 상기 반도체 장치를 실장하는 복수의 중계 기판과,
    상기 중계 기판의 단면에 설치된 전극끼리를 접속하는 접속 기판을 포함하여 구성된 적층형 반도체 장치.
  2. 제1항에 있어서,
    상기 중계 기판의 단면에 설치된 전극은 절단된 비어 홀에 의하여 형성되어 있는 적층형 반도체 장치.
  3. 제1항에 있어서,
    상기 중계 기판의 단면에 설치된 전극은 절단되어 내부에 도전성 수지가 충전된 비어 홀에 의하여 형성되어 있는 적층형 반도체 장치.
  4. 제1항에 있어서,
    상기 중계 기판의 단면에 설치된 전극은 도전성을 갖는 접착제 또는 이방성 도전 필름을 통하여 상기 접속 기판에 접속되어 있는 적층형 반도체 장치.
  5. 제1항에 있어서,
    상기 접속 기판은 플렉서블 기판인 것인 적층형 반도체 장치.
  6. 제1항에 있어서,
    상기 접속 기판은 배선층이 단층 또는 다층으로 구성되어 있는 플렉서블 기판인 것인 적층형 반도체 장치.
  7. 제1항에 있어서,
    상기 중계 기판의 단면에 설치된 전극과 상기 접속 기판의 접속이 상기 중계 기판의 복수의 변에 이루어지는 것인 적층형 반도체 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 접속 기판의 내측에 탑재되는 전자 부품을 추가로 포함하는 적층형 반도체 장치.
  9. 제1항에 있어서,
    상기 중계 기판은 하단의 반도체 장치에 고정되어 있는 것인 적층형 반도체 장치.
  10. 제1항에 있어서,
    상기 중계 기판은 하단의 반도체 장치에 접착제를 사이에 두고 고정되어 있는 것인 적층형 반도체 장치.
  11. 제10항에 있어서,
    상기 접착제는 필름상 접착제인 적층형 반도체 장치.
  12. 각각 전극이 단면에 설치된 복수의 중계 기판에 반도체 장치를 실장하는 공정과,
    상기 각 중계 기판의 단면에 설치된 전극끼리를 접속 기판을 통하여 접속하는 공정을 포함하는 적층형 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 중계 기판을 포함하여 비어 홀을 구비한 기판을 상기 비어 홀에 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정을 추가로 포함하는 적층형 반도체 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 중계 기판을 포함하여 도전성 수지가 충전된 비어 홀을 구비한 기판을 상기 비어 홀을 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정을 추가로 포함하는 적층형 반도체 장치의 제조 방법.
  15. 제12항에 있어서,
    상기 중계 기판을 포함하여 금속막이 내부에 형성된 비어 홀을 구비한 기판을 상기 비어 홀을 따라서 절단함으로써 상기 중계 기판의 단면에 설치된 전극을 형성하는 공정과,
    상기 전극에 도전성 접착제 또는 이방성 도전 필름을 공급하는 공정을 추가로 포함하는 적층형 반도체 장치의 제조 방법.
KR1020077017515A 2007-07-27 2005-01-31 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법 KR20070100338A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077017515A KR20070100338A (ko) 2007-07-27 2005-01-31 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077017515A KR20070100338A (ko) 2007-07-27 2005-01-31 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070100338A true KR20070100338A (ko) 2007-10-10

Family

ID=38805294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017515A KR20070100338A (ko) 2007-07-27 2005-01-31 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070100338A (ko)

Similar Documents

Publication Publication Date Title
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
US7378726B2 (en) Stacked packages with interconnecting pins
KR101479461B1 (ko) 적층 패키지 및 이의 제조 방법
JP5222509B2 (ja) 半導体装置
US7888185B2 (en) Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP4498403B2 (ja) 半導体装置と半導体記憶装置
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US20100181661A1 (en) Semiconductor device
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
TWI536523B (zh) 具有垂直互連的積體電路封裝系統及其製造方法
CN101960591A (zh) 半导体装置、其制造方法、印刷电路板及电子设备
JP2010521818A (ja) 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法
KR20110124063A (ko) 적층형 반도체 패키지
JP2010103475A (ja) 半導体マルチチップパッケージ
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
KR100671268B1 (ko) Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법
TWI435667B (zh) 印刷電路板組件
KR20070100338A (ko) 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
JP2012156528A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
US20110062586A1 (en) Chip for Reliable Stacking on another Chip
TWI807801B (zh) 半導體裝置、電子機器及半導體裝置的製造方法
KR100677825B1 (ko) 적층형 플래쉬 메모리 칩 및 그 제조방법
KR101116731B1 (ko) 듀얼 다이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application