TWI807801B - 半導體裝置、電子機器及半導體裝置的製造方法 - Google Patents

半導體裝置、電子機器及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI807801B
TWI807801B TW111115892A TW111115892A TWI807801B TW I807801 B TWI807801 B TW I807801B TW 111115892 A TW111115892 A TW 111115892A TW 111115892 A TW111115892 A TW 111115892A TW I807801 B TWI807801 B TW I807801B
Authority
TW
Taiwan
Prior art keywords
signal
semiconductor device
signal pad
semiconductor
pad
Prior art date
Application number
TW111115892A
Other languages
English (en)
Other versions
TW202336961A (zh
Inventor
江口広大
井手一郎
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Application granted granted Critical
Publication of TWI807801B publication Critical patent/TWI807801B/zh
Publication of TW202336961A publication Critical patent/TW202336961A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

實施方式提供一種可提高接合構件對應力的耐性的半導體裝置、電子機器、及半導體裝置的製造方法。一實施方式的半導體裝置包括：基板，具有訊號焊墊及第一非訊號焊墊；半導體收納部，具有訊號接腳及第一非訊號接腳；以及第一接合構件，分別將訊號焊墊與訊號接腳之間、以及第一非訊號焊墊與第一非訊號接腳之間結合。第一非訊號焊墊及第一非訊號接腳於俯視時具有L字型的形狀。

Description

半導體裝置、電子機器及半導體裝置的製造方法
本發明的實施方式是有關於一種半導體裝置、電子機器及半導體裝置的製造方法。 [關聯申請案] 本申請案享有以日本專利申請案2022-033335號（申請日：2022年3月4日）為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包括基礎申請案的全部內容。
如球珊陣列（Ball Grid Array，BGA）般的半導體封裝一般而言於BGA的端子焊墊上具有焊球。由於供安裝半導體封裝的基板與半導體封裝的溫度變化所引起的拉伸/收縮的差異，而對焊球施加應力，從而使配置於半導體封裝的四個角落的端子焊墊的焊球有可能破裂或剝離。
實施方式提供一種可提高接合構件對應力的耐性的半導體裝置、電子機器、及半導體裝置的製造方法。
一實施方式的半導體裝置包括：基板，具有訊號焊墊及第一非訊號焊墊；半導體收納部，具有訊號接腳及第一非訊號接腳；以及第一接合構件，分別將訊號焊墊與訊號接腳之間、以及第一非訊號焊墊與第一非訊號接腳之間結合。第一非訊號焊墊及第一非訊號接腳於俯視時具有L字型的形狀。
繼而，參照圖式對實施方式進行說明。於以下說明的圖式的記載中，對相同或類似的部分標注相同或類似的符號。圖式為示意性者。
另外，以下所示的實施方式是例示用於將技術性思想具體化的裝置或方法者，並非特別規定各構成零件的材質、形狀、結構、配置等者。可於申請專利範圍內對該實施方式施加各種變更。
[第一實施方式] （半導體裝置的結構） 對第一實施方式的半導體裝置10進行說明。圖1是第一實施方式的半導體裝置10的平面圖。圖2是第一實施方式的半導體裝置10的沿著圖1所示的A-A線的剖面圖。於以下的說明中，使用直角坐標系的一例即XYZ坐標系。即，將與構成半導體裝置10的基板11的表面平行的平面設為XY平面，將與XY平面正交的方向設為Z軸。另外，X軸與Y軸設為XY平面內的正交的兩個方向。再者，以下，為了便於說明，使用將Z軸的正方向側（基板11的第一主面1a側）設為上側、將Z軸的負方向側（基板11的第二主面1b側）設為下側的上下關係進行說明，但這並非表示普遍的上下關係。另外，於下述說明中，上方是指基板11或半導體收納部12中Z軸的正方向，下方是指Z軸的負方向。即，將基板11或半導體收納部12的上側均稱為上方，將基板11或半導體收納部12的下側均稱為下方。
如圖1、圖2所示，半導體裝置10包括基板11、半導體收納部12及第一接合構件13。
半導體收納部12例如是半導體封裝。半導體收納部12收納半導體晶片。如圖2所示，半導體收納部12具有第三主面2a、及與第三主面2a相向的第四主面2b。第四主面2b與基板11的第一主面1a相向。半導體收納部12於第四主面2b具有訊號接腳3及第一非訊號接腳4。訊號接腳3是訊號端子。訊號端子例如是供在半導體收納部12的外部與收容於半導體收納部12中的半導體晶片之間進行通訊的訊號通過的端子。第一非訊號接腳4是非訊號端子。非訊號端子例如是供連接自半導體收納部12的外部供給的電源電壓或接地電位的端子。再者，半導體收納部12只要具有至少一個第一非訊號接腳4即可。
基板11包括多層配線基板。基板11例如是印刷基板。如圖2所示，基板11具有第一主面1a、及與第一主面1a相向的第二主面1b。基板11於第一主面1a具有訊號焊墊1及第一非訊號焊墊2。另外，基板11可於基板11內具有配線5。訊號焊墊1是訊號端子。第一非訊號焊墊2是非訊號端子。再者，基板11只要具有至少一個第一非訊號焊墊2即可。
基板11的訊號焊墊1經由第一接合構件13而與半導體收納部12的訊號接腳3電性連接。基板11的第一非訊號焊墊2亦可經由第一接合構件13而與半導體收納部12的第一非訊號接腳4電性連接。
如圖1所示，第一非訊號焊墊2及第一非訊號接腳4於俯視時位於半導體收納部12的外周的四個角落。此處，四個角落是指半導體收納部12的四個角。另外，如圖1所示，第一非訊號焊墊2及第一非訊號接腳4於俯視時具有L字型的形狀。進而，如圖1所示，第一非訊號焊墊2及第一非訊號接腳4的端子面積於俯視時較訊號焊墊1及訊號接腳3的端子面積大。
如圖1所示，訊號焊墊1及訊號接腳3於俯視時位於較第一非訊號焊墊2及第一非訊號接腳4更靠半導體收納部12的內側處。另外，如圖1所示，訊號焊墊1及訊號接腳3於俯視時具有圓形的形狀。再者，訊號焊墊1及訊號接腳3於俯視時可為正方形，亦可為矩形。
於半導體收納部12內例如可設置半導體元件。半導體元件的一例是如反及閘（NOT AND，NAND）快閃記憶體晶片般的非揮發性記憶體。半導體元件的另一例是如動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）般的揮發性記憶體、如微處理器般的運算元件、或訊號處理元件。
如圖1及圖2所示，第一接合構件13配置成分別將訊號焊墊1與訊號接腳3之間、以及第一非訊號焊墊2與第一非訊號接腳4之間結合。第一接合構件13例如由將金屬彼此接合的金屬形成。具體而言，第一接合構件13是焊球或焊膏。
繼而，對第一實施方式的基板11與半導體收納部12接合之前的狀態進行說明。圖3A是自上方觀察與半導體收納部12接合之前的基板11的圖。圖3B是自下方觀察與基板11接合之前的半導體收納部12的圖。圖3C是沿著圖3A及圖3B的A-A線的剖面圖。
如圖3A及圖3C所示，於訊號焊墊1及第一非訊號焊墊2上配置有金屬膏14。金屬膏14與訊號焊墊1電性連接。再者，金屬膏14亦可與第一非訊號焊墊2電性連接。金屬膏14的一例是焊膏。於以下的說明中，亦將金屬膏14稱為焊膏14。
如圖3B及圖3C所示，於訊號接腳3及第一非訊號接腳4下配置有金屬球15。金屬球15與訊號接腳3電性連接。再者，金屬球15亦可與第一非訊號接腳4電性連接。金屬球15的一例是焊球。於以下的說明中，亦將金屬球15稱為焊球15。
焊膏14及焊球15藉由被加熱而形成分別將訊號焊墊1與訊號接腳3之間、以及第一非訊號焊墊2與第一非訊號接腳4之間結合的第一接合構件13。
（半導體裝置的製造方法） 繼而，對第一實施方式的半導體裝置10的製造方法進行說明。
圖4A～圖4D是表示第一實施方式的半導體裝置10的製造方法的一例的流程圖。
首先，如圖4A所示，於基板11的第一主面1a上形成訊號焊墊1及第一非訊號焊墊2。具體而言，例如，於基板11的第一主面1a上貼附銅箔，以抗蝕劑等為遮罩材料對基板11進行圖案化。對經圖案化的遮罩材料進行濕式蝕刻。再者，形成訊號焊墊1及第一非訊號焊墊2的方法並不限定於濕式蝕刻。亦可為其他方法，例如鍍覆法。
繼而，如圖4B所示，於訊號焊墊1及第一非訊號焊墊2上塗佈焊膏14。具體而言，例如使用金屬遮罩印刷焊膏14。
繼而，如圖4C所示，準備與基板11接合的半導體收納部12。
繼而，如圖4D所示，於半導體收納部12的訊號接腳3下形成具有第一尺寸的焊球15。另外，於第一非訊號接腳4下形成分別具有第一尺寸的多個焊球15。具體而言，例如，藉由移入開設有供焊球15下落的孔的遮罩，而於訊號接腳3及第一非訊號接腳4下配置焊球15。再者，於訊號接腳3及第一非訊號接腳4下形成焊球15的方法亦可為其他方法。亦可於第一非訊號接腳4下配置多個焊球15。於此情況下，配置於第一非訊號接腳4下的多個焊球15各自的第一尺寸可與配置於訊號接腳3下的焊球15的第一尺寸大致相同。
最後，於焊膏14上連接焊球15，從而形成第一接合構件13。具體而言，將焊膏14與焊球15進行物理連接。藉此，如圖3C所示，焊膏14及焊球15配置於訊號焊墊1與訊號接腳3之間以及第一非訊號焊墊2與第一非訊號接腳4之間。繼而，焊膏14及焊球15藉由加熱而熔解。藉此，如圖2所示，焊膏14與焊球15形成第一接合構件13。
藉由以上製造方法，完成第一實施方式的半導體裝置10。
根據第一實施方式的半導體裝置10，藉由增大第一非訊號焊墊2及第一非訊號接腳4的接合面積，接合構件對應力的耐性提高。
另外，根據第一實施方式的半導體裝置10，於第一非訊號焊墊2與第一非訊號接腳4之間，接合構件對應力的耐性提高。藉此，無需如底部填料（Under fill）或轉角填料（Corner fill）般的用於焊球15的保護樹脂，從而可削減成本。另外，半導體裝置10中發生了不良時的恢復作業（修復）變得容易。
[第二實施方式] （半導體裝置的結構） 圖5是第二實施方式的半導體裝置20的剖面圖。
如圖5所示，半導體裝置20包括第二非訊號焊墊2A來代替第一實施方式的半導體裝置10的第一非訊號焊墊2。第二非訊號焊墊2A是第一非訊號焊墊的另一例。另外，半導體裝置20除了包括第一接合構件13之外，亦包括第二接合構件13A。第二接合構件13A是第一接合構件的另一例。再者，其他結構與第一實施方式的半導體裝置10相同，因此省略說明。
此處，如圖5所示，訊號焊墊1的焊墊的厚度tPAD1是以基板11的第一主面1a為基準的訊號焊墊1的Z方向上的高度。另外，第二非訊號焊墊2A的厚度tPAD2是以基板11的第一主面1a為基準的第二非訊號焊墊2A的Z方向上的高度。第二非訊號焊墊2A的厚度於剖視時較訊號焊墊1的厚度大（tPAD2＞tPAD1）。
第二接合構件13A配置成將第二非訊號焊墊2A與第一非訊號接腳4之間結合。另外，關於第二接合構件13A所含的焊料量，如圖5所示，與配置成將訊號焊墊1與訊號接腳3之間結合的第一接合構件13相比而言更少。即，俯視時，相對於第二非訊號焊墊2A及第一非訊號接腳4的面積而言的第二接合構件13A的焊料量較相對於訊號焊墊1及訊號接腳3的面積而言的第一接合構件13的焊料量少。因此，第二接合構件13A較第一接合構件13薄。
（半導體裝置的製造方法） 繼而，對第二實施方式的半導體裝置20的製造方法進行說明。
圖6是表示第二實施方式的半導體裝置20的製造方法的一例的流程圖。
首先，如圖6所示，於基板11的第一主面1a上形成訊號焊墊1及第二非訊號焊墊2A。具體而言，例如，於基板11的第一主面1a上貼附銅箔，以抗蝕劑等為遮罩材料對基板11進行圖案化。對經圖案化的遮罩材料進行濕式蝕刻。藉由改變訊號焊墊1與第二非訊號焊墊2A的濕式蝕刻時間，能夠使訊號焊墊1的焊墊的厚度tPAD1與第二非訊號焊墊2A的厚度tPAD2不同。再者，形成訊號焊墊1及第二非訊號焊墊2A的方法並不限定於濕式蝕刻。亦可為其他方法，例如鍍覆法。關於之後的步驟，與第一實施方式的半導體裝置10的製造方法相同，因此省略。
藉由以上製造方法，完成第二實施方式的半導體裝置20。
根據第二實施方式的半導體裝置20，第二非訊號焊墊2A的厚度tPAD2較訊號焊墊1的焊墊的厚度tPAD1大。藉此，即便第二接合構件13A的焊料量較第一接合構件13的焊料量少，亦可將第二非訊號焊墊2A與第一非訊號接腳4之間結合。
[第二實施方式的第一變形例] （半導體裝置的結構） 圖7是第二實施方式的第一變形例的半導體裝置20A的平面圖。圖8是第二實施方式的第一變形例的半導體裝置20A的沿著圖7所示的B-B線的剖面圖。圖9是自上方觀察與半導體收納部12接合之前的基板11的圖。
如圖7所示，半導體裝置20A包括槽16A。另外，半導體裝置20A包括第三接合構件13B來代替第二實施方式的半導體裝置20的第一接合構件13。第三接合構件13B是第一接合構件的另一例。再者，由於其他結構與第二實施方式的半導體裝置20相同，因此省略說明。
如圖7～圖9所示，基板11具有槽16A。槽16A配置成包圍第二非訊號焊墊2A的外周。槽16A的至少一部分於俯視時配置於第二非訊號焊墊2A與訊號焊墊1之間。
如圖8所示，第三接合構件13B配置成將第二非訊號焊墊2A與第一非訊號接腳4之間結合。另外，第三接合構件13B的一部分可填充至槽16A中。即，當第二非訊號焊墊2A與第一非訊號接腳4藉由第三接合構件13B接合時，槽16A中能夠填充第三接合構件13B的過剩部分。藉此，能夠防止第二非訊號焊墊2A與訊號焊墊1之間的短路（short）。
（半導體裝置的製造方法） 繼而，對第二實施方式的第一變形例的半導體裝置20A的製造方法進行說明。以下，示出與第二實施方式的半導體裝置20的製造方法的差別。
圖10A～圖10B是表示第二實施方式的第一變形例的半導體裝置20A的製造方法的一例的流程圖。
首先，如圖10A所示，於基板11的第一主面1a上形成訊號焊墊1及第二非訊號焊墊2A。具體而言，例如，於基板11的第一主面1a上貼附銅箔，以抗蝕劑等為遮罩材料對基板11進行圖案化。對經圖案化的遮罩材料進行濕式蝕刻。藉由改變訊號焊墊1與第二非訊號焊墊2A的濕式蝕刻時間，能夠使訊號焊墊1的焊墊的厚度tPAD1與第二非訊號焊墊2A的厚度tPAD2不同。再者，形成訊號焊墊1及第二非訊號焊墊2A的方法並不限定於濕式蝕刻。
繼而，如圖10B所示，於基板11的第一主面1a上，以包圍第二非訊號焊墊2A的外周的方式形成槽16A。具體而言，藉由抗蝕劑對基板11進行遮罩，並進行濕式蝕刻。再者，形成槽16A的方法並不限定於濕式蝕刻。亦可為其他的乾式蝕刻、藉由鑽頭進行切削的方法。關於之後的步驟，與第二實施方式的半導體裝置20的製造方法相同，因此省略。
藉由以上製造方法，完成第二實施方式的第一變形例的半導體裝置20A。
第二實施方式的第一變形例的半導體裝置20A具有如包圍第二非訊號焊墊2A的外周般的槽16A。藉此，即便第三接合構件13B的焊料量過剩，亦可將第三接合構件13B的一部分填充至槽16A中，從而可防止第二非訊號焊墊2A與訊號焊墊1之間的短路（short）。
[第二實施方式的第二變形例] （半導體裝置的結構） 圖11是第二實施方式的第二變形例的半導體裝置20B的平面圖。圖12是第二實施方式的第二變形例的半導體裝置20B的沿著圖11所示的C-C線的剖面圖。
如圖11所示，半導體裝置20B包括槽16B來代替槽16A。槽16B是槽的另一例。另外，半導體裝置20B包括第四接合構件13C來代替第二實施方式的第一變形例的半導體裝置20A的第三接合構件13B。第四接合構件13C是第一接合構件的另一例。再者，由於其他結構與第二實施方式的第一變形例的半導體裝置20A相同，因此省略說明。
如圖12所示，第四接合構件13C配置成將第二非訊號焊墊2A與第一非訊號接腳4之間結合。另外，第四接合構件13C的一部分可填充至槽16B中。
如圖11及圖12所示，槽16B於第二非訊號焊墊2A和訊號焊墊1之間與該些焊墊分離地配置。即，當第二非訊號焊墊2A與第一非訊號接腳4藉由第四接合構件13C接合時，槽16B中能夠填充第四接合構件13C的過剩部分。藉此，能夠防止第二非訊號焊墊2A與訊號焊墊1之間的短路（short）。
（半導體裝置的製造方法） 繼而，對第二實施方式的第二變形例的半導體裝置20B的製造方法進行說明。
圖13是表示第二實施方式的第二變形例的半導體裝置20B的製造方法的一例的流程圖。
於半導體裝置20B的製造中，如圖13所示，於第二非訊號焊墊2A與訊號焊墊1之間形成槽16B。關於其他步驟，由於與第二實施方式的第一變形例的半導體裝置20A相同，因此省略。
藉由以上製造方法，完成第二實施方式的第二變形例的半導體裝置20B。
第二實施方式的第二變形例的半導體裝置20B具有配置於第二非訊號焊墊2A與訊號焊墊1之間的槽16B。藉此，即便第四接合構件13C的焊料量過剩，亦可將第四接合構件13C的一部分填充至槽16B中，從而可防止第二非訊號焊墊2A與訊號焊墊1之間的短路（short）。另外，與槽16A不同，槽16B不形成為包圍第二非訊號焊墊2A的外周。因此，槽16B可以較槽16A低的成本形成。
[第三實施方式] （半導體裝置的結構） 圖14是第三實施方式的半導體裝置30的剖面圖。
如圖14所示，半導體裝置30除了包括第一實施方式的半導體裝置10的第一接合構件13之外，亦包括第五接合構件13D。第五接合構件13D是第一接合構件的另一例。再者，其他結構與第一實施方式的半導體裝置10相同，因此省略說明。
如圖14所示，第一接合構件13的厚度tSOL1是自訊號焊墊1至訊號接腳3為止的距離。另外，第五接合構件13D的厚度tSOL2是自第一非訊號焊墊2至第一非訊號接腳4為止的距離。第五接合構件13D的厚度tSOL2於剖視時較第一接合構件13的厚度大（tSOL2＞tSOL1）。第一非訊號接腳4的厚度於剖視時可較訊號接腳3的厚度小。或者，第一非訊號焊墊2的厚度於剖視時可較訊號焊墊1的厚度小。
第五接合構件13D配置成將第一非訊號焊墊2與第一非訊號接腳4之間結合。另外，第五接合構件13D中包含的焊料（焊膏或焊球）的俯視時的每單位面積的量較配置成將訊號焊墊1與訊號接腳3之間結合的第一接合構件13多。包含較第一接合構件13多的焊料的第五接合構件13D無間隙地填埋第一非訊號焊墊2與第一非訊號接腳4之間，從而可將第一非訊號焊墊2與第一非訊號接腳4牢固地結合。
（半導體裝置的製造方法） 繼而，對第三實施方式的半導體裝置30的製造方法進行說明。
圖15是表示第三實施方式的半導體裝置30的一例的流程圖。
如圖15所示，於訊號焊墊1及第一非訊號焊墊2上塗敷焊膏14。具體而言，例如使用金屬遮罩印刷焊膏14。繼而，以積層於焊膏14上的方式於第一非訊號焊墊2上塗佈焊膏14D。塗佈於第一非訊號焊墊2上的焊膏14及焊膏14D藉由與形成於第一非訊號接腳4下的焊球15一起被加熱而熔解，從而形成第五接合構件13D。關於其他步驟，由於與第一實施方式的半導體裝置10相同，因此省略。
藉由以上製造方法，完成第三實施方式的半導體裝置30。
根據第三實施方式的半導體裝置30，第五接合構件13D的厚度tSOL2較第一接合構件13的厚度tSOL1大。藉此，即便第一非訊號焊墊2與第一非訊號接腳4之間的距離較訊號焊墊1與訊號接腳3之間的距離遠，亦可將第一非訊號焊墊2與第一非訊號接腳4牢固地結合。
[第三實施方式的第一變形例] （半導體裝置的結構） 圖16是第三實施方式的第一變形例的半導體裝置30C的平面圖。圖17是第三實施方式的第一變形例的半導體裝置30C的沿著圖16所示的D-D線的剖面圖。
如圖16所示，半導體裝置30C包括槽16C。槽16C是槽的另一例。另外，半導體裝置30C包括第六接合構件13E來代替第三實施方式的半導體裝置30的第五接合構件13D。第六接合構件13E是第一接合構件的另一例。再者，由於其他結構與第三實施方式的半導體裝置30相同，因此省略說明。
如圖17所示，第六接合構件13E配置成將第一非訊號焊墊2與第一非訊號接腳4之間結合。另外，第六接合構件13E的一部分可填充至槽16C中。
如圖16及圖17所示，槽16C配置成包圍第一非訊號焊墊2的外周。槽16C的至少一部分於俯視時配置於第一非訊號焊墊2與訊號焊墊1之間。藉此，當第一非訊號焊墊2與第一非訊號接腳4藉由第六接合構件13E接合時，槽16C中能夠填充第六接合構件13E的過剩部分。藉此，能夠防止第一非訊號焊墊2與訊號焊墊1之間的短路（short）。
（半導體裝置的製造方法） 繼而，對第三實施方式的第一變形例的半導體裝置30C的製造方法進行說明。以下，示出與第三實施方式的半導體裝置30的製造方法的差別。
圖18A～18B是表示第三實施方式的第一變形例的半導體裝置30C的製造方法的一例的流程圖。
如圖18A所示，於基板11的第一主面1a上以包圍第一非訊號焊墊2的外周的方式形成槽16C。具體而言，藉由抗蝕劑對基板11進行遮罩，並進行濕式蝕刻。再者，形成槽16C的方法並不限定於濕式蝕刻。亦可為其他的乾式蝕刻、藉由鑽頭進行切削的方法。
繼而，如圖18B所示，於訊號焊墊1及第一非訊號焊墊2上塗佈焊膏14。具體而言，例如使用金屬遮罩印刷焊膏14。繼而，以積層於焊膏14的方式於第一非訊號焊墊2上印刷焊膏14E。關於其他步驟，由於與第三實施方式的半導體裝置30相同，因此省略。
藉由以上製造方法，完成第三實施方式的第一變形例的半導體裝置30C。
第三實施方式的第一變形例的半導體裝置30C具有如包圍第一非訊號焊墊2的外周般的槽16C。藉此，即便第六接合構件13E的焊料量過剩，亦可將第六接合構件13E的一部分填充至槽16C中，從而可防止第一非訊號焊墊2與訊號焊墊1之間的短路（short）。
[第三實施方式的第二變形例] （半導體裝置的結構） 圖19是第三實施方式的第二變形例的半導體裝置30D的平面圖。圖20是第三實施方式的第二變形例的半導體裝置30D的沿著圖19所示的E-E線的剖面圖。
如圖19所示，半導體裝置30D包括槽16D來代替槽16C。槽16D是槽的另一例。另外，半導體裝置30D包括第七接合構件13F來代替第三實施方式的第一變形例的半導體裝置30C的第六接合構件13E。第七接合構件13F是第一接合構件的另一例。再者，由於其他結構與第三實施方式的第一變形例的半導體裝置30C相同，因此省略說明。
如圖20所示，第七接合構件13F配置成將第一非訊號焊墊2與第一非訊號接腳4之間結合。另外，第七接合構件13F的一部分可填充至槽16D中。
如圖19及圖20所示，槽16D於第一非訊號焊墊2和訊號焊墊1之間與該些焊墊分離地配置。即，當第一非訊號焊墊2與第一非訊號接腳4藉由第七接合構件13F接合時，槽16D中能夠填充第七接合構件13F的過剩部分。藉此，能夠防止第一非訊號焊墊2與訊號焊墊1之間的短路（short）。
（半導體裝置的製造方法） 繼而，對第三實施方式的第二變形例的半導體裝置30D的製造方法進行說明。以下，示出與第三實施方式的第一變形例的半導體裝置30C的製造方法的差別。
圖21A～圖21B是表示第三實施方式的第二變形例的半導體裝置30D的製造方法的一例的流程圖。
如圖21A所示，於半導體裝置30D的製造中，於第一非訊號焊墊2與訊號焊墊1之間形成槽16D。
繼而，如圖21B所示，於訊號焊墊1及第一非訊號焊墊2上塗佈焊膏14。具體而言，例如使用金屬遮罩印刷焊膏14。繼而，以積層於焊膏14的方式於第一非訊號焊墊2上印刷焊膏14F。關於其他步驟，由於與第三實施方式的第一變形例的半導體裝置30C相同，因此省略。
藉由以上製造方法，完成第三實施方式的第二變形例的半導體裝置30D。
第三實施方式的第二變形例的半導體裝置30D具有配置於第一非訊號焊墊2與訊號焊墊1之間的槽16D。藉此，即便第七接合構件13F的焊料量過剩，亦可將第七接合構件13F的一部分填充至槽16D中，從而可防止第一非訊號焊墊2與訊號焊墊1之間的短路（short）。另外，與槽16C不同，槽16D不形成為包圍第一非訊號焊墊2的外周。因此，槽16D能夠以較槽16C低的成本形成。
[第四實施方式] （半導體裝置的結構） 圖22是第四實施方式的半導體裝置40的平面圖。圖23是第四實施方式的半導體裝置40的沿著圖22所示的F-F線的剖面圖。
如圖22所示，半導體裝置40具有包括一個以上的第三非訊號焊墊2B的第三非訊號焊墊群2X及包括一個以上的第二非訊號接腳4B的第二非訊號接腳群4X，來代替第一實施方式的半導體裝置10的第一非訊號焊墊2及第一非訊號接腳4。第三非訊號焊墊2B是第一非訊號焊墊的另一例。第二非訊號接腳4B是第一非訊號接腳的另一例。另外，半導體裝置40除了包括第一接合構件13之外亦包括第八接合構件13G。第八接合構件13G是第一接合構件的另一例。再者，其他結構與第一實施方式的半導體裝置10相同，因此省略說明。
如圖22所示，第三非訊號焊墊群2X及第二非訊號接腳群4X於俯視時位於半導體收納部12的外周的四個角落。另外，如圖22所示，第三非訊號焊墊2B及第二非訊號接腳4B於俯視時具有L字型的形狀。另外，第三非訊號焊墊2B及第二非訊號接腳4B各自分離地配置。
此處，如圖23所示，第三非訊號焊墊2B及第二非訊號接腳4B具有第一線寬wPAD。所述第一線寬wPAD例如可與焊球的直徑大致相同。另外，第一線寬wPAD亦可與訊號焊墊1及訊號接腳3的寬度大致相同。藉由將第三非訊號焊墊2B及第二非訊號接腳4B分割為第一線寬wPAD，於俯視時，第三非訊號焊墊群2X及第二非訊號接腳群4X的面積減少。藉此，第三非訊號焊墊群2X及第二非訊號接腳群4X的單位面積的第八接合構件13G的量增加。即，俯視時，第三非訊號焊墊群2X及第二非訊號接腳群4X的單位面積的焊膏及焊球的量增加。
如圖22及圖23所示，第八接合構件13G配置成分別將第三非訊號焊墊2B與第二非訊號接腳4B之間結合。第八接合構件13G例如由將金屬彼此接合的金屬形成。具體而言，第八接合構件13G是焊球或焊膏。
繼而，對第四實施方式的基板11與半導體收納部12接合之前的狀態進行說明。圖24A是自上方觀察與半導體收納部12接合之前的基板11的圖。圖24B是自下方觀察與基板11接合之前的半導體收納部12的圖。圖24C是沿著圖24A及圖24B的F-F線的剖面圖。
如圖24A及圖24C所示，於第三非訊號焊墊2B上配置有金屬膏14G。金屬膏14G可與第三非訊號焊墊2B電性連接。金屬膏14G的一例是焊膏。於以下的說明中，亦將金屬膏14G稱為焊膏14G。
如圖24B及圖24C所示，於第二非訊號接腳4B下配置有金屬球15G。金屬球15G可與第二非訊號接腳4B電性連接。金屬球15G的一例是焊球。於以下的說明中，亦將金屬球15G稱為焊球15G。
焊膏14G及焊球15G藉由被加熱而形成將第三非訊號焊墊2B與第二非訊號接腳4B之間結合的第八接合構件13G。
（半導體裝置的製造方法） 繼而，對第四實施方式的半導體裝置40的製造方法進行說明。
圖25A～圖25D是表示第四實施方式的半導體裝置40的製造方法的一例的流程圖。
首先，如圖25A所示，於基板11的第一主面1a上形成訊號焊墊1及第三非訊號焊墊2B。具體而言，例如於基板11的第一主面1a上貼附銅箔，以抗蝕劑等為遮罩材料對基板11進行圖案化。對經圖案化的遮罩材料進行濕式蝕刻。再者，形成訊號焊墊1及第三非訊號焊墊2B的方法並不限定於濕式蝕刻。亦可為其他方法，例如鍍覆法。
繼而，如圖25B所示，於訊號焊墊1上塗佈焊膏14。另外，於第三非訊號焊墊2B上塗佈焊膏14G。具體而言，例如使用金屬遮罩印刷焊膏14及焊膏14G。
繼而，如圖25C所示，準備與基板11接合的半導體收納部12。
繼而，如圖25D所示，於半導體收納部12的訊號接腳3下形成焊球15，於第二非訊號接腳4B下形成焊球15G。具體而言，例如，藉由移入開設有供焊球15及焊球15G下落的孔的遮罩，而於訊號接腳3及第二非訊號接腳4B下分別配置焊球15及焊球15G。再者，於訊號接腳3及第二非訊號接腳4B下分別形成焊球15及焊球15G的方法亦可為其他方法。
最後，於焊膏14及焊膏14G上連接焊球15及焊球15G，從而分別形成第一接合構件13及第八接合構件13G。具體而言，焊膏14與焊球15物理連接，焊膏14G與焊球15G物理連接。藉此，如圖24C所示，焊膏14及焊球15配置於訊號焊墊1與訊號接腳3之間。另外，焊膏14G及焊球15G配置於第三非訊號焊墊2B與第二非訊號接腳4B之間。繼而，焊膏14及焊球15、以及焊膏14G及焊球15G藉由加熱而熔解。藉此，如圖23所示，焊膏14與焊球15形成第一接合構件13，焊膏14G與焊球15G形成第八接合構件13G。
藉由以上製造方法，完成第四實施方式的半導體裝置40。
根據第四實施方式的半導體裝置40，藉由增加單位面積的第八接合構件13G的量，可將第三非訊號焊墊2B與第二非訊號接腳4B之間牢固地結合。
[電子機器] 對包括實施方式的半導體裝置10的電子機器100的結構進行說明。再者，電子機器100中包括的半導體裝置10可為半導體裝置20、半導體裝置20A、半導體裝置20B、半導體裝置30、半導體裝置30C、半導體裝置30D、半導體裝置40。以下，作為一例，對包括半導體裝置10的情況進行說明。
圖26A是自上方觀察包括實施方式的半導體裝置10的電子機器100的一例的圖。圖26B是自下方觀察包括實施方式的半導體裝置10的電子機器100的一例的圖。圖27是電子機器100的功能框圖。具體而言，電子機器100例如可為作為記憶裝置的一例的M.2固態硬碟（Solid State Drive，SSD）。
如圖26A、圖26B所示，電子機器100包括半導體裝置10。半導體裝置10於基板11的第一主面1a更包括電源電路21及揮發性記憶體23。半導體裝置10於基板11的第二主面1b更包括控制器24。再者，半導體裝置10亦可更包括電容器22。半導體裝置10亦可於基板11的第一主面1a包括控制器24。
如圖26A所示，半導體裝置10於基板11的第一主面1a上具有半導體收納部12。半導體收納部12例如收納NAND型快閃記憶體晶片。
如圖26A所示，電源電路21、電容器22、以及揮發性記憶體23安裝於基板11的第一主面1a上。揮發性記憶體23例如可為DRAM。於以下的說明中，亦將揮發性記憶體23稱為DRAM 23。電容器22可具有電源喪失保護功能（斷電保護機制（Power Loss Protection，PLP））。
如圖26B所示，控制器24安裝於基板11的第二主面1b上。控制器24是對包括具有半導體收納部12的半導體裝置10的電子機器100的整體動作進行控制的積體電路。控制器24對收納於半導體收納部12中的NAND型快閃記憶體晶片進行控制。DRAM 23於控制器24中被用作臨時記憶體。電源電路21向半導體裝置10、控制器24及DRAM 23供給電力。
即，於電子機器100中能夠應用第一實施方式～第四實施方式中記載的半導體裝置（10、20、20A、20B、30、30C、30D、40）。
如圖27所示，於電子機器100設置有電源電路21。電源電路21經由電源線25（25a、25b、25c）而與DRAM 23、控制器24、及半導體收納部12連接。電源電路21經由電源線25a向DRAM 23供給電源電壓。電源電路21經由電源線25b向控制器24供給電源電壓。電源電路21經由電源線25c、基板11的第一非訊號焊墊2以及半導體收納部12的第一非訊號接腳4，將電源電壓供給至收納於半導體收納部12中的NAND型快閃記憶體晶片。
於半導體收納部12與控制器24之間例如設置多條訊號線26。收納於半導體收納部12中的NAND型快閃記憶體晶片例如作為電子機器100的記憶裝置發揮功能。收納於半導體收納部12中的NAND型快閃記憶體晶片經由多條訊號線26、基板11的訊號焊墊1以及半導體收納部12的訊號接腳3，與控制器24之間交換訊號。半導體收納部12例如可為收容多個記憶體晶片的多晶片封裝。
於DRAM 23與控制器24之間例如設置訊號線27。DRAM 23例如對控制器24中的程式執行處理中使用的資料等進行臨時保存，並被用作作業區域。DRAM 23經由訊號線27而與控制器24之間交換訊號。
圖28是包括實施方式的半導體裝置10A的電子機器100A的結構圖。具體而言，電子機器100A可為例如桌上型或膝上型的個人電腦。
如圖28所示，電子機器100A包括殼體28A。殼體28A收容半導體裝置10A。半導體裝置10A具有基板11A及半導體收納部12A。半導體裝置10A於基板11A上更包括控制器24A。再者，半導體裝置10A可更包括未圖示的電源電路、電容器以及揮發性記憶體。
即，於電子機器100A中能夠應用第一實施方式～第四實施方式中記載的半導體裝置（10、20、20A、20B、30、30C、30D、40）。
圖29是包括實施方式的半導體裝置10B的電子機器100B的結構圖。具體而言，電子機器100B例如可為SSD。
如圖29所示，電子機器100B包括殼體28B。殼體28B收容半導體裝置10B。半導體裝置10B具有基板11B及半導體收納部12B。半導體裝置10B更包括控制器24B、DRAM 23B及電源電路21B。
即，於電子機器100B中能夠應用第一實施方式～第四實施方式中記載的半導體裝置（10、20、20A、20B、30、30C、30D、40）。
圖30是包括實施方式的半導體裝置10C的電子機器100C的結構圖。具體而言，電子機器100C例如可為智慧型電話、平板電腦及可攜式終端機。實際上，並不限定於該些例子。
如圖30所示，電子機器100C包括殼體28C。殼體28C收容半導體裝置10C。半導體裝置10C具有基板11C及半導體收納部12C。半導體裝置10C更包括控制器24C、DRAM 23C及電源電路21C。
即，於電子機器100C中能夠應用第一實施方式～第四實施方式中記載的半導體裝置（10、20、20A、20B、30、30C、30D、40）。
對本發明的若干實施方式進行了說明，但該些實施方式僅作為示例進行提示，並不意圖限定發明的範圍。該些新穎的實施方式能夠以其他各種形態實施，可於不脫離發明主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於發明的範圍或主旨中，並且包含於申請專利範圍所記載的發明及其均等的範圍中。
1:訊號焊墊 1a:第一主面 1b:第二主面 2:第一非訊號焊墊 2a:第三主面 2A:第二非訊號焊墊 2b:第四主面 2B:第三非訊號焊墊
2X:第三非訊號焊墊群
3:訊號接腳
4:第一非訊號接腳
4B:第二非訊號接腳
4X:第二非訊號接腳群
5:配線
10、10A、10B、10C、20、20A、20B、30、30C、30D、40:半導體裝置
11、11A、11B、11C:基板
12、12A、12B、12C:半導體收納部
13:第一接合構件
13A:第二接合構件
13B:第三接合構件
13C:第四接合構件
13D:第五接合構件
13E:第六接合構件
13F:第七接合構件
13G:第八接合構件
14、14G:焊膏/金屬膏
14D、14E、14F:焊膏
15、15G:焊球/金屬球
16A、16B、16C、16D:槽
21、21B、21C:電源電路 22:電容器 23:揮發性記憶體/DRAM 23B、23C:DRAM 24、24A、24B、24C:控制器 25、25a、25b、25c:電源線 26、27:訊號線 28A、28B、28C:殼體 100、100A、100B、100C:電子機器 tPAD1、tPAD2、tSOL1、tSOL2:厚度 wPAD:第一線寬
圖1是第一實施方式的半導體裝置的平面圖。 圖2是沿著圖1的A-A線的剖面圖。 圖3A是自上方觀察與第一實施方式的半導體收納部接合之前的基板的圖。 圖3B是自下方觀察與第一實施方式的基板接合之前的半導體收納部的圖。 圖3C是沿著圖3A及圖3B的A-A線的剖面圖。 圖4A是表示第一實施方式的半導體裝置的製造步驟的剖面圖。 圖4B是表示繼圖4A之後的一步驟的剖面圖。 圖4C是表示繼圖4B之後的一步驟的剖面圖。 圖4D是表示繼圖4C之後的一步驟的剖面圖。 圖5是第二實施方式的半導體裝置的剖面圖。 圖6是表示第二實施方式的半導體裝置的製造步驟的剖面圖。 圖7是第二實施方式的第一變形例的半導體裝置的平面圖。 圖8是沿著圖7的B-B線的剖面圖。 圖9是自上方觀察與第二實施方式的第一變形例的半導體收納部接合之前的基板的圖。 圖10A是表示第二實施方式的第一變形例的半導體裝置的製造步驟的剖面圖。 圖10B是表示繼圖10A之後的一步驟的剖面圖。 圖11是第二實施方式的第二變形例的半導體裝置的平面圖。 圖12是沿著圖11的C-C線的剖面圖。 圖13是表示第二實施方式的第二變形例的半導體裝置的製造步驟的剖面圖。 圖14是第三實施方式的半導體裝置的剖面圖。 圖15是表示第三實施方式的半導體裝置的製造步驟的剖面圖。 圖16是第三實施方式的第一變形例的半導體裝置的平面圖。 圖17是沿著圖16的D-D線的剖面圖。 圖18A是表示第三實施方式的第一變形例的半導體裝置的製造步驟的剖面圖。 圖18B是表示繼圖18A之後的一步驟的剖面圖。 圖19是第三實施方式的第二變形例的半導體裝置的平面圖。 圖20是沿著圖19中的E-E線的剖面圖。 圖21A是表示第三實施方式的第二變形例的半導體裝置的製造步驟的剖面圖。 圖21B是表示繼圖21A之後的一步驟的剖面圖。
圖22是第四實施方式的半導體裝置的平面圖。
圖23是沿著圖22的F-F線的剖面圖。
圖24A是自上方觀察與第四實施方式的半導體收納部接合之前的基板的圖。
圖24B是自下方觀察與第四實施方式的基板接合之前的半導體收納部的圖。
圖24C是沿著圖24A及圖24B的F-F線的剖面圖。
圖25A是表示第四實施方式的半導體裝置的製造步驟的剖面圖。
圖25B是表示繼圖25A之後的一步驟的剖面圖。
圖25C是表示繼圖25B之後的一步驟的剖面圖。
圖25D是表示繼圖25C之後的一步驟的剖面圖。
圖26A是自上方觀察包括實施方式的半導體裝置的電子機器的一例的圖。
圖26B是自下方觀察包括實施方式的半導體裝置的電子機器的一例的圖。
圖27是包括實施方式的半導體裝置的電子機器的功能框圖。
圖28是表示包括實施方式的半導體裝置的電子機器的一例的圖。
圖29是表示包括實施方式的半導體裝置的電子機器的一例的圖。
圖30是表示包括實施方式的半導體裝置的電子機器的一例的圖。
1:訊號焊墊
1a:第一主面
2:第一非訊號焊墊
2a:第三主面
3:訊號接腳
4:第一非訊號接腳
10:半導體裝置
11:基板
12:半導體收納部
13:第一接合構件

Claims (14)

  1. 一種半導體裝置，包括：基板，具有訊號焊墊及至少一個第一非訊號焊墊；半導體收納部，具有訊號接腳及至少一個第一非訊號接腳；以及第一接合構件，分別將所述訊號焊墊與所述訊號接腳之間、以及所述第一非訊號焊墊與所述第一非訊號接腳之間結合，所述第一非訊號焊墊及所述第一非訊號接腳於俯視時具有L字型的形狀。
  2. 如請求項1所述的半導體裝置，其中，所述第一非訊號焊墊及所述第一非訊號接腳於俯視時位於所述半導體收納部的外周的四個角落。
  3. 如請求項1所述的半導體裝置，其中，所述第一非訊號焊墊的面積於俯視時較所述訊號焊墊的面積大，所述第一非訊號接腳的面積於俯視時較所述訊號接腳的端子面積大。
  4. 如請求項1所述的半導體裝置，其中，所述訊號焊墊於俯視時位於較所述第一非訊號焊墊更靠所述半導體收納部的內側處，所述訊號接腳於俯視時位於較所述第一非訊號接腳更靠所述半導體收納部的內側處。
  5. 如請求項1所述的半導體裝置，其中， 所述第一非訊號焊墊的厚度於剖視時較所述訊號焊墊的厚度大。
  6. 如請求項1所述的半導體裝置，其中，所述第一非訊號焊墊上的所述第一接合構件的厚度於剖視時較所述訊號焊墊上的所述第一接合構件的厚度大。
  7. 如請求項1至請求項6中任一項所述的半導體裝置，其中，所述基板具有槽，所述槽於俯視時，於所述第一非訊號焊墊和所述訊號焊墊之間與該些焊墊分離地形成。
  8. 如請求項7所述的半導體裝置，其中，所述槽形成為於俯視時，包圍所述第一非訊號焊墊的外周。
  9. 如請求項1至請求項4中任一項所述的半導體裝置，其中，所述至少一個第一非訊號焊墊包括俯視時分別具有第一線寬的多個第一非訊號焊墊，所述至少一個第一非訊號接腳包括俯視時分別具有所述第一線寬的多個第一非訊號接腳，所述多個第一非訊號焊墊的各者於俯視時分離地配置，所述多個第一非訊號接腳的各者於俯視時分離地配置。
  10. 一種電子機器，包括：如請求項1至請求項9中任一項所述的半導體裝置；以及控制器，安裝於所述基板上，對收納於所述半導體收納部中 的半導體晶片進行控制。
  11. 一種半導體裝置的製造方法，其中，於基板上形成L字型的非訊號焊墊，於半導體收納部的與所述基板相向的主面上形成L字型的非訊號接腳，於所述基板所具有的訊號焊墊及所述非訊號焊墊上塗佈金屬膏，於所述半導體收納部所具有的訊號接腳及所述非訊號接腳上形成金屬球，藉由對所述金屬膏與所述金屬球進行熱處理來形成將所述基板與所述半導體收納部加以接合的接合構件。
  12. 如請求項11所述的半導體裝置的製造方法，其中，所述金屬膏為焊膏。
  13. 如請求項11或請求項12所述的半導體裝置的製造方法，其中，所述金屬球為焊球。
  14. 如請求項13所述的半導體裝置的製造方法，其中，形成於所述訊號接腳上的金屬球為具有第一尺寸的焊球，形成於所述非訊號接腳上的金屬球為分別具有所述第一尺寸的多個焊球。
TW111115892A 2022-03-04 2022-04-26 半導體裝置、電子機器及半導體裝置的製造方法 TWI807801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022033335A JP2023128759A (ja) 2022-03-04 2022-03-04 半導体装置、電子機器、及び半導体装置の製造方法
JP2022-033335 2022-03-04

Publications (2)

Publication Number Publication Date
TWI807801B true TWI807801B (zh) 2023-07-01
TW202336961A TW202336961A (zh) 2023-09-16

Family

ID=87850270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115892A TWI807801B (zh) 2022-03-04 2022-04-26 半導體裝置、電子機器及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20230284382A1 (zh)
JP (1) JP2023128759A (zh)
CN (1) CN116741732A (zh)
TW (1) TWI807801B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202114093A (zh) * 2019-06-11 2021-04-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置及製造半導體裝置的方法
TW202147556A (zh) * 2020-06-11 2021-12-16 南亞科技股份有限公司 半導體封裝裝置
US20220059437A1 (en) * 2020-08-19 2022-02-24 Samsung Electronics Co., Ltd. Semiconductor package
US20220068822A1 (en) * 2020-08-25 2022-03-03 Samsung Electronics Co., Ltd. Semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202114093A (zh) * 2019-06-11 2021-04-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置及製造半導體裝置的方法
TW202147556A (zh) * 2020-06-11 2021-12-16 南亞科技股份有限公司 半導體封裝裝置
US20220059437A1 (en) * 2020-08-19 2022-02-24 Samsung Electronics Co., Ltd. Semiconductor package
US20220068822A1 (en) * 2020-08-25 2022-03-03 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
TW202336961A (zh) 2023-09-16
US20230284382A1 (en) 2023-09-07
CN116741732A (zh) 2023-09-12
JP2023128759A (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
TWI581400B (zh) 層疊封裝及其形成方法
JP5222509B2 (ja) 半導体装置
US9583430B2 (en) Package-on-package device
TW586201B (en) Semiconductor device and the manufacturing method thereof
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
CN110875259B (zh) 半导体装置
CN101960591A (zh) 半导体装置、其制造方法、印刷电路板及电子设备
JP2014531756A (ja) 低ｃｔｅインターポーザ
TWI778236B (zh) 半導體裝置
TW201351579A (zh) 高密度立體封裝
JP2007027287A (ja) 半導体装置およびその製造方法
KR102511832B1 (ko) 반도체 패키지 장치
CN108630646A (zh) 电子封装件及其基板构造
KR101407614B1 (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
TWI736859B (zh) 電子封裝件及其製法
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
TWI807801B (zh) 半導體裝置、電子機器及半導體裝置的製造方法
TWI435667B (zh) 印刷電路板組件
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
JP4174008B2 (ja) 半導体装置
JP4343727B2 (ja) 半導体装置
KR20210020640A (ko) 반도체 패키지
TWI819440B (zh) 電子封裝件及其製法
TWI806343B (zh) 半導體封裝及其製造方法