JP2002246417A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP2002246417A JP2002246417A JP2001038371A JP2001038371A JP2002246417A JP 2002246417 A JP2002246417 A JP 2002246417A JP 2001038371 A JP2001038371 A JP 2001038371A JP 2001038371 A JP2001038371 A JP 2001038371A JP 2002246417 A JP2002246417 A JP 2002246417A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- semiconductor chip
- pattern
- chip
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】一般的な直径２５μｍ金線を使用したボンディ
ングバンプでも、配線ピッチとして７０μｍ以下のパタ
ーンにフリップチップ実装可能な方法を提供する。 【解決手段】半導体チップのアルミ電極上には、金線ボ
ンディングによる、先端は引きちぎりにより尖らせた形
状の金バンプを形成し、基板パターンは、千鳥状複数列
の半導体チップ電極すべてを最外列に引き出す配線を等
間隔で配列形成し、その表面は金めっきを施し、基板パ
ターンと半導体チップ電極上の金バンプとの位置調整を
行ない、加熱、加圧、超音波による圧接法で、金バンプ
を押し潰す荷重と温度を制御し、基板パターンの幅と同
じかそれより狭い部分で金バンプ先端と基板パターンと
の接続を行なう。
ングバンプでも、配線ピッチとして７０μｍ以下のパタ
ーンにフリップチップ実装可能な方法を提供する。 【解決手段】半導体チップのアルミ電極上には、金線ボ
ンディングによる、先端は引きちぎりにより尖らせた形
状の金バンプを形成し、基板パターンは、千鳥状複数列
の半導体チップ電極すべてを最外列に引き出す配線を等
間隔で配列形成し、その表面は金めっきを施し、基板パ
ターンと半導体チップ電極上の金バンプとの位置調整を
行ない、加熱、加圧、超音波による圧接法で、金バンプ
を押し潰す荷重と温度を制御し、基板パターンの幅と同
じかそれより狭い部分で金バンプ先端と基板パターンと
の接続を行なう。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
方法に係り、特に狭ピッチ対応に関するものである。
方法に係り、特に狭ピッチ対応に関するものである。
【０００２】
【従来の技術】電子機器の高性能化、高機能化と小型化
が急速に進み、それに伴って電子部品と実装技術が大き
く変貌している。電子部品の側面から見ると、リード部
品から表面実装部品に変わり、更に部品のパッケージ寸
法も小さくなっている。その究極はチップサイズパッケ
ージであり、端子間隔（ピッチ）も０．５〜１．０ｍｍ
が主流になっている。一方で、パッケージを使用しない
フリップチップと呼ばれるベアチップでの実装方法が実
用化するに至って、狭ピッチに対応する実装技術がます
ます重要になってきている。ベアチップの端子間隔はチ
ップサイズパッケージ端子間隔の約１０分の１で、実装
にあたり５０〜１００μｍピッチに対応する必要があ
る。従来行われてきたフリップチップ実装方法では、半
導体チップ上に形成されたはんだや金のバンプと基板の
パッドを熱または超音波を用いて接続する方法が採られ
ている。
が急速に進み、それに伴って電子部品と実装技術が大き
く変貌している。電子部品の側面から見ると、リード部
品から表面実装部品に変わり、更に部品のパッケージ寸
法も小さくなっている。その究極はチップサイズパッケ
ージであり、端子間隔（ピッチ）も０．５〜１．０ｍｍ
が主流になっている。一方で、パッケージを使用しない
フリップチップと呼ばれるベアチップでの実装方法が実
用化するに至って、狭ピッチに対応する実装技術がます
ます重要になってきている。ベアチップの端子間隔はチ
ップサイズパッケージ端子間隔の約１０分の１で、実装
にあたり５０〜１００μｍピッチに対応する必要があ
る。従来行われてきたフリップチップ実装方法では、半
導体チップ上に形成されたはんだや金のバンプと基板の
パッドを熱または超音波を用いて接続する方法が採られ
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、はんだ
バンプを用いる方法は、隣接パッドまたはパッド間に配
線される導体パターンとのショートを避けるためにソル
ダーレジストなどの絶縁処理をしないと狭ピッチ化に対
応できないという問題があった。また、金ボンディング
バンプを用いる方法は、一般的な直径２５μｍの金線を
使用するとバンプ径が７０μｍ以上になってしまい、８
０μｍ以下のバンプピッチに対応することが困難である
という問題があった。さらに、金めっきバンプを用いる
方法は、バンプ径を任意に変更できるため、前記ショー
トの問題やピッチの制約の問題は回避できるが、めっき
バンプを形成するためにはウエハレベルの処理が必要で
あり、すでにボンディング用として使用されているアル
ミ電極のチップ単体に対してこの処理を行なうことが難
しく、少量多品種のＭＣＭなどのモジュールには向いて
いないという問題があった。本発明は、上記課題を解決
するためになされたもので、一般的な直径２５μｍ金線
を使用したボンディングバンプでも配線ピッチとして７
０μｍ以下のパターンにフリップチップ実装可能な方法
を提供することを目的とする。
バンプを用いる方法は、隣接パッドまたはパッド間に配
線される導体パターンとのショートを避けるためにソル
ダーレジストなどの絶縁処理をしないと狭ピッチ化に対
応できないという問題があった。また、金ボンディング
バンプを用いる方法は、一般的な直径２５μｍの金線を
使用するとバンプ径が７０μｍ以上になってしまい、８
０μｍ以下のバンプピッチに対応することが困難である
という問題があった。さらに、金めっきバンプを用いる
方法は、バンプ径を任意に変更できるため、前記ショー
トの問題やピッチの制約の問題は回避できるが、めっき
バンプを形成するためにはウエハレベルの処理が必要で
あり、すでにボンディング用として使用されているアル
ミ電極のチップ単体に対してこの処理を行なうことが難
しく、少量多品種のＭＣＭなどのモジュールには向いて
いないという問題があった。本発明は、上記課題を解決
するためになされたもので、一般的な直径２５μｍ金線
を使用したボンディングバンプでも配線ピッチとして７
０μｍ以下のパターンにフリップチップ実装可能な方法
を提供することを目的とする。
【０００４】
【課題を解決するための手段】請求項１のフリップチッ
プ実装方法は、千鳥状に配列した狭ピッチ電極を有する
半導体チップを基板パターンに実装するフリップチップ
実装工程において、半導体チップのアルミ電極上には、
金線ボンディングによる、先端は引きちぎりにより尖ら
せた形状の金バンプを形成し、基板パターンは、半導体
チップの電極すべてを最外列に引き出す配線を等間隔で
配列形成し、その表面は金めっきを施し、基板パターン
と半導体チップ電極との位置調整を行ない、加熱、加
圧、超音波による圧接法で、金バンプを押し潰す荷重と
温度を制御し、基板パターンの幅と同じかそれより狭い
部分で金バンプ先端と基板パターンとの接続を行なう、
ことを特徴とする。
プ実装方法は、千鳥状に配列した狭ピッチ電極を有する
半導体チップを基板パターンに実装するフリップチップ
実装工程において、半導体チップのアルミ電極上には、
金線ボンディングによる、先端は引きちぎりにより尖ら
せた形状の金バンプを形成し、基板パターンは、半導体
チップの電極すべてを最外列に引き出す配線を等間隔で
配列形成し、その表面は金めっきを施し、基板パターン
と半導体チップ電極との位置調整を行ない、加熱、加
圧、超音波による圧接法で、金バンプを押し潰す荷重と
温度を制御し、基板パターンの幅と同じかそれより狭い
部分で金バンプ先端と基板パターンとの接続を行なう、
ことを特徴とする。
【０００５】請求項２のフリップチップ実装方法は、千
鳥状に配列した狭ピッチ電極を有する半導体チップを基
板パターンに実装するフリップチップ実装工程におい
て、半導体チップのアルミ電極上には、金線ボンディン
グによる、先端は引きちぎりにより尖らせた形状の金バ
ンプを形成し、基板パターンは、半導体チップの電極す
べてを最外列に引き出す配線を等間隔で配列形成し、そ
の表面は金めっきを施し、前記金バンプ先端を前記基板
パターンの幅と略同一になるように平坦化し、基板パタ
ーンと半導体チップ電極との位置調整を行ない、この両
者を異方性導電フィルムを使用して接続する、ことを特
徴とする。
鳥状に配列した狭ピッチ電極を有する半導体チップを基
板パターンに実装するフリップチップ実装工程におい
て、半導体チップのアルミ電極上には、金線ボンディン
グによる、先端は引きちぎりにより尖らせた形状の金バ
ンプを形成し、基板パターンは、半導体チップの電極す
べてを最外列に引き出す配線を等間隔で配列形成し、そ
の表面は金めっきを施し、前記金バンプ先端を前記基板
パターンの幅と略同一になるように平坦化し、基板パタ
ーンと半導体チップ電極との位置調整を行ない、この両
者を異方性導電フィルムを使用して接続する、ことを特
徴とする。
【０００６】請求項１または請求項２のフリップチップ
実装方法によれば、金バンプの先端に近い細い部分で基
板パターンと接続されるので、金めっきバンプによるこ
となく、少量品種でも低コストで隣接導体パターンとの
ショートなしに狭ピッチ対応のフリップチップ実装が可
能になる。
実装方法によれば、金バンプの先端に近い細い部分で基
板パターンと接続されるので、金めっきバンプによるこ
となく、少量品種でも低コストで隣接導体パターンとの
ショートなしに狭ピッチ対応のフリップチップ実装が可
能になる。
【０００７】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は本発明によるフリップチッ
プ実装を行なった状態を示す断面図である。図におい
て、１は半導体チップ、２は複数列の外側電極上の金バ
ンプ、３は内側電極上の金バンプ、４は基板、５は基板
パターンである。半導体チップ１は、アルミ電極が複数
列千鳥状に並べられたパッドを有するものを使用し、半
導体チップ１のアルミ電極上には、金線ボンディングに
よる、先端は引きちぎりにより尖らせた形状の金バンプ
を形成する。一方、基板パターン５は、千鳥状複数列の
半導体チップ電極すべてを最外列に引き出す本数の配線
を等間隔で配列形成し、その表面は金めっきを施す。
に基づいて説明する。図１は本発明によるフリップチッ
プ実装を行なった状態を示す断面図である。図におい
て、１は半導体チップ、２は複数列の外側電極上の金バ
ンプ、３は内側電極上の金バンプ、４は基板、５は基板
パターンである。半導体チップ１は、アルミ電極が複数
列千鳥状に並べられたパッドを有するものを使用し、半
導体チップ１のアルミ電極上には、金線ボンディングに
よる、先端は引きちぎりにより尖らせた形状の金バンプ
を形成する。一方、基板パターン５は、千鳥状複数列の
半導体チップ電極すべてを最外列に引き出す本数の配線
を等間隔で配列形成し、その表面は金めっきを施す。
【０００８】次いで、基板パターン５と半導体チップ電
極上の金バンプ２、３との位置調整を行ない、加熱、加
圧、超音波による圧接法で、金バンプ先端と基板パター
ン５との接続を行なう。この際、金バンプを押し潰す荷
重と温度を制御し、金バンプの細い部分での接続を図
る。前記基板パターン５の幅と同じかそれより狭い部分
で接続を行なうよう前記荷重と温度を制御する。
極上の金バンプ２、３との位置調整を行ない、加熱、加
圧、超音波による圧接法で、金バンプ先端と基板パター
ン５との接続を行なう。この際、金バンプを押し潰す荷
重と温度を制御し、金バンプの細い部分での接続を図
る。前記基板パターン５の幅と同じかそれより狭い部分
で接続を行なうよう前記荷重と温度を制御する。
【０００９】前記圧接法による接続に替えて、前記金バ
ンプ先端を前記基板パターンの幅と略同一になるように
平坦化し、基板パターン５と半導体チップ電極上の金バ
ンプ２、３との位置調整を行なった上で、異方性導電フ
ィルムを基板パターン５と半導体チップ電極上の金バン
プ２、３との間に挿入し、加圧して接続する方法を採っ
てもよい。
ンプ先端を前記基板パターンの幅と略同一になるように
平坦化し、基板パターン５と半導体チップ電極上の金バ
ンプ２、３との位置調整を行なった上で、異方性導電フ
ィルムを基板パターン５と半導体チップ電極上の金バン
プ２、３との間に挿入し、加圧して接続する方法を採っ
てもよい。
【００１０】
【実施例】本発明に関し、具体的な実施例として７０μ
mピッチのフリップチップ接続を直径２５μmの金線によ
る金ボンディングバンプを用いることで達成し、その効
果を確認した。半導体チップ電極パッドは１４０μmピ
ッチ２列千鳥状配置のものを使用し、基板には片面１
２．５μm厚銅箔張り１２．５μm厚ポリイミドベース材
により製造したフレキシブルプリント配線板を使用し
た。基板パターンは、導体幅３０〜３５μm、導体間隔
３５〜４０μmとし、表面には金めっきを施した。半導
体チップ電極パッド上に形成した金バンプは、上面から
見て直径約８０μm、側面から見て先端が尖った高さ約
８０μmの形状を呈した。圧接時の荷重は１５〜６０ｇ
の範囲で、温度は摂氏２００度〜２７０度の範囲で制御
することにより、接続部形状が基板の導体幅以下の直径
になるようにした。
mピッチのフリップチップ接続を直径２５μmの金線によ
る金ボンディングバンプを用いることで達成し、その効
果を確認した。半導体チップ電極パッドは１４０μmピ
ッチ２列千鳥状配置のものを使用し、基板には片面１
２．５μm厚銅箔張り１２．５μm厚ポリイミドベース材
により製造したフレキシブルプリント配線板を使用し
た。基板パターンは、導体幅３０〜３５μm、導体間隔
３５〜４０μmとし、表面には金めっきを施した。半導
体チップ電極パッド上に形成した金バンプは、上面から
見て直径約８０μm、側面から見て先端が尖った高さ約
８０μmの形状を呈した。圧接時の荷重は１５〜６０ｇ
の範囲で、温度は摂氏２００度〜２７０度の範囲で制御
することにより、接続部形状が基板の導体幅以下の直径
になるようにした。
【００１１】実施例においては、基板にフレキシブルプ
リント配線板を使用したが、リジッドプリント配線板を
使用しても同様の成果が得られることは勿論である。ま
た、実施例においては、７０μｍピッチのフリップチッ
プ実装であるが、本発明によれば、金めっきバンプと同
様に、５０μｍピッチのフリップチップ実装も可能であ
る。
リント配線板を使用したが、リジッドプリント配線板を
使用しても同様の成果が得られることは勿論である。ま
た、実施例においては、７０μｍピッチのフリップチッ
プ実装であるが、本発明によれば、金めっきバンプと同
様に、５０μｍピッチのフリップチップ実装も可能であ
る。
【００１２】
【発明の効果】本発明によれば、金バンプを押し潰す荷
重と温度を制御することで、一般的な直径２５μｍの金
線によるボンディングバンプの高さを制御し、確実な接
続を行なうことができるので、少量品種では難しいめっ
きバンプを用いず、低コストの単層基板で狭ピッチ対応
フリップチップ実装が可能となる。
重と温度を制御することで、一般的な直径２５μｍの金
線によるボンディングバンプの高さを制御し、確実な接
続を行なうことができるので、少量品種では難しいめっ
きバンプを用いず、低コストの単層基板で狭ピッチ対応
フリップチップ実装が可能となる。
【図１】図１は本発明のフリップチップ実装を行なった
状態を示す断面図である。
状態を示す断面図である。
１ 半導体チップ ２ 半導体外側電極の金バンプ ３ 半導体内側電極の金バンプ ４ 基板 ５ 基板パターン
Claims (2)
- 【請求項１】 千鳥状に配列した狭ピッチ電極を有する
半導体チップを基板パターンに実装するフリップチップ
実装工程において、 半導体チップのアルミ電極上には、金線ボンディングに
よる、先端は引きちぎりにより尖らせた形状の金バンプ
を形成し、 基板パターンは、半導体チップの電極すべてを最外列に
引き出す配線を等間隔で配列形成し、その表面は金めっ
きを施し、 基板パターンと半導体チップ電極との位置調整を行な
い、加熱、加圧、超音波による圧接法で、金バンプを押
し潰す荷重と温度を制御し、基板パターンの幅と同じか
それより狭い部分で金バンプ先端と基板パターンとの接
続を行なう、ことを特徴とするフリップチップ実装方
法。 - 【請求項２】 千鳥状に配列した狭ピッチ電極を有する
半導体チップを基板パターンに実装するフリップチップ
実装工程において、 半導体チップのアルミ電極上には、金線ボンディングに
よる、先端は引きちぎりにより尖らせた形状の金バンプ
を形成し、 基板パターンは、半導体チップの電極すべてを最外列に
引き出す配線を等間隔で配列形成し、その表面は金めっ
きを施し、 前記金バンプ先端を前記基板パターンの幅と略同一にな
るように平坦化し、 基板パターンと半導体チップ電極との位置調整を行な
い、この両者を異方性導電フィルムを使用して接続す
る、ことを特徴とするフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038371A JP2002246417A (ja) | 2001-02-15 | 2001-02-15 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038371A JP2002246417A (ja) | 2001-02-15 | 2001-02-15 | フリップチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246417A true JP2002246417A (ja) | 2002-08-30 |
Family
ID=18901357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001038371A Pending JP2002246417A (ja) | 2001-02-15 | 2001-02-15 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231657A (ja) * | 2008-03-25 | 2009-10-08 | Kyocer Slc Technologies Corp | 半導体装置およびその製造方法 |
| JP2012156528A (ja) * | 2012-03-22 | 2012-08-16 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
-
2001
- 2001-02-15 JP JP2001038371A patent/JP2002246417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231657A (ja) * | 2008-03-25 | 2009-10-08 | Kyocer Slc Technologies Corp | 半導体装置およびその製造方法 |
| JP2012156528A (ja) * | 2012-03-22 | 2012-08-16 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745322B2 (en) | Wire bond interconnection | |
| US5706174A (en) | Compliant microelectrionic mounting device | |
| US5747874A (en) | Semiconductor device, base member for semiconductor device and semiconductor device unit | |
| US20050006748A1 (en) | Multiple chip semiconductor package | |
| JP3925602B2 (ja) | 接着材料の貼着方法及び半導体装置の製造方法 | |
| KR100508682B1 (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| JPH10270592A (ja) | 半導体装置及びその製造方法 | |
| JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| JP2002237568A (ja) | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ | |
| US7781873B2 (en) | Encapsulated leadframe semiconductor package for random access memory integrated circuits | |
| US20070262443A1 (en) | Electronic Device with Integrated Heat Distributor | |
| US7923825B2 (en) | Integrated circuit package | |
| US20110103030A1 (en) | Packages and Methods for Mitigating Plating Stub Effects | |
| TWI646877B (zh) | 軟性電路基板之佈線結構 | |
| JP2002246417A (ja) | フリップチップ実装方法 | |
| JP2008218758A (ja) | 電子回路実装構造体 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3982124B2 (ja) | フリップチップ及びフリップチップの取り付け方法 | |
| JP2006332465A (ja) | チップオンフィルム半導体装置 | |
| JP4484891B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001015630A (ja) | Ｂｇａ型半導体パッケージ及びその製造方法 | |
| JP2003060122A (ja) | 半導体チップ搭載用基板及びそれを用いた半導体装置 | |
| JP2001326245A (ja) | 半導体装置およびその製造方法 | |
| JP2000299399A (ja) | 半導体装置 |