JP2003060122A - 半導体チップ搭載用基板及びそれを用いた半導体装置 - Google Patents

半導体チップ搭載用基板及びそれを用いた半導体装置

Info

Publication number
JP2003060122A
JP2003060122A JP2001249908A JP2001249908A JP2003060122A JP 2003060122 A JP2003060122 A JP 2003060122A JP 2001249908 A JP2001249908 A JP 2001249908A JP 2001249908 A JP2001249908 A JP 2001249908A JP 2003060122 A JP2003060122 A JP 2003060122A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
land
capillary
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001249908A
Other languages
English (en)
Other versions
JP4586316B2 (ja
JP2003060122A5 (ja
Inventor
Kazuaki Ano
一章 阿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2001249908A priority Critical patent/JP4586316B2/ja
Priority to US10/225,006 priority patent/US6977443B2/en
Publication of JP2003060122A publication Critical patent/JP2003060122A/ja
Publication of JP2003060122A5 publication Critical patent/JP2003060122A5/ja
Application granted granted Critical
Publication of JP4586316B2 publication Critical patent/JP4586316B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】ランドの配列密度を向上させることができる半
導体チップ搭載用基板及びその半導体チップ搭載用基板
を用いた半導体装置を提供する。 【解決手段】絶縁基板１０２上の導体パターンは、導体
ワイヤ１１０を介して半導体チップ１００の電極パッド
１２０に接続されるランド１３０を含む。各ランド１３
０は、導体ワイヤ１１０のボンディングの際にキャピラ
リが接地されるキャピラリ接地部２０２と、導体ワイヤ
１１０が接触し得るワイヤ接触部２０４とを有してい
る。ワイヤ接触部２０４のキャピラリ接地部２０２側
は、括れ部２００となっている。ランド１３０は、隣り
合うランド１３０の間で、括れ部２００とキャピラリ接
地部２０２とが対向するよう配列されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
等の半導体装置で用いられる半導体チップ搭載用基板及
びその半導体チップ搭載用基板を備えた半導体装置に関
する。
【０００２】
【従来の技術】近年、電子情報機器の小型化及び高性能
化に伴い、これに搭載される半導体パッケージ等の半導
体装置をより高密度化するための技術開発が盛んであ
る。半導体パッケージを高密度化するための構造とし
て、ＢＧＡ（Ball Grid Array）構造が知られている。
図１０は、ＢＧＡ構造を採用した半導体パッケージの基
本構成の一例を示す。この半導体パッケージは、主面
（図中上面）に集積回路が形成された半導体チップ９０
０を、ダイペースト９０４を介して絶縁基板（サブスト
レート）９０２に固定し、封止材９１８により封止した
ものである。半導体チップ９００の表面には、その集積
回路から引き出された電極パッド９２０が形成されてい
る。絶縁基板９０２の主面には、半導体チップ９００の
電極パッド９２０と外部接続端子である半田バンプ９０
８とを接続するための導体パターンが形成されている。
この導体パターンは、導体ワイヤ９１０を介して半導体
チップ９００の電極パッド９２０に接続されるランド９
３０と、絶縁基板９０２に形成したスルーホールを介し
て半田バンプ９０８に接続される接続パッド９３２とを
含んでいる。
【０００３】図１１は、絶縁基板９０２上の導体パター
ンを示す平面図である。導体パターンの各ランド９３０
は、絶縁基板９０２上において、実装される半導体チッ
プ１００の外周に沿って配列されている。各接続パッド
９３２は、絶縁基板９０２の内側の領域に、二次元的に
配列されている。ランド９３０と接続パッド９３２と
は、それぞれリード９３４によって接続されている。各
ランド９３０の平面形状は、図１２に平面形状を拡大し
て示すように一定の幅Ｗ（約０．１ｍｍ）を有する長尺
形状であり、その表面に導体ワイヤ９１０がボンディン
グされる。
【０００４】
【発明が解決しようとする課題】ここで、近年、半導体
パッケージの高密度化の要請から、パッケージサイズを
変えずに多ピン化することが求められており、そのた
め、ランド９３０の配列ピッチを狭くし、配列密度を向
上させることが必要になっている。しかしながら、ラン
ド９３０の配列ピッチを狭くするには、以下のような問
題がある。
【０００５】すなわち、各ランド９３０には、ボンディ
ングの際に導体ワイヤ９１０が接地する可能性のあるエ
リア（ワイヤ接地可能エリアＲとする。）が存在するた
め、導体ワイヤ９１０の相互の接触を防止するために
は、このワイヤ接地可能エリアＲが互いに重なり合わな
いようにしなければならない。このワイヤ接地可能エリ
アＲは、半径０．２５ｍｍで扇角３０°の扇形であるこ
とが知られており、このようなエリアを確保するには、
ランド９３０の配列ピッチを約０．１３ｍｍ以上にする
ことが必要になる。
【０００６】一方、ワイヤ接地可能エリアＲを確保する
ため、図１３に示すように、各ランド９３０を絶縁基板
９０２（図１１）の外側及び内側に交互にずらして千鳥
状に配置することも検討されている。しかしながら、こ
の場合には、各ランド９３０の隙間Ｃが狭くなりすぎ、
現在のエッチング処理能力（３０μｍ以上の隙間が必要
とされる）では製造が困難であるという問題がある。
【０００７】従って本発明は、ランドの配列密度を向上
させることができる半導体チップ搭載用基板及びその半
導体チップ搭載用基板を用いた半導体装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体チップ搭載用基板は、その主面に半
導体チップ搭載領域を有する絶縁基板と、搭載される半
導体チップの電極パッドから延びる導体ワイヤが接続さ
れる略長方形状のランド部と、外部接続端子としての電
極に接続されるパッド部と、上記ランド部と上記パッド
部とを接続するリード部とを有し、上記絶縁基板の主面
に形成されている複数の導体パターンとを有し、上記ラ
ンド部が、その中央部に形成された他の領域よりも幅が
狭い括れ部と、上記括れ部よりも上記半導体チップ搭載
領域から離れた位置に形成され、上記導体ワイヤの接続
の際にキャピラリが接地して上記導体ワイヤが機械的に
接続されるキャピラリ接地部とを有すると共に、その長
手方向が搭載される半導体チップの対応する電極パッド
に対して略直線状になるように上記半導体チップ搭載領
域の外周に沿って配置されており、隣接するランド部に
おいて、上記キャピラリ接地部と上記括れ部とが対向す
るように配置されている。
【０００９】このように、隣り合うランドの括れ部とキ
ャピラリ接地部とを対向させることにより、隣り合うラ
ンド間に必要な隙間（エッチング処理可能な程度の隙
間）を確保し、且つ、導体ワイヤの相互接触を防止する
ための領域を確保しつつ、ランドの配列ピッチを狭くす
ることができる。これにより、ランドの配列ピッチを狭
くし、配列密度を向上させることが可能になる。
【００１０】また、本発明においては、上記各ランド部
の長手方向が上記複数のランド部の配列方向に対して直
交しており、上記各ランド部が上記配列方向の直交方向
に交互にずらして配置されていることが好ましい。
【００１１】また、本発明では、上記ランド部の長手方
向が上記半導体チップ搭載領域の中心部に対して略放射
線状になるように配置されていることが好ましい。
【００１２】また、本発明では、上記括れ部を挟んで上
記キャピラリ接地部に対応する位置に形成されたワイヤ
接触部と上記キャピラリ接地部とが略円形状であること
が好ましい。
【００１３】また、本発明では、上記括れ部の幅が上記
キャピラリ接地部の幅の２５％から７５％であることが
好ましい。
【００１４】また、本発明の半導体装置は、上述した半
導体チップ搭載用基板と、その主面に複数の電極パッド
を有し、上記半導体チップ搭載用基板の半導体チップ搭
載領域に搭載された半導体チップと、上記各電極パッド
と上記半導体チップ搭載用基板の各ランド部とをそれぞ
れ接続する複数の導体ワイヤと、上記導体ワイヤ及び上
記半導体チップを封止する封止材とを有する。
【００１５】
【発明の実施の形態】以下、本発明の一実施形態を図面
に沿って説明する。図１及び図２は、本発明を適用した
半導体パッケージの一部切り欠き斜視図及び側断面図で
ある。本実施の形態の半導体パッケージは、半導体チッ
プ１００を、ダイペースト１０４を介して絶縁基板１０
２に固定し、封止材１１８により封止したものである。
半導体チップ１００は、シリコン基板の一方の面に図示
しない集積回路を形成したものであり、他方の面におい
て絶縁基板１０２に固定されている。半導体チップ１０
０の集積回路側の面の外周には、その集積回路から引き
出された多数の電極パッド１２０が配列されている。
【００１６】絶縁基板１０２は、ポリイミド又はセラミ
ックス製の基板である。絶縁基板１０２の表面（半導体
チップ１００側の面）には、半導体チップ１００の電極
パッド１２０と外部接続端子である半田バンプ１０８と
を電気的に接続するための導体パターンが形成されてい
る。この導体パターンは、絶縁基板１０２上に銅などで
形成されたものであり、半導体チップ１００の電極パッ
ド１２０に導体ワイヤ１１０を介して接続されるランド
１３０と、絶縁基板１０２のスルーホールを介して半田
バンプ１０８に接続される接続パッド１３２とを含んで
いる。ランド１３０は、絶縁基板１０２に実装される半
導体チップ１００の外周に沿って配列されており、接続
パッド１３２は、絶縁基板１０２の内側に二次元的に配
列されている。
【００１７】図３は、絶縁基板１０２上の導体パターン
を拡大して示す平面図である。絶縁基板１０２上の導体
パターンは、更に、ランド１３０よりも幅の細いパター
ン部分であるリード１３４，１３６を有している。リー
ド１３４は、各ランド１３０と各接続パッド１３２とを
ほぼ一対一で結び、これらを電気的に接続するものであ
る。又、リード１３６は、製造工程の一部において例え
ばテスト用端子として用いられるものである。
【００１８】図４は、各ランド１３０の平面形状を拡大
して示す平面図である。ランド１３０は、その配列方向
（Ｘ方向）に直交する方向に縦長となるように配置され
ている。このランド１３０の長手方向は、半導体チップ
１００の各電極パッド１２０から伸びる導体ワイヤ１１
０の延出方向（図１参照）とほぼ一致している。ランド
１３０の外側（絶縁基板１０２の外周に近い側）の領域
は、導体ワイヤ１１０のボンディング工程においてキャ
ピラリ（後述）を接地させるためのキャピラリ接地部２
０２となっている。このキャピラリ接地部２０２は、ボ
ンディング工程において、導体ワイヤ１１０の一端が最
終的に固定される部分である。又、ランド１３０の内側
（半導体チップ１００に近い側）の領域は、導体ワイヤ
１１０のボンディング工程において導体ワイヤ１１０が
接触し得るワイヤ接触部２０４となっている。このワイ
ヤ接触部２０４は、ボンディング工程において、導体ワ
イヤ１１０が一時的に載せられる部分である。キャピラ
リ接地部２０２及びワイヤ接触部２０４は、いずれも略
円形の平面形状を有している。更に、ワイヤ接触部２０
４のキャピラリ接地部２０２側の領域は、キャピラリ接
地部２０２よりも幅が狭い括れ部２００となっている。
この括れ部２００は、キャピラリ接地部２０２及びワイ
ヤ接触部２０４を結ぶ凹曲面を有している。ランド１３
０を構成するこれら括れ部２００、キャピラリ接地部２
０２及びワイヤ接触部２０４は、いわゆる瓢箪形状をな
している。好適な実施例では、キャピラリ接地部２０２
の幅Ｗは０．１ｍｍであり、キャピラリ接地部２０２及
びワイヤ接触部２０４の中心間距離は０．１５ｍｍであ
る。又、特に、括れ部２００の幅は、キャピラリ接地部
２０２の幅に対して、２５％〜７５％の範囲にあること
が好ましい。
【００１９】絶縁基板１０２上において、ボンディング
工程中に導体ワイヤ１１０が接地する可能性のあるエリ
ア（ワイヤ接地可能エリアとする。）は、図中符号Ｒで
示すように、例えば、半径０．２５ｍｍで扇角３０°の
扇形のエリアである。ランド１３０は、その配列方向
（図中矢印Ｘで示す）に直交する方向に交互にずらされ
て配列されており、ワイヤ接地可能エリアＲが相互に重
なり合わないように、かつ、隣り合うランド１３０の間
で括れ部２００とキャピラリ接地部２０２とが対向する
ように配列されている。このように配列したのは、導体
ワイヤ１１０の相互接触を防止し、且つ、ランド１３０
間の隙間Ｃをエッチング可能な隙間３０μｍ以上に保ち
つつ、配列ピッチを狭くするためである。
【００２０】更に、括れ部２００の外周（凹曲面）の曲
率半径Ｒ３は、キャピラリ接地部２０２（凸曲面）の半
径Ｒ１と略同じに設定されている。このようにすれば、
キャピラリ接地部２０２と括れ部２００との間の隙間を
一定間隔にすることができるからである。又、ワイヤ接
触部２０４の半径Ｒ２は、キャピラリ接地部２０２の半
径Ｒ１よりも僅かに小さく設定されている。好適な実施
例では、キャピラリ接地部２０２の幅Ｗを０．１ｍｍ
（すなわち半径Ｒ１を０．０５ｍｍ）とした場合、ラン
ド１３０の配列ピッチＰは０．１２２ｍｍにすることが
できる。
【００２１】図５は、本実施の形態に係るランド１３０
の配列例を示す図であり、絶縁基板１０２の表面の約４
分の１の領域に対応している。本実施の形態における幅
０．１ｍｍのランド１３０を、一辺が１３ｍｍの正方形
の半導体チップ１００（図５では省略）の外周に沿って
配列した場合、配列可能なランドの数は、３８０個（一
辺当たり９５個）となる。比較のため、図５には、ラン
ド１３０のような括れ部２００を有さないランドＳ（幅
０．１ｍｍ）を、上記寸法の半導体チップ１００の周囲
に配列した例を併せて示す。この場合、半導体チップ１
００の外周に沿って配列可能なランドの数は、３４０個
（一辺当たり８５個）となる。すなわち、本実施の形態
を、上記寸法の半導体チップ１００を含む半導体パッケ
ージに適用すると、ランドの配列数を４０個増加させる
ことができ、半導体パッケージの多ピン化が可能になる
ことが分かる。
【００２２】次に、図６を参照して、本実施の形態に係
る半導体パッケージの製造方法について説明する。ま
ず、図６（Ａ）に示すように、ポリイミド又はセラミッ
クス製の絶縁基板１０２に、スルーホール３００を形成
する。このスルーホール３００の形成は、打ち抜き部材
による打ち抜き加工、又はフォトリソグラフィー技術に
よって行うことができる。次いで、スルーホール３００
を形成した絶縁基板１０２の全面に銅箔をラミネートし
たのち、フォトリソグラフィー技術を用いてエッチング
し、図６（Ｂ）に示すようなランド１３０及び接続パッ
ド１３２を形成する。続いて、図６（Ｃ）に示すよう
に、絶縁基板１０２の表面に、ランド１３０となる部分
を露出させて、半田マスク３０２を塗布する。露出した
ランド１３０にニッケル又は金メッキを施す。そのの
ち、ディスペンサ（図示せず）を用いて、絶縁基板１０
２上にエポキシ系樹脂からなるダイペースト１０４を滴
下する。液状のダイペースト１０４が硬化する前に、図
６（Ｄ）に示すように、別の工程で製造した半導体チッ
プ１００を上方から一定の圧力で押し付け、ダイペース
ト１０４を半導体チップ１００の下面全域に行き渡らせ
る。この状態で、ヒータ等により雰囲気温度を上げて、
ダイペースト１０４を硬化させ、絶縁基板１０２上に半
導体チップ１００を固定する。
【００２３】次に、図６（Ｅ）に示すように、半導体チ
ップ１００の電極パッド１２０とランド１３０とを、導
体ワイヤ１１０でボンディングする。図７は、このボン
ディング工程を説明するための概略図である。ボンディ
ング工程では、金やアルミニウムの極細ワイヤを軟化状
態で供給するキャピラリ４００を用いる。まず、キャピ
ラリ４００から吐出した極細ワイヤ４０２の一端を半導
体チップ１００の電極パッド１２０上にボンディングし
たのち、図７（Ａ）に示すように、極細ワイヤ４０２を
ループを描くように引き伸ばし、絶縁基板１０２上のラ
ンド１３０にボンディングする。ランド１３０へのボン
ディングに際し、キャピラリ４００は、ランド１３０の
キャピラリ接地部２０２の中央位置２０８の上方に位置
させる。このとき、極細ワイヤ４０２は、ランド１３０
のワイヤ接触部２０４上に載置された状態にある。次い
で、図７（Ｂ）に示すように、キャピラリ４００を下方
に（キャピラリ接地部２０２に対して）押し下げると、
極細ワイヤ４０２の先端側の部分がキャピラリ接地部２
０２上に接地し、ここで固定される。これに伴い、極細
ワイヤ４０２のワイヤ接触部２０４に接触していた部分
は、ワイヤ接触部２０４から僅かに浮き上がる。この状
態からキャピラリ４００を上昇させ、キャピラリ４００
をこのランド１３０上から退避させる。極細ワイヤ４０
２は、ランド１３０のキャピラリ接地部２０２に先端が
固定されたまま残る。これにより、半導体チップ１００
の電極パッド１２０とランド１３０とのボンディングが
完了し、ボンディングされた極細ワイヤ４０２が導体ワ
イヤ１１０となる。
【００２４】電極パッド１２０とランド１３０とのボン
ディングが完了した後、図６（Ｆ）に示すように、モー
ルド樹脂よりなる封止材１１８で半導体チップ１００を
封止する。最後に、絶縁基板１０２のスルーホール３０
０内に半田ペーストを充填して半田バンプ１０８を形成
する。以上の工程を経て、半導体パッケージが完成す
る。
【００２５】以上説明したように、本実施の形態によれ
ば、隣り合うランド１３０の間で、括れ部２００とキャ
ピラリ接地部２０２とを対向させる構成としたので、導
体ワイヤ１１０の相互接触を防止すると共に、ランド１
３０間の隙間Ｃをエッチング可能な隙間３０μｍ以上に
保ちつつ、配列ピッチを狭くすることができる。これに
より、パッケージサイズをそのままにしてランド１３０
の数を増やし、多ピン化することが可能になり、半導体
パッケージの高密度化が可能になる。
【００２６】特に、本実施の形態では、各ランド１３０
を、その配列方向に直交する方向に交互にずらして配置
するようにしたので、隣り合うランド１３０の間で、括
れ部２００とキャピラリ接地部２０２とを確実に対向さ
せることができ、配列密度を更に向上させることができ
る。
【００２７】更に、本実施の形態では、各ランド１３０
の形状をほぼ瓢箪形状としたので、ランド１３０上に導
体ワイヤ１１０が接地又は接触する領域を確保しつつ、
ランド１３０の配列密度を向上させることができる。加
えて、括れ部２００の幅をキャピラリ接地部２０２の幅
の２５％〜７５％の範囲としたので、キャピラリ接地部
２０２及びワイヤ接触部２０４の面積を十分確保しつ
つ、ランド１３０の配列密度を確実に向上させることが
できる。
【００２８】次に、上述した実施の形態の変形例につい
て説明する。図８は、上述した実施の形態の変形例に係
るランド１３０の配列を示す平面図であり、絶縁基板１
０２の表面の約４分の１の領域を示すものである。本変
形例では、ランド１３０は、半導体チップ１００（図８
では省略）の外周に沿って規定される各辺に配列されて
おり、各辺の中央部に位置するランド１３０は、その長
手方向がランド１３０の配列方向に対して直交し、各辺
の端部に近いランド１３０ほど、その長手方向が当該直
交方向から傾斜するようになっている。このようにすれ
ば、ランド１３０の傾きにより、隣り合うランド１３０
の間で括れ部２００とキャピラリ接地部２０２とが対向
する領域が生じるため、ランド１３０の配列ピッチを狭
くすることができるからである。
【００２９】具体的には、本変形例における幅０．１ｍ
ｍのランド１３０を、一辺が１３ｍｍの正方形の半導体
チップ１００の周囲に配列した場合、配列可能なランド
１３０の数は、３１６個（一辺当たり７９個）となる。
比較のため、図８には、ランド１３０のような括れ部２
００を有さないランドＳ（幅０．１ｍｍ）を、上記寸法
の半導体チップ１００の周囲に配列した例を示す。この
場合、配列可能なランドの数は、３０８個（一辺当たり
７７個）となる。すなわち、本変形例を、上記寸法の半
導体チップ１００を含む半導体パッケージに適用する
と、ランドの配列数を８個増加させることができること
が分かる。
【００３０】このように、本変形例においても、隣り合
うランド１３０の間で括れ部２００とキャピラリ接地部
２０２とを対向させる領域を設けることができるため、
ランド１３０の配列ピッチを狭くし、配列密度を向上さ
せることができる。
【００３１】次に、本発明の第２の実施の形態について
説明する。図９（Ａ）は、第２の実施の形態に係るラン
ド１３０の平面形状及びその配列パターンを示す平面図
である。各ランド１３０の形状は、第１の実施の形態と
同様であるが、各ランド１３０が、その配列方向に直交
する方向（絶縁基板１０２の外側及び内側）に交互に完
全に位置をずらし、内側に位置するランド１３０の括れ
部２００が、外側に位置するランド１３０のリード１３
４に対向するように配置されている。このような配列を
千鳥配列と呼ぶ。更に、隣り合うランド１３０の間で、
括れ部２００とワイヤ接地可能エリアＲとが対向するよ
う、各ランド１３０が配列されている。これにより、ラ
ンド１３０の配列ピッチを小さくすることができる。具
体的には、キャピラリ接地部２０２の幅Ｗを０．１ｍｍ
とした場合、ランド１３０の配列ピッチＰを０．１０９
ｍｍまで小さくすることができる。
【００３２】比較のため、図９（Ｂ）には、ランド１３
０のような括れ部を有さないランドＳ（幅０．１ｍｍ）
を千鳥状に配列した例を示す。この場合、ランドＳを、
隣接するランド１３０のワイヤ接地可能エリアＲと接触
させないよう配列するには、配列ピッチＰを０．１１５
ｍｍ以上にしなければならない。すなわち、本実施の形
態によれば、千鳥配列したランドにおいて、配列ピッチ
を狭くする効果を奏することが分かる。
【００３３】このように、本実施の形態によれば、ラン
ド１３０を千鳥配列し、隣り合うランド１３０の間で、
括れ部２００とワイヤ接地可能エリアＲとを対向させる
構成としたことにより、ランド１３０の配列密度を更に
向上させることができる。
【００３４】以上、本発明の各実施の形態を図面に沿っ
て説明した。しかしながら本発明は前記実施の形態に示
した事項に限定されず、特許請求の範囲の記載に基いて
その変更、改良等が可能であることは明らかである。例
えば、第２の実施の形態においては、外側のランド１３
０には絞り部２００を設けないようにしてもよい。
【００３５】
【発明の効果】以上の如く本発明によれば、隣り合うラ
ンドの間で、括れ部とキャピラリ接地部とを対向させる
よう構成としたので、導体ワイヤの相互接触を防止し、
且つ、ランドの隙間をエッチング処理可能な程度の広さ
に保ちつつ、ランドの配列ピッチを狭くすることができ
る。これにより、ランドの配列ピッチを狭くし、配列密
度を向上させることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体パッケー
ジの一部切り欠き側面図である。
【図２】図１に示した半導体パッケージの側断面図であ
る。
【図３】図１に示した半導体パッケージの導体パターン
を示す平面図である。
【図４】図１に示した半導体パッケージのランドの平面
形状を示す平面図である。
【図５】図４に示したランドの配列パターンを示す平面
図である。
【図６】図１に示した半導体パッケージの製造工程を示
す工程毎の断面図である。
【図７】図６に示した製造工程におけるボンディング工
程を説明するための断面図である。
【図８】第１の実施形態の変形例に係る半導体パッケー
ジにおけるランドの配列を示す平面図である。
【図９】本発明の第２の実施形態に係る半導体パッケー
ジにおけるランドの配列を示す平面図である。
【図１０】従来の半導体パッケージの基本構成を示す概
略図である。
【図１１】図１０に示した従来の半導体パッケージの絶
縁基板上における導体パターンを示す平面図である。
【図１２】図１０に示した従来の半導体パッケージのラ
ンドの形状を拡大して示す平面図である。
【図１３】図１２に示した従来の半導体パッケージのラ
ンドの他の配列例を示す平面図である。
【符号の説明】
１００ 半導体チップ １０２ 絶縁基板 １０４ ダイペースト １０８ 半田バンプ １１０ 導体ワイヤ １１８ 封止材 １２０ 電極パッド １３０ ランド １３２ 接続パッド ２００ 括れ部 ２０２，２０４ 主部 ３００ スルーホール ４００ キャピラリ ４０２ 極細ワイヤ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 その主面に半導体チップ搭載領域を有す
    る絶縁基板と、 搭載される半導体チップの電極パッドから延びる導体ワ
    イヤが接続される略長方形状のランド部と、外部接続端
    子としての電極に接続されるパッド部と、上記ランド部
    と上記パッド部とを接続するリード部とを有し、上記絶
    縁基板の主面に形成されている複数の導体パターンと、 を有し、 上記ランド部が、その中央部に形成された他の領域より
    も幅が狭い括れ部と、上記括れ部よりも上記半導体チッ
    プ搭載領域から離れた位置に形成され、上記導体ワイヤ
    の接続の際にキャピラリが接地して上記導体ワイヤが機
    械的に接続されるキャピラリ接地部とを有すると共に、
    その長手方向が搭載される半導体チップの対応する電極
    パッドに対して略直線状になるように上記半導体チップ
    搭載領域の外周に沿って配置されており、 隣接するランド部において、上記キャピラリ接地部と上
    記括れ部とが対向するように配置されている半導体チッ
    プ搭載用基板。
  2. 【請求項２】 上記各ランド部の長手方向が上記複数の
    ランド部の配列方向に対して直交しており、上記各ラン
    ド部が上記配列方向の直交方向に交互にずらして配置さ
    れている請求項１に記載の半導体チップ搭載用基板。
  3. 【請求項３】 上記各ランド部の長手方向が上記半導体
    チップ搭載領域の中心部に対して略放射線状になるよう
    に配置されている請求項１に記載の半導体チップ搭載用
    基板。
  4. 【請求項４】 上記括れ部を挟んで上記キャピラリ接地
    部に対応する位置に形成されたワイヤ接触部と上記キャ
    ピラリ接地部とが略円形状である請求項２又は３に記載
    の半導体チップ搭載用基板。
  5. 【請求項５】 上記括れ部の幅が上記キャピラリ接地部
    の幅の２５％〜７５％である請求項２、３又は４に記載
    の半導体チップ搭載用基板。
  6. 【請求項６】 請求項１、２、３、４又は５に記載の半
    導体チップ搭載用基板と、 その主面に複数の電極パッドを有し、上記半導体チップ
    搭載用基板の半導体チップ搭載領域に搭載された半導体
    チップと、 上記各電極パッドと上記半導体チップ搭載用基板の各ラ
    ンド部とをそれぞれ接続する複数の導体ワイヤと、 上記導体ワイヤ及び上記半導体チップを封止する封止材
    と、 を有する半導体装置。
JP2001249908A 2001-08-21 2001-08-21 半導体チップ搭載用基板及びそれを用いた半導体装置 Expired - Lifetime JP4586316B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001249908A JP4586316B2 (ja) 2001-08-21 2001-08-21 半導体チップ搭載用基板及びそれを用いた半導体装置
US10/225,006 US6977443B2 (en) 2001-08-21 2002-08-21 Substrate for carrying a semiconductor chip and semiconductor device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001249908A JP4586316B2 (ja) 2001-08-21 2001-08-21 半導体チップ搭載用基板及びそれを用いた半導体装置

Publications (3)

Publication Number Publication Date
JP2003060122A true JP2003060122A (ja) 2003-02-28
JP2003060122A5 JP2003060122A5 (ja) 2008-06-26
JP4586316B2 JP4586316B2 (ja) 2010-11-24

Family

ID=19078827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001249908A Expired - Lifetime JP4586316B2 (ja) 2001-08-21 2001-08-21 半導体チップ搭載用基板及びそれを用いた半導体装置

Country Status (2)

Country Link
US (1) US6977443B2 (ja)
JP (1) JP4586316B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497770B2 (en) 2017-05-18 2019-12-03 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9000579B2 (en) * 2007-03-30 2015-04-07 Stats Chippac Ltd. Integrated circuit package system with bonding in via
US8587901B1 (en) 2009-12-30 2013-11-19 Western Digital (Fremont), Llc Magnetic recording head slider comprising bond pad having a probe contact area and a solder contact area

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134429A (ja) * 1983-12-23 1985-07-17 Hitachi Micro Comput Eng Ltd 半導体装置
JPS6143437A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 半導体装置
JPH04276636A (ja) * 1991-03-05 1992-10-01 Rohm Co Ltd Ｉｃ及びｉｃ配線パターン
JPH0650340U (ja) * 1992-11-30 1994-07-08 京セラ株式会社 電子部品の端子構造
JPH10209321A (ja) * 1997-01-20 1998-08-07 Hitachi Ltd 半導体集積回路装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134429A (ja) * 1983-12-23 1985-07-17 Hitachi Micro Comput Eng Ltd 半導体装置
JPS6143437A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 半導体装置
JPH04276636A (ja) * 1991-03-05 1992-10-01 Rohm Co Ltd Ｉｃ及びｉｃ配線パターン
JPH0650340U (ja) * 1992-11-30 1994-07-08 京セラ株式会社 電子部品の端子構造
JPH10209321A (ja) * 1997-01-20 1998-08-07 Hitachi Ltd 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497770B2 (en) 2017-05-18 2019-12-03 Samsung Display Co., Ltd. Display device
US11171197B2 (en) 2017-05-18 2021-11-09 Samsung Display Co., Ltd. Display device
US11980073B2 (en) 2017-05-18 2024-05-07 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20030042586A1 (en) 2003-03-06
JP4586316B2 (ja) 2010-11-24
US6977443B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
JP3335575B2 (ja) 半導体装置およびその製造方法
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US20040012099A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
US20080315415A1 (en) Semiconductor device and manufacturing method thereof
WO1999028969A1 (en) Integrated circuit chip package and method of making the same
JPH10270592A (ja) 半導体装置及びその製造方法
US6677219B2 (en) Method of forming a ball grid array package
KR20050022336A (ko) 반도체장치
JP3593833B2 (ja) 半導体装置
JP2003243437A (ja) ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法
JP3927783B2 (ja) 半導体部品
TW512503B (en) Integrated circuit package having partially exposed conductive layer
US5889333A (en) Semiconductor device and method for manufacturing such
JP3642414B2 (ja) 半導体装置およびその製造方法
JP4586316B2 (ja) 半導体チップ搭載用基板及びそれを用いた半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2004363224A (ja) 半導体チップの接続構造
KR100533761B1 (ko) 반도체패키지
JPH10154768A (ja) 半導体装置及びその製造方法
JP2568057B2 (ja) 集積回路装置
JP4523425B2 (ja) 半導体素子搭載用基板
JP2003007954A (ja) 樹脂封止型半導体装置の製造方法
JP3632883B2 (ja) 半導体装置
JP4484891B2 (ja) 半導体装置及びその製造方法
JP4328978B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080507

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100823

R150 Certificate of patent or registration of utility model

Ref document number: 4586316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term