KR20090124707A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090124707A
KR20090124707A KR1020080051066A KR20080051066A KR20090124707A KR 20090124707 A KR20090124707 A KR 20090124707A KR 1020080051066 A KR1020080051066 A KR 1020080051066A KR 20080051066 A KR20080051066 A KR 20080051066A KR 20090124707 A KR20090124707 A KR 20090124707A
Authority
KR
South Korea
Prior art keywords
thin film
layer
film layer
core substrate
via hole
Prior art date
Application number
KR1020080051066A
Other languages
English (en)
Inventor
이봉희
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080051066A priority Critical patent/KR20090124707A/ko
Publication of KR20090124707A publication Critical patent/KR20090124707A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 고정세로 패터닝된 도전성 물질층을 갖는 인쇄회로기판 및 그 제조방법을 위하여,
양면을 관통하는 다수의 비아 홀을 갖는 절연성 코어 기판과, 상기 절연성 코어 기판의 일면에 배치된 도전성 제1박막층과 상기 코어 기판의 타면에 배치된 도전성 제2박막층과, 상기 제1박막층의 적어도 일부를 덮는 제1절연층과 상기 제2박막층의 적어도 일부를 덮는 제2절연층과, 상기 코어 기판의 비아 홀 내면과 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분에 배치되어 상기 제1박막층과 상기 제2박막층을 전기적으로 연결하는 도금층과, 상기 코어 기판의 비아 홀을 채우는 충진제층을 구비하는 것을 특징으로 하는 인쇄회로기판 및 그 제조방법을 제공한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 더 상세하게는 고정세로 패터닝된 도전성 물질층을 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
통상적으로, 각종 전자제품의 회로부가 집적되는 인쇄회로기판(Printed circuit board) 상에는 회로를 구성하는 여러 가지 부품이 납땜된다. 따라서 이러한 인쇄회로기판에는 다양한 패턴의 도전성 박막층이 구비된다. 최근에는 이러한 인쇄회로기판을 구비한 전자제품의 박형화 및 소형화에 따라, 인쇄회로기판의 다양한 패턴의 도전성 박막층의 패턴 두께가 더욱 얇아질 것이 요구되고 있다.
도 1a 내지 도 1d는 종래의 인쇄회로기판의 제조공정을 개략적으로 도시하는 단면도들이다. 상기 도면들을 참조하면, 도 1a에 도시된 것과 같이 절연성 코어 기판(11)의 상면과 하면에 각각 도전성 제1박막층과 도전성 제2박막층을 형성한다. 그 후, 도 1b에 도시된 것과 같이 코어 기판(11), 코어 기판(11)의 상면 상의 제1박막층(21) 및 코어 기판(11)의 하면 상의 제2박막층(22)을 관통하는 비아 홀(11h) 을 형성하고, 전해 도금을 통해 도 1c에 도시된 것과 같이 제1박막층(21)의 상면과 제2박막층(22)의 상면과 비아 홀(11h) 내면에 걸쳐 도금층(30)을 형성한다. 이후, 코어 기판(11)의 상면 상의 제1박막층(21)과 그 상부의 도금층(30)을 일시에 패터닝하여 코어 기판(11)의 상면 상에 다양한 패턴의 도전층을 형성하고, 마찬가지로 코어 기판(11)의 하면 상의 제2박막층(22)과 그 상부의 도금층(30)을 일시에 패터닝하여 코어 기판(11)의 하면 상에 다양한 패턴의 도전층을 형성한다. 결국 코어 기판(11)의 상면 상의 도전 패턴은 제1박막층(21)과 그 상부의 도금층(30)의 2층 구조를 갖게 되며, 코어 기판(11)의 하면 상의 도전 패턴 역시 제2박막층(22)과 그 상부의 도전층(30)의 2층 구조를 갖게 된다. 그 후, 도 1d에 도시된 것과 같이 비아 홀 내를 충진하며 도금층(30)을 덮도록 절연층(40)을 형성하여 인쇄회로기판을 완성한다.
이러한 종래의 인쇄회로기판 제조방법에 따르면, 코어 기판(11)의 상면 상의 제1박막층(21)과 그 상부의 도금층(30)을 일시에 패터닝하여 코어 기판(11)의 상면 상에 다양한 패턴의 도전층을 형성하고, 마찬가지로 코어 기판(11)의 하면 상의 제2박막층(22)과 그 상부의 도금층(30)을 일시에 패터닝하여 코어 기판(11)의 하면 상에 다양한 패턴의 도전층을 형성하여, 결국 코어 기판(11)의 상면 상의 도전 패턴은 제1박막층(21)과 그 상부의 도금층(30)의 2층 구조를 갖게 되며, 코어 기판(11)의 하면 상의 도전 패턴 역시 제2박막층(22)과 그 상부의 도전층(30)의 2층 구조를 갖게 된다. 이에 따라 코어 기판(11)의 상면 상의 도전 패턴의 두께(t3)는 제1박막층(21)의 두께(t1)와 도금층(30)의 두께(t2)의 합이 되는 바, 통상적으로 제1박막층(21)의 두께(t1)는 대략 3㎛ 정도이고 도금층(30)의 두께(t2)는 대략 15㎛가 되어 도전 패턴의 두께(t3)는 대략 18㎛가 된다. 이에 따라 도전 패턴을 형성할 시 도전 패턴을 이루게 되는 층의 두께(t3)가 두껍기 때문에, 코어 기판(11)의 상면 및/또는 하면 상의 도전층(제1박막층(21)+도금층(30) 및/또는 제2박막층(22)+도금층(30))을 고정세로 패터닝하는 것이 용이하지 않다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고정세로 패터닝된 도전성 물질층을 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 양면을 관통하는 다수의 비아 홀을 갖는 절연성 코어 기판과, 상기 절연성 코어 기판의 일면에 배치된 도전성 제1박막층과 상기 코어 기판의 타면에 배치된 도전성 제2박막층과, 상기 제1박막층의 적어도 일부를 덮는 제1절연층과 상기 제2박막층의 적어도 일부를 덮는 제2절연층과, 상기 코어 기판의 비아 홀 내면과 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분에 배치되어 상기 제1박막층과 상기 제2박막층을 전기적으로 연결하는 도금층과, 상기 코어 기판의 비아 홀을 채우는 충진제층을 구비하는 것을 특징으로 하는 인쇄회로기판을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 도금층은, 상기 코어 기판의 비아 홀 내면과 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분에 배치된 무전해 도금층과, 상기 무전해 도금층 상에 배치된 전해 도금층을 포함하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 충진제층이 도전성인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제1박막층은 상기 코어 기판의 비아 홀의 내면과 일치하는 단부면을 갖도록 상기 코어 기판의 비아 홀까지 연장된 것으로 할 수 있다.
본 발명은 또한, (a) 양면을 관통하는 다수의 비아 홀을 갖는 코어 기판과, 상기 코어 기판의 일면에 배치된 패터닝된 도전성 제1박막층과, 상기 코어 기판의 타면에 배치된 패터닝된 도전성 제2박막층을 구비하는 베이스 기판을 마련하는 단계와, (b) 상기 코어 기판의 비아 홀을 노출시키도록 상기 제1박막층의 적어도 일부를 덮는 제1절연층과 상기 제2박막층의 적어도 일부를 덮는 제2절연층을 형성하는 단계와, (c) 상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분과, 상기 제2박막층의 상기 제2절연층 외측으로 노출된 부분을 도전성 물질로 도금하여, 상기 제1박막층과 상기 제2박막층을 전기적으로 연결하는 도금층을 형성하는 단계와, (d) 상기 코어 기판의 비아 홀을 채우는 충진제층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 (c) 단계는, (c1) 상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분과, 상기 제2박막층의 상기 제2절연층 외측으로 노출된 부분과, 상기 제1절연층 상면과, 상기 제2절연층 상면에 무전해 도금에 의해 무전해 도금층을 형성하는 단계와, (c2) 상기 제1절연층 상면 상의 무전해 도금층과 상기 제2절연층 상면 상의 무전해 도금층을 제거하는 단계와, (c3) 상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분과, 상기 제2박막층의 상기 제2절연층 외측으로 노출된 부분 상의 무전해 도금층 상에, 전해 도금에 의하여 전해 도금층을 형성하는 단계를 포함하는 것으로 할 수 있다.
상기한 바와 같이 이루어진 본 발명의 인쇄회로기판 및 그 제조방법에 따르면, 고정세로 패터닝된 도전성 물질층을 갖는 인쇄회로기판을 구현할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 도시하는 단면도들이다. 먼저 도 2a에 도시된 것과 같이 베이스 기판을 마련하는데, 베이스 기판은 절연성 코어 기판(111)과 코어 기판(111)의 일면 상에 배치된 제1박막층(121)과 코어 기판(111)의 타면 상에 배치된 제2박막층(122)을 구비한다. 여기서 제1박막층(121)은 코어 기판(111)의 일면 상에 전면(全面)에 걸쳐 형성되어 있으며, 제2박막층(122)은 코어 기판(111)의 타면 상에 전면(全面)에 걸쳐 형성되어 있다. 코어 기판(111)은 예컨대 폴리 이미드 등과 같은 절연성 물질로 형성할 수 있으며, 제1박막층(121) 및 제2박막층(122)은 구리 등과 같은 도전성 물질로 형성할 수 있다.
이러한 베이스 기판을 준비한 후, 도 2b에 도시된 것과 같이 베이스 기판의 양면을 관통하는 비아 홀(111h)을 형성한다. 도면에는 한 개의 비아 홀(111h)이 도시되어 있으나 다수의 비아 홀이 형성될 수 있다. 그리고 필요에 따라 제1박막 층(121)과 제2박막층(122)을 사전설정된 패턴으로 패터닝할 수도 있다. 패터닝할 경우, 제1박막층(121)과 제2박막층(122)이 패터닝된 후 코어 기판(111)의 비아 홀(111h)의 내면과 일치하는 단부면을 갖도록 제1박막층(121)과 제2박막층(122)을 패터닝한다. 즉, 제1박막층(121)과 제2박막층(122)을 패터닝할 시, 제1박막층(121)과 제2박막층(122)이 코어 기판(111)을 관통하는 비아 홀(111h)까지 연장되도록 패터닝한다.
물론 이와 달리 도 2a에 도시된 것과 같이 베이스 기판을 마련한 후, 먼저 제1박막층(121)과 제2박막층(122)을 사전설정된 패턴으로 패터닝하고, 그 후 도 2b에 도시된 것과 같이 베이스 기판의 양면을 관통하는 비아 홀(111h)을 형성할 수도 있다. 물론 이 경우에도 비아 홀(111h)을 형성함에 있어서, 패터닝된 후의 제1박막층(121)과 제2박막층(122)이, 비아 홀(111h)이 형성된 후 코어 기판(111)의 비아 홀(111h)의 내면과 일치하는 단부면을 갖도록 비아 홀(111h)을 형성한다. 이는 후술하는 바와 같이 이 비아 홀(111h)을 통해 제1박막층(121)과 제2박막층(122)을 상호 전기적으로 연결하기 때문이다.
결국, 어떤 과정을 거치든지 도 2b에 도시된 것과 같이 양면을 관통하는 비아 홀(111h)을 갖는 코어 기판(111)과, 코어 기판(111)의 일면에 배치된 도전성 제1박막층(121)과, 코어 기판(111)의 타면에 배치된 도전성 제2박막층(122)을 구비하는 베이스 기판을 마련하면 족하다.
그 후 도 2c에 도시된 것과 같이 코어 기판(111)의 비아 홀(111h)을 노출시키도록 제1박막층(121)의 적어도 일부를 덮는 제1절연층(141)과, 제2박막층(122)의 적어도 일부를 덮는 제2절연층(142)을 형성한다. 이때 도 2c에 도시된 것과 같이 제1절연층(141)은 제1박막층(121)의 전면(全面)을 덮되 제1박막층(121)의 비아 홀(111h) 부근의 상면을 노출시키도록 덮고, 마찬가지로 제2절연층(142)은 제1박막층(122)의 전면(全面)을 덮되 제2박막층(122)의 비아 홀(111h) 부근의 상면을 노출시키도록 덮을 수 있다. 물론 필요에 따라 이와 달리 제1절연층(141)은 제1박막층(121)의 전면을 덮을 수도 있고, 제2절연층(142)은 제2박막층(122)의 전면을 덮을 수도 있다. 제1절연층(141)과 제2절연층(142)은 다양한 물질로 형성될 수 있는데, 예컨대 포토 솔더 리지스트(PSR: photo solder resist) 등으로 형성될 수 있다.
제1절연층(141)과 제2절연층(142)을 형성한 후, 도 2g에 도시된 것과 같이 도금층(130)을 형성한다. 도금층(130)은 코어 기판(111)의 비아 홀(111h) 내면(111a)과, 제1박막층(121)의 제1절연층(141) 외측으로 노출된 부분과, 제2박막층(122)의 제2절연층(142) 외측으로 노출된 부분을 도전성 물질로 도금하여 형성된 도금층으로서, 제1박막층(121)과 제2박막층(122)을 전기적으로 연결한다.
이러한 도금층(130)은 다양한 방법을 통해 형성할 수 있는데, 예컨대 전해 도금을 통해 형성할 수 있다. 전해 도금은 통상 조동(粗銅)을 양극으로 하고, 얇은 구리판의 모판(母板)을 음극으로 하여 산성 황산구리 수용액 속에서 전기분해해서 모판 위에 구리를 석출시킴으로써 모판 상에 도금층을 형성하는 것이다. 따라서 제1박막층(121)과 제2박막층(122)을 구리로 형성함으로써 이를 모판으로 사용하여, 제1박막층(121)과 제2박막층(122)을 전기적으로 연결하는 도금층(130)을 형성할 수 있다. 이러한 전해 도금을 통해 형성된 도금층(130)은 순도가 높아 저항이 낮아 제1박막층(121)과 제2박막층(122)을 효과적으로 전기적으로 연결한다.
이러한 도금층(130)을 형성함에 있어서 제1박막층(121)과 제2박막층(122)이 모판으로 작용할 수 있지만, 코어 기판(111)의 비아 홀(111h) 내면에는 이러한 모판으로 작용할 수 있는 것이 존재하지 않아 도금층(130)이 제1박막층(121)과 제2박막층(122)을 효과적으로 전기적으로 연결하도록 형성되지 않을 수도 있다. 이러한 문제점을 방지하기 위하여 먼저 도 2d에 도시된 것과 같이 무전해 도금층(131)을 형성한다. 구체적으로, 코어 기판(111)의 비아 홀(111h) 내면(111a)과, 제1박막층(121)의 제1절연층(141) 외측으로 노출된 부분(121a, 121b)과, 제2박막층(122)의 제2절연층(142) 외측으로 노출된 부분(122a, 122b)과, 제1절연층(141) 상면(141b)과, 제2절연층(142) 상면(142b)에 무전해 도금에 의해 무전해 도금층(131)을 형성한다. 여기서 무전해 도금이라 함은 전기를 사용하지 않고 화학반응을 통해 도금되는 방식으로 예컨대 환원 도금법을 들 수 있다. 이러한 무전해 도금의 경우에는 전해도금과 달리 모판이 없는 부분에도, 즉 도전물질이 아닌 부분에도 도금이 이루어지게 된다.
이러한 무전해 도금층(131)은 그 두께가 매우 얇아 무전해 도금층(131)만으로 제1박막층(121)과 제2박막층(122)을 전기적으로 연결할 시 불량이 발생할 수 있기 때문에 무전해 도금층(131)을 모판으로 이용하여 전해 도금을 통해 대략 15㎛ 정도 두께의 전해 도금층(132)을 형성한다. 이때, 도 2d에 도시한 것과 같이 무전해 도금층(131)을 형성한 후 바로 전해 도금층을 형성하면, 무전해 도금층(131)이 존재하는 곳에는 모두 전해 도금층이 형성될 수 있다. 따라서 전해 도금층을 형성하기에 앞서 도 2e에 도시된 것과 같이 제1절연층(141) 상면(141b), 제2절연층(142) 상면(142b) 상의 무전해 도금층을 제거하는 단계를 거치게 된다.
도 2e에서는 제1절연층(141)의 단부면(141a) 및 제2절연층(142)의 단부면(142a) 상의 무전해 도금층 역시 제거된 것으로 도시하고 있으나 본 발명이 이에 한정되지 않음은 물론이다. 물론 도 2f에 도시된 것과 같이 제1박막층(121)의 상면 중 제1절연층(141) 외측으로 노출된 부분(121b)과 제2박막층(122)의 상면 중 제2절연층(142) 외측으로 노출된 부분(122b) 상의 무전해 도금층 역시 제거되어 코어 기판(111)의 비아 홀(111h) 내면(111a)과 제1박막층(121)의 비아 홀(111h) 측 단부면(121a)과 제2박막층(122)의 비아 홀(111h) 측 단부면(122a) 상에만 무전해 도금층(131)이 남아있게 할 수도 있다. 이러한 무전해 도금층의 일부 제거는 소프트 에칭 등을 통해 이룰 수 있다. 이와 같이 무전해 도금층(131)을 일부분에 형성한 후, 코어 기판(111)의 비아 홀(111h) 내면(111a)과, 제1박막층(121)의 제1절연층(121) 외측으로 노출된 부분과, 제2박막층(122)의 제2절연층(142) 외측으로 노출된 부분 상의 무전해 도금층(131) 상에, 전해 도금에 의하여 전해 도금층(132)을 도 2g에 도시된 것과 같이 형성하여, 도금층(130)을 완성한다. 그 후, 코어 기판(111)의 비아 홀(111h)을 채우는 충진제층(143)을 형성함으로써, 도 2h에 도시된 것과 같이 인쇄회로기판을 완성한다.
이와 같은 본 실시예에 따른 인쇄회로기판의 제조방법에 따라 제조된 인쇄회로기판은 도 2h에 도시된 것과 같이, 양면을 관통하는 비아 홀을 갖는 코어 기 판(111)과, 이 코어 기판(111)의 일면에 배치된 패터닝된 도전성 제1박막층(121)과 코어 기판(111)의 타면에 배치된 패터닝된 도전성 제2박막층(122)과, 제1박막층(121)의 적어도 일부를 덮는 제1절연층(141)과 제2박막층(122)의 적어도 일부를 덮는 제2절연층(142)과, 코어 기판(111)의 비아 홀 내면과 제1박막층(121)의 제1절연층(141) 외측으로 노출된 부분과 제2박막층(122)의 제2절연층(142) 외측으로 노출된 부분에 배치되어 제1박막층(121)과 제2박막층(122)을 전기적으로 연결하는 도금층(130)과, 코어 기판(111)의 비아 홀을 채우는 충진제층(143)을 구비한다. 여기서 도금층(130)은 코어 기판(111)의 비아 홀 내면과 제1박막층(121)의 제1절연층(141) 외측으로 노출된 부분과 제2박막층(122)의 제2절연층(142) 외측으로 노출된 부분 상에 배치된 무전해 도금층(131)과, 무전해 도금층(131) 상에 배치된 전해 도금층(132)을 포함할 수 있다. 또한, 도 2h에 도시된 것과 같이 제1박막층(121)과 제2박막층(122)은 코어 기판(111)의 비아 홀의 내면과 일치하는 단부면을 갖도록 코어 기판(111)의 비아 홀까지 연장되어 있다.
이와 같은 인쇄회로기판은 코어 기판(111) 상에 배치된 제1박막층(121) 및/또는 제2박막층(122)이 패터닝되어 있는데, 이 제1박막층(121) 및/또는 제2박막층(122)의 두께(t11)는 대략 3㎛가 된다. 도 1a 내지 도 1d를 참조하여 전술한 바와 같이 종래의 인쇄회로기판의 제조방법의 경우에는 코어 기판(11)의 상면 상의 제1박막층(21)을 모판으로 이용하여 그 상부에 전해 도금을 통해 전해 도금층(30)을 형성한 후 제1박막층(21)과 도금층(30)을 일시에 패터닝하여 코어 기판(11)의 상면 상에 다양한 패턴의 도전층을 형성한다. 결국 종래의 인쇄회로기판의 제조방 법에 따르면 코어 기판(11)의 상면 상의 도전 패턴은 제1박막층(21)과 그 상부의 도금층(30)의 2층 구조를 갖게 됨에 따라, 코어 기판(11)의 상면 상의 도전 패턴의 두께(t3)는 제1박막층(21)의 두께(t1)와 도금층(30)의 두께(t2)의 합이 되는 바, 통상적으로 제1박막층(21)의 두께(t1)는 대략 3㎛ 정도이고 도금층(30)의 두께(t2)는 대략 15㎛가 되어 도전 패턴의 두께(t3)는 대략 18㎛가 된다. 이에 따라 도전 패턴을 형성할 시 도전 패턴을 이루게 되는 층의 두께(t3)가 두껍기 때문에, 코어 기판(11)의 상면 및/또는 하면 상의 도전층(제1박막층(21)+도금층(30) 및/또는 제2박막층(22)+도금층(30))을 고정세로 패터닝하는 것이 용이하지 않다는 문제점이 있었다.
그러나 본 실시예에 따른 인쇄회로기판의 제조방법에 따르면 코어 기판(111) 상에 대략 두께 3㎛ 정도의 박막층을 형성한 후 이를 패터닝하기 때문에, 코어 기판(111) 상에 배치된 제1박막층(121) 및/또는 제2박막층(122)을 패터닝할 시 고정세로 패터닝할 수 있다. 따라서 이와 같이 제조된 도 2h의 인쇄회로기판의 경우 고정세 패터닝의 제1박막층(121) 및/또는 제2박막층(122)을 갖기 때문에, 인쇄회로기판의 박형화 및/또는 소형화 등을 구현할 수 있다.
도 3a 내지 도 3g는 본 발명의 다른 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 도시하는 단면도들이다.
도 3a에 도시된 것과 같이, 양면을 관통하는 비아 홀(211h)을 갖는 코어 기판(211)과, 이 코어 기판(211)의 비아 홀(211h)이 노출되도록 코어 기판(211)의 일면에 배치된 도전성 제1박막층(221)과, 코어 기판(211)의 비아 홀(211h)이 노출되 지 않도록 코어 기판(211)의 타면에 배치된 도전성 제2박막층(222)을 구비하는 베이스 기판을 마련한다. 즉, 본 실시예에 따른 인쇄회로기판의 제조방법에서는 베이스 기판에 블라인드 비아 홀이 형성되어 있다. 여기서 제1박막층(221)은 코어 기판(211)의 비아 홀(211h)의 내면과 일치하는 단부면을 갖도록 코어 기판(211)의 비아 홀(211h)까지 연장된다.
그 후, 도 3b에 도시된 것과 같이 코어 기판(211)의 비아 홀을 노출시키도록 제1박막층(221)의 적어도 일부를 덮는 제1절연층(241)과, 제2박막층(222)을 덮는 제2절연층(242)을 형성한다. 그리고 도 3f에 도시된 것과 같이 코어 기판(211)의 비아 홀 내에 도전성 물질(232)을 충전하여 코어 기판(211)의 비아 홀을 채우는 도전성 충진제층(230)을 형성한다. 이어 도 3g에 도시된 것과 같이 도전성 충진제층(230)을 매립하는 충전제층(243)을 형성하여 인쇄회로기판을 완성할 수 있다.
코어 기판(211)의 비아 홀 내에 도전성 물질을 충전하여 코어 기판(211)의 비아 홀을 채우는 도전성 충진제층(230)을 형성하는 것은 다양한 방법을 통해 이루어질 수 있는데, 예컨대 도 3c에 도시된 것과 같이 코어 기판(211)의 비아 홀(211h) 내면(211a)과, 제1박막층(221)의 제1절연층(241) 외측으로 노출된 부분(221a, 221b)과, 제1절연층(241) 상면(241a)에 무전해 도금에 의해 무전해 도금층(231)을 형성하고, 도 3d에 도시된 것과 같이 제1절연층(241) 상면(241a) 상의 무전해 도금층을 제거하며, 이후 도 3e에 도시된 것과 같이 코어 기판(211)의 비아 홀 내면과 제1박막층(221)의 제1절연층(241) 외측으로 노출된 부분 상의 무전해 도금층(231) 상에, 전해 도금에 의하여 전해 도금층(231)을 형성함으로써 도전성 충 진제층(230)을 형성할 수도 있다. 여기서 전해 도금 시 무전해 도금층(231)과 비아 홀 내에 노출된 제2박막층(222)이 모판으로 작용할 수 있다. 물론 전해 도금층(231)의 형상은 도 3e에 도시된 것에 한정되지 않으며, 도 3f에 도시된 것과 같은 형상을 가질 수도 있는 등 다양한 변형이 가능함은 물론이다. 또한 이와 달리 도금에 의하지 않은 다른 방법을 통해 단일층으로 도전성 충진제층(230)이 코어 기판(211)의 비아 홀을 채울 수도 있는 등 다양한 변형이 가능함은 물론이다.
이와 같은 본 실시예에 따른 인쇄회로기판의 제조방법에 따라 제조된 인쇄회로기판은 코어 기판(211) 상에 대략 두께 3㎛ 정도의 박막층을 형성한 후 이를 패터닝하기 때문에, 코어 기판(211) 상에 배치된 제1박막층(221) 및/또는 제2박막층(222)을 패터닝할 시 고정세로 패터닝할 수 있다. 따라서 이와 같이 제조된 도 3g의 인쇄회로기판의 경우 고정세 패터닝의 제1박막층(221) 및/또는 제2박막층(222)을 갖기 때문에, 인쇄회로기판의 박형화 및/또는 소형화 등을 구현할 수 있다.
도 4는 본 발명의 또 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 도시하는 단면도이다. 도 4에 도시된 것과 같이, 전술한 것과 같은 절연성 코어 기판(211)과, 제1박막층(221)과, 제2박막층(222)과, 제1절연층(241)과, 제2절연층(242)과, 무전해 도금층(231)과 도전성 물질층(232)을 포함하는 충진제층(230)과, 충전제층(243)을 구비하면서, 그 외에도 다른 코어 기판(411)과, 제3박막층(421)과, 제3절연층(341)을 더 구비한다. 이와 같은 3층 또는 더 많은 층의 박막층들을 갖는 경우에도, 코어 기판(211)의 비아 홀을 통해 제1박막층(211)과 제2박 막층(222)을 전기적으로 연결하는 구조를 구현할 수 있다. 물론 제2박막층(222)과 제3박막층(421)이 전기적으로 연결될 수도 있는 등 다양한 변형이 가능함은 물론이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1a 내지 도 1d는 종래의 인쇄회로기판의 제조공정을 개략적으로 도시하는 단면도들이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 도시하는 단면도들이다.
도 3a 내지 도 3g는 본 발명의 다른 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 도시하는 단면도들이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 인쇄회로기판을 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
111: 코어 기판 121: 제1박막층
122: 제2박막층 130: 도금층
131: 무전해 도금층 132: 전해 도금층
141: 제1절연층 142: 제2절연층
143: 충진제층

Claims (6)

  1. 양면을 관통하는 다수의 비아 홀을 갖는 절연성 코어 기판;
    상기 절연성 코어 기판의 일면에 배치된 도전성 제1박막층과 상기 코어 기판의 타면에 배치된 도전성 제2박막층;
    상기 제1박막층의 적어도 일부를 덮는 제1절연층과, 상기 제2박막층의 적어도 일부를 덮는 제2절연층;
    상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분에 배치되어, 상기 제1박막층과 상기 제2박막층을 전기적으로 연결하는 도금층; 및
    상기 코어 기판의 비아 홀을 채우는 충진제층;을 구비하는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 도금층은,
    상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분에 배치된 무전해 도금층과,
    상기 무전해 도금층 상에 배치된 전해 도금층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 충진제층이 도전성인 것을 특징으로 하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 제1박막층은 상기 코어 기판의 비아 홀의 내면과 일치하는 단부면을 갖도록 상기 코어 기판의 비아 홀까지 연장된 것을 특징으로 하는 인쇄회로기판.
  5. (a) 양면을 관통하는 다수의 비아 홀을 갖는 코어 기판과, 상기 코어 기판의 일면에 배치된 패터닝된 도전성 제1박막층과, 상기 코어 기판의 타면에 배치된 패터닝된 도전성 제2박막층을 구비하는 베이스 기판을 마련하는 단계;
    (b) 상기 코어 기판의 비아 홀을 노출시키도록 상기 제1박막층의 적어도 일부를 덮는 제1절연층과 상기 제2박막층의 적어도 일부를 덮는 제2절연층을 형성하는 단계;
    (c) 상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분과, 상기 제2박막층의 상기 제2절연층 외측으로 노출된 부분을 도전성 물질로 도금하여, 상기 제1박막층과 상기 제2박막층을 전기적으로 연결하는 도금층을 형성하는 단계; 및
    (d) 상기 코어 기판의 비아 홀을 채우는 충진제층을 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 (c) 단계는,
    (c1) 상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분과, 상기 제2박막층의 상기 제2절연층 외측으로 노출된 부분과, 상기 제1절연층 상면과, 상기 제2절연층 상면에 무전해 도금에 의해 무전해 도금층을 형성하는 단계;
    (c2) 상기 제1절연층 상면 상의 무전해 도금층과 상기 제2절연층 상면 상의 무전해 도금층을 제거하는 단계; 및
    (c3) 상기 코어 기판의 비아 홀 내면과, 상기 제1박막층의 상기 제1절연층 외측으로 노출된 부분과, 상기 제2박막층의 상기 제2절연층 외측으로 노출된 부분 상의 무전해 도금층 상에, 전해 도금에 의하여 전해 도금층을 형성하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020080051066A 2008-05-30 2008-05-30 인쇄회로기판 및 그 제조방법 KR20090124707A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080051066A KR20090124707A (ko) 2008-05-30 2008-05-30 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051066A KR20090124707A (ko) 2008-05-30 2008-05-30 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090124707A true KR20090124707A (ko) 2009-12-03

Family

ID=41686606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051066A KR20090124707A (ko) 2008-05-30 2008-05-30 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090124707A (ko)

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
TWI472283B (zh) 具有柱狀突出部分之配線基板
KR101005504B1 (ko) 배선 기판의 제조 방법
US8383950B1 (en) Metal etch stop fabrication method and structure
US9307651B2 (en) Fabricating process of embedded circuit structure
CN104576596B (zh) 半导体基板及其制造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
TWI492690B (zh) 電路板製作方法
US8187479B2 (en) Manufacturing method of printed circuit board
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US6629366B1 (en) Method of producing a multilayer wiring board
JP5865769B2 (ja) 多層配線基板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101513404B1 (ko) 다층 배선기판의 제조방법과 다층 배선기판
KR20090124707A (ko) 인쇄회로기판 및 그 제조방법
TWI651022B (zh) 多層線路結構及其製作方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR100630913B1 (ko) 인쇄회로기판의 제조방법
TWI505759B (zh) 印刷電路板及其製造方法
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP4580752B2 (ja) 半導体装置の製造方法
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
JP2003338684A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application