CN115623705A - 电路板强化结构及其制作方法 - Google Patents

电路板强化结构及其制作方法 Download PDF

Info

Publication number
CN115623705A
CN115623705A CN202110806585.6A CN202110806585A CN115623705A CN 115623705 A CN115623705 A CN 115623705A CN 202110806585 A CN202110806585 A CN 202110806585A CN 115623705 A CN115623705 A CN 115623705A
Authority
CN
China
Prior art keywords
dielectric layer
circuit
opening
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110806585.6A
Other languages
English (en)
Inventor
王择威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202110806585.6A priority Critical patent/CN115623705A/zh
Publication of CN115623705A publication Critical patent/CN115623705A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种电路板强化结构及其制作方法,包含下列步骤。提供一基板。形成第一线路于基板上。形成包覆第一线路的第一介电层于基板上。形成第一开口于第一介电层上。形成第一图形化光刻胶层于第一介电层上,使第一介电层的表面借由第一图形化光刻胶层分隔为第一结构强化区及第二线路区,其中第一开口位于第一结构强化区中。形成第二线路于第二线路区中,以及形成第一强化结构件于第一开口中,且延伸出第一开口。移除第一图形化光刻胶层。形成包覆第二线路及第一强化结构件的第二介电层于第一介电层上。本发明可以增强在不同工艺结构结合面之间的垂直结合力,以克服各个介电层之间的接触面,以及各个线路层之间的接触面容易产生脱层的问题。

Description

电路板强化结构及其制作方法
技术领域
本发明有关于一种强化结构及其制作方法,特别是有关于一种电路板强化结构及其制作方法。
背景技术
请参阅图5A,其为已知电路板结构的剖面图。已知电路板结构3包含基板31、第一线路32、第一介电层33、第二线路34、第二介电层35、第三线路36以及钝化层37。第一线路32设置于基板31上。第一介电层33设置于基板31上且包覆第一线路32,第一介电层33的表面具有第一通孔331。第二线路34设置于第一介电层33上。第二介电层35设置于第一介电层33上且包覆第二线路34,第二介电层35的表面具有第二通孔351。第三线路36设置于第二介电层35上。钝化层37设置于第二介电层35上,且外露一部分第三线路36,并包覆另一部分第三线路36。
承上所述,上述的电路板结构3在制作第一线路32及第二线路34时,分别借由第一介电层33及第二介电层35逐层包覆堆叠形成在基板31上。然而,当电路板结构3使用相同材质或相异材质的介电层堆叠在基板31上时,在第一介电层33及第二介电层35之间的接触面则容易产生结合强度不佳,以及在各个线路层结合界面出现分层不良的问题。
请参阅图5B,其为图5A已知电路板结构的局部放大图。进一步而言,在基板31上制作完成线路层的结构后,容易因后续的测试与成型工艺,使得尚未完成的电路板结构3长期暴露于环境中,以至于电路板结构3容易因吸收环境中的湿气后,导致电路板结构3于后续的组装或封装的热工艺时,产生不同结构接触层的崩坏,形成脱层与爆米花效应的异常,特别是在各个介电层之间的接触面G1、G3以及各个线路层与介电层之间的接触面G2、G4。
再者,在形成介电层的工艺中,由于介电层在经过烘烤的高温工艺并固化后,由于热胀冷缩的原理,因而会在介电层内部产生热应力,并在介电层内部各个区域差生不同的热应力差值。
据此,如何提供一种电路板强化结构及其制作方法已成为目前急需研究的课题。
发明内容
鉴于上述问题,本发明提供一种电路板强化结构制作方法,包含下列步骤。提供一基板。形成第一线路于基板上。形成第一介电层于基板上,第一介电层包覆第一线路。形成至少一第一开口于第一介电层的表面。根据至少一第一开口于第一介电层表面上的位置,形成第一图形化光刻胶层于第一介电层的表面上,使第一介电层表面借由第一图形化光刻胶层分隔为第一结构强化区及第二线路区,其中至少一第一开口位于第一结构强化区中。形成第二线路于第二线路区中,以及形成至少一第一强化结构件于第一结构强化区的至少一第一开口中,且延伸出至少一第一开口。移除第一图形化光刻胶层。形成第二介电层于第一介电层上,第二介电层包覆第二线路及第一强化结构件。形成至少一第二开口于第二介电层表面。根据至少一第二开口于第二介电层表面上的位置以及第三线路于第二介电层表面上的预设位置,形成第二图形化光刻胶层于第二介电层表面上,使第二介电层表面借由第二图形化光刻胶层分隔为第二结构强化区及第三线路区,其中至少一第二开口位于第二结构强化区中。形成第三线路于第三线路区中,以及形成至少一第二强化结构件于第二结构强化区的至少一第二开口中,且第二强化结构件延伸出至少一第二开口。移除第二图形化光刻胶层。形成钝化层于第二介电层上,并包覆第二强化结构件及第三线路。形成至少一开口于钝化层上,以外露一部分第三线路。
承上所述,本发明电路板强化结构及其制作方法利用结构强化层增强在不同工艺结构结合面之间的垂直结合力,例如增强在不同介电层之间的结合力,以及增强在介电层和钝化层之间的结合力,以克服各个介电层之间的接触面,以及各个线路层之间的接触面容易产生脱层的问题。此外,借由结构强化层穿入到介电层的内部,亦可降低及释放介电层内部的热应力,进一步加强电路板整体结构强度,同时改善电镀工艺的均匀性,使得本发明电路板强化结构及其制作方法可进一步应用到需低热膨胀系数的线路层结构以及应用到5G产品中具有低粗糙表面的材质结构。
附图说明
图1A至图1N为本发明电路板强化结构制作方法的流程图;
图2A至图2N为本发明电路板强化结构制作方法另一实施例的流程图;
图3为根据图1A至图1N电路板强化结构制作方法所完成的电路板强化结构的剖面图;
图4为根据图2A至图2N电路板强化结构制作方法所完成的电路板强化结构的剖面图;
图5A为已知电路板结构的剖面图;
图5B为图5A已知电路板结构的局部放大图。
具体实施方式
请参阅图1A至图1N所示,其为本发明电路板强化结构制作方法的流程图。电路板强化结构制作方法包含下列步骤。如图1A所示,于步骤S11中,提供一基板11;如图1B所示,于步骤S12中,形成第一线路12于基板11上;如图1C所示,于步骤S13中,形成第一介电层13于基板11上,第一介电层13包覆第一线路12;如图1D所示,于步骤S14中,形成至少一第一开口131于第一介电层13表面。如图1E所示,于步骤S15中,根据至少一第一开口131于第一介电层13表面上的位置以及第二线路14于第一介电层13表面上的预设位置,形成第一图形化光刻胶层M1于第一介电层13的表面上,使第一介电层13的表面借由第一图形化光刻胶层M1分隔为第一结构强化区132及第二线路区133,其中至少一第一开口131位于第一结构强化区132中;如图1F所示,于步骤S16中,形成第二线路14于第二线路区133中,以及形成第一强化结构件15于第一结构强化区132的第一开口131中,且第一强化结构件15延伸出第一开口131。如图1G所示,于步骤S17中,移除第一图形化光刻胶层M1。如图1H所示,于步骤S18中,形成第二介电层16于第一介电层13上,第二介电层16包覆第二线路14及第一强化结构件15。如图1I所示,于步骤S19中,形成至少一第二开口161于第二介电层16表面;如图1J所示,于步骤S20中,根据至少一第二开口161于第二介电层16表面上的位置以及第三线路17于第二介电层16表面上的预设位置,形成第二图形化光刻胶层M2于第二介电层16表面上,使第二介电层16表面借由第二图形化光刻胶层M2分隔为第二结构强化区162及第三线路区163,其中至少一第二开口161位于第二结构强化区162中;如图1K所示,于步骤S21中,形成第三线路17于第三线路区163中,以及形成至少一第二强化结构件18于第二结构强化区162的至少一第二开口161中,且第二强化结构件18延伸出至少一第二开口161;如图1L所示,于步骤S22中,移除第二图形化光刻胶层M2。如图1M所示,于步骤S23中,形成钝化层(passivationlayer)19于第二介电层16上,并包覆第二强化结构件18及第三线路17;如图1N所示,于步骤S24中,形成至少一开口191于钝化层19上,以外露一部分第三线路17。
于上述实施例中,第一强化结构件15借由第一图形化光刻胶层M1,使其形成的高度高于第一开口131的深度,因此第一强化结构件15能通过第一开口131向下深入第一介电层13中,且同时第一强化结构件15延伸出第一开口131的部分会被第二介电层16包覆,亦即第一强化结构件15的高度位于第二介电层13的表面下而未突破第二介电层13的上表面,以借由连接第二介电层16及第一介电层13,强化第一介电层13与第二介电层16接触面之间的结合力。
再者,第二强化结构件18借由第二图形化光刻胶层M2,使其形成的高度高于第二开口161的深度,因此第二强化结构件18能通过第二开口161向下深入第二介电层16中,且同时第二强化结构件18延伸出第二开口161的部分会被第钝化层19包覆,亦即第二强化结构件18的高度位于钝化层19的表面下而未突破钝化层19的上表面,以借由连接钝化层19及第二介电层16,强化第二介电层16与钝化层19接触面之间的结合力。
此外,在步骤S14中,更包含形成第一通孔134于第一介电层13中,使第二线路14通过第一通孔133电连接第一线路12。在步骤S19中,更包含形成第二通孔164于第二介电层16中,使第三线路17通过第二通孔164电连接第二线路14。
请参阅图2A至图2N所示,其为本发明电路板强化结构制作方法另一实施例的流程图。于此实施例中,电路板强化结构2制作方法包含下列步骤。如图2A所示,于步骤S31中,提供一基板11;如图2B所示,于步骤S32中,形成第一线路12于基板11上;如图2C所示,于步骤S33中,形成第一介电层13于基板11上,第一介电层13包覆第一线路12;如图2D所示,于步骤S34中,形成至少一第一开口131于第一介电层13表面。如图2E所示,于步骤S35中,根据至少一第一开口131于第一介电层13表面上的位置以及第二线路14于第一介电层13表面上的预设位置,形成第一图形化光刻胶层M1于第一介电层13的表面上,使第一介电层13的表面借由第一图形化光刻胶层M1分隔为第一结构强化区132及第二线路区133,其中至少一第一开口131位于第一结构强化区132中;如图2F所示,于步骤S36中,形成第二线路14于第二线路区133中,以及形成第一强化结构件15于第一结构强化区132的第一开口131中,且第一强化结构件15延伸出第一开口131。如图2G所示,于步骤S37中,移除第一图形化光刻胶层M1。如图2H所示,于步骤S38中,形成第二介电层16于第一介电层13上,第二介电层16包覆第二线路14及第一强化结构件15。如图2I所示,于步骤S39中,形成至少一第二开口161于第二介电层16表面;如图2J所示,于步骤S40中,根据至少一第二开口161于第二介电层16表面上的位置以及第三线路17于第二介电层16表面上的预设位置,形成第二图形化光刻胶层M2于第二介电层16表面上,使第二介电层16表面借由第二图形化光刻胶层M2分隔为第二结构强化区162及第三线路区163,其中至少一第二开口161位于第二结构强化区162中;如图2K所示,于步骤S41中,形成第三线路17于第三线路区163中,以及形成至少一第二强化结构件18于第二结构强化区162的至少一第二开口161中,且第二强化结构件18延伸出至少一第二开口161;如图2L所示,于步骤S42中,移除第二图形化光刻胶层M2。如图2M所示,于步骤S43中,形成钝化层19于第二介电层16上,并包覆第二强化结构件18及第三线路17;如图2N所示,于步骤S44中,形成至少一开口191于钝化层19上,以外露一部分第三线路17。
于此实施例中,第一强化结构件15借由第一图形化光刻胶层M1,使其形成的高度高于第一开口131的深度,因此第一强化结构件15能通过第一开口131向下深入第一介电层13中,且同时第一强化结构件15延伸出第一开口131的部分会被第二介电层16包覆,亦即第一强化结构件15的高度位于第二介电层13的表面下而未突破第二介电层13的上表面,以借由连接第二介电层16及第一介电层13,强化第一介电层13与第二介电层16接触面之间的结合力。
于此实施例中,第二强化结构件18借由第二图形化光刻胶层M2,使其形成的高度高于第二开口161的深度,因此第二强化结构件18能通过第二开口161向下深入第二介电层16中,且同时第二强化结构件18延伸出第二开口161的部分会被钝化层19包覆,亦即第二强化结构件18的高度位于钝化层19的表面下而未突破钝化层19的上表面,以借由连接钝化层19及第二介电层16,强化第二介电层16与钝化层19接触面之间的结合力。
此外,于此实施例中的电路板强化结构2除了借由上述的第一强化结构件15及第二强化结构件18达到强化的作用之外,更可在形成第二线路14的第二线路区133及形成第三线路17的第三线路区163中,借由改变第二线路14及第三线路17的结构,使线路本身除了具有信号连接的功能外,进一步强化第一介电层13及第二介电层16之间的结合力,以及强化第二介电层16与钝化层19接触面之间的结合力。进一步而言,如图2D所示,于步骤S34形成至少一第一开口131于第一介电层13表面的步骤中,更包含形成第一沟渠135于第一介电层13的表面上。此外,如图2I所示,于步骤S39形成至少一第二开口161于第二介电层16表面的步骤中,更包含形成第二沟渠165于第二介电层16的表面上。于本发明的实施例中,第一沟渠135及第二沟渠165具有上宽下窄的结构,包含锥状结构。此外,第一沟渠135及第二沟渠165的设置位置是根据第二线路14B及第三线路17B分别在第一介电层13表面上及第二介电层16表面上的预设位置设置。
承上所述,于图2F形成第二线路14于第二线路区133的步骤S36中,更包含形成第二线路14B于至少一第一沟渠135中。于图2K形成第三线路17于第三线路区163的步骤S41中,更包含形成第三线路17B于至少一第二沟渠165中。
承上所述,形成于第一沟渠135中的第二线路14B借由第一图形化光刻胶层M1,使其形成的高度高于第一沟渠135的深度,因此第二线路14B能通过第一沟渠135向下深入第一介电层13中,且同时第二线路14B延伸出第一沟渠135的部分会被第二介电层16包覆,亦即第二线路14B的高度位于第二介电层16的表面下而未突破第二介电层16的上表面,以借由连接第一介电层13及第二介电层16,强化第一介电层13及第二介电层16之间的结合力。
相似地,形成于第二沟渠165中的第三线路17B借由第二图形化光刻胶层M2,使其形成的高度高于第二沟渠165的深度,因此第三线路17B能通过第二沟渠165向下深入第二介电层16中,且同时第三线路17B延伸出第二沟渠165的部分会被钝化层19包覆,亦即第三线路17B的高度位于钝化层19的表面下而未突破钝化层19的上表面,以借由连接钝化层19及第二介电层16,强化钝化层19及第二介电层16之间的结合力。
此外,于图2D形成至少一第一开口131的步骤S34中,更包含形成第一通孔134于第一介电层13中,使得在图2F形成第二线路14于第二线路区133的步骤S36中,原有的第二线路14区分为形成于第一通孔134中的第二线路14A,以及形成于第一沟渠135中的第二线路14B。形成于第一通孔134中的第二线路14A通过第一通孔134上下电连接第一线路12,形成于第一沟渠135中的第二线路14B通过第一沟渠135的结构强化第一介电层13及第二介电层16之间的结合力。此外,由于在本申请的图式中仅绘制剖面图式,实际上,形成于第一沟渠135中的第二线路14B亦与形成于第一通孔134中的第二线路14A电连接,以传送信号。
再者,于图2I形成至少一第二开口161的步骤S39中,更包含形成第二通孔164于第二介电层16中,使得在图2K形成第三线路17于第三线路区163的步骤S41中,原有的第三线路17区分为形成于第二通孔164中的第三线路17A,以及形成于第二沟渠165中的第三线路17B。形成于第二通孔164中的第三线路17A通过第二通孔164上下电连接第二线路14A,形成于第二沟渠165中的第三线路17B通过第二沟渠165的结构强化钝化层19及第二介电层16之间的结合力。此外,由于在本申请的图式中仅绘制剖面图式,实际上,形成于第二沟渠165中的第三线路17B亦与形成于第二通孔164中的第三线路17A电连接,以传送信号。
于步骤S14、步骤S19、步骤S34及步骤S39中,第一开口131及第二开口161、第一沟渠135、第二沟渠165借由刻蚀工艺或者曝光显影工艺形成。
于步骤S23及步骤S43中,形成的钝化层19为低吸湿材料,包含防焊绿漆或聚四氟乙烯等材料。此外,未被钝化层19所覆盖、而外露部分的第三线路17作为外接连接点。
请参阅图3,其为根据图1A至图1N电路板强化结构制作方法所完成的电路板强化结构的剖面图。电路板强化结构1包含基板11、第一线路12、第一介电层13、至少一第一强化结构件15、第二线路14以及第二介电层16。第一线路12设置于基板11上。第一介电层13设置于基板11上且包覆第一线路12,第一介电层13的表面具有第一开口131。第二线路14设置于第一介电层13的表面上。至少一第一强化结构件15设置于第一介电层13的至少一第一开口131中,且延伸出至少一第一开口131。第二线路14设置于第一介电层13的表面上。第二介电层16设置于第一介电层13上且包覆第二线路14及至少一第一强化结构件15。
于上述结构中,第一强化结构件15形成的高度高于第一开口131的深度,因此第一强化结构件15能通过第一开口131向下深入第一介电层13中,且同时第一强化结构件15延伸出第一开口131的部分会被第二介电层16包覆,亦即第一强化结构件15的高度位于第二介电层16的表面下而未突破第二介电层16的上表面,以借由连接第二介电层16及第一介电层13,强化第一介电层13与第二介电层16接触面之间的结合力。此外,由于第一强化结构件15设置于第一开口131中,而第一开口131设置于第一介电层13表面上的位置及宽度并不限定,而是在非线路区、与第二线路14之间的间距不小于最小工艺间距的情况下设置。第一结构强化区132则是由第一图形化光刻胶层M1围绕各个第一开口131所形成的区域。
于上述结构中,第二强化结构件18形成的高度高于第二开口161的深度,因此第二强化结构件18能通过第二开口161向下深入第二介电层16中,且同时第二强化结构件18延伸出第二开口161的部分会被保护19包覆,亦即第二强化结构件18的高度位于钝化层19的表面下而未突破钝化层19的上表面,以借由连接第二介电层16及钝化层19,强化钝化层19与第二介电层16接触面之间的结合力。此外,由于第二强化结构件18设置于第二开口161中,而第二开口161设置于第二介电层16表面上的位置及宽度并不限定,而是在非线路区、与第三线路17之间的间距不小于最小工艺间距的情况下设置。第二结构强化区162则是由第二图形化光刻胶层M2围绕各个第二开口161所形成的区域。
于此实施例中,至少一第一开口131及至少一第二开口161的形状包含柱状的形状,以强化第一介电层13与第二介电层16接触面之间的结合力。
请参阅图4,其为根据图2A至图2N电路板强化结构制作方法所完成的电路板强化结构的剖面图。于此实施例中,电路板强化结构2是基于上述电路板强化结构1所进一步形成的结构,包含基板11、第一线路12、第一介电层13、至少一第一强化结构件15、第二线路14、第二介电层16、第三线路17、至少一第二强化结构件18以及钝化层19。第一线路12设置于基板11上。第一介电层13设置于基板11上且包覆第一线路12,第一介电层13的表面具有第一开口131。第二线路14设置于第一介电层13的表面上。至少一第一强化结构件15设置于第一介电层13的至少一第一开口131中,且延伸出至少一第一开口131。第二线路14设置于第一介电层13的表面上。第二介电层16设置于第一介电层13上且包覆第二线路14及至少一第一强化结构件15。第二介电层16的表面具有第二开口161。第三线路17设置于第二介电层16的表面上。至少一第二强化结构件18设置于第二介电层16的至少一第二开口161中,且延伸出至少一第二开口161。钝化层19设置于第二介电层16上,包覆第二强化结构件18及第三线路17,且具有至少一开口191,以外露一部分第三线路17。
于上述结构中,第一强化结构件15形成的高度高于第一开口131的深度,因此第一强化结构件15能通过第一开口131向下深入第一介电层13中,且同时第一强化结构件15延伸出第一开口131的部分会被第二介电层16包覆,亦即第一强化结构件15的高度位于第二介电层16的表面下而未突破第二介电层16的上表面,以借由连接第二介电层16及第一介电层13,强化第一介电层13与第二介电层16接触面之间的结合力。此外,由于第一强化结构件15设置于第一开口131中,而第一开口131设置于第一介电层13表面上的位置及宽度并不限定,而是在非线路区、与第二线路14之间的间距不小于最小工艺间距的情况下设置。第一结构强化区132则是由第一图形化光刻胶层M1围绕各个第一开口131所形成的区域。
同理,于此结构中,第二强化结构件18借由第二图形化光刻胶层M2,使其形成的高度高于第二开口161的深度,因此第二强化结构件18能通过第二开口161向下深入第二介电层16中,且同时第二强化结构件18延伸出第二开口161的部分会被第钝化层19包覆,亦即第二强化结构件18的高度位于钝化层19的表面下而未突破钝化层19的上表面,以借由连接钝化层19及第二介电层16,强化第二介电层16与钝化层19接触面之间的结合力。此外,由于第二强化结构件18设置于第二开口161中,而第二开口161设置于第二介电层16表面上的位置及宽度并不限定,而是在非线路区、且第二强化结构件18与第三线路17之间的间距不小于最小工艺间距的情况下设置。第二结构强化区162则是由第二图形化光刻胶层M2围绕各个第二开口161所形成的区域。
于此实施例中,至少一第一开口131及至少一第二开口161的形状包含柱状的形状,使得设置于第一开口131中的第一强化结构件15以及设置于第二开口161中的第二强化结构件18可分别强化第一介电层13与第二介电层16接触面之间的结合力,以及强化第二介电层16与钝化层19接触面之间的结合力。
于此实施例中,电路板强化结构2更包含至少一第一沟渠135及至少一第二沟渠165,至少一第一沟渠135及至少一第二沟渠165的形状包含上宽下窄的锥状的形状,使得设置于第一沟渠135中的第二线路14B以及设置于第二沟渠165中的第三线路17B可分别强化第一介电层13与第二介电层16接触面之间的结合力,以及强化第二介电层16与钝化层19接触面之间的结合力。
于此实施例中,电路板强化结构2更包含第一通孔134及第二通孔164,第一通孔134设置于第一介电层13中,使第二线路14A通过第一通孔133电连接第一线路12。第二通孔164设置于第二介电层16中,使第三线路17A通过第二通孔164电连接第二线路14A。
于本发明的实施例中,第一线路12、第二线路14A、第二线路14B、第三线路17A、第三线路17B、第一强化结构件15及第二强化结构件18使用相同材料,例如铜等导电金属材料,以便于减少电路板强化结构1制作方法的步骤。
综上所述,本发明电路板强化结构及其制作方法利用结构强化层增强在不同工艺结构结合面之间的垂直结合力,例如增强在不同介电层之间的结合力,以及增强在介电层和钝化层之间的结合力,以克服各个介电层之间的接触面,以及各个线路层之间的接触面容易产生脱层的问题。此外,借由结构强化层穿入到介电层的内部,亦可降低及释放介电层内部的热应力,进一步加强电路板整体结构强度,同时改善电镀工艺的均匀性,使得本发明电路板强化结构及其制作方法可进一步应用到需低热膨胀系数的线路层结构以及应用到5G产品中具有低粗糙表面的材质结构。

Claims (17)

1.一种电路板强化结构制作方法,其特征在于,包含:
提供一基板;
形成一第一线路于该基板上;
形成一第一介电层于该基板上,该第一介电层包覆该第一线路;
形成至少一第一开口于该第一介电层的一表面;
形成一第一图形化光刻胶层于该第一介电层的该表面上,使该第一介电层的该表面借由该第一图形化光刻胶层分隔为一第一结构强化区及一第二线路区,其中该至少一第一开口位于该第一结构强化区中;
形成一第二线路于该第二线路区中,以及形成至少一第一强化结构件于该第一结构强化区的该至少一第一开口中,且延伸出该至少一第一开口;
移除该第一图形化光刻胶层;以及
形成一第二介电层于该第一介电层上,该第二介电层包覆该第二线路及该至少一第一强化结构件。
2.如权利要求1所述的电路板强化结构制作方法,其特征在于,更包含下列步骤:
形成至少一第二开口于该第二介电层的一表面;
形成一第二图形化光刻胶层于该第二介电层的该表面上,使该第二介电层的该表面借由该第二图形化光刻胶层分隔为一第二结构强化区及一第三线路区,其中该至少一第二开口位于该第二结构强化区中;
形成一第三线路于该第三线路区中,以及形成至少一第二强化结构件于该第二结构强化区的该至少一第二开口中,且延伸出该至少一第二开口;
移除该第二图形化光刻胶层;
形成一钝化层于该第二介电层的该表面上,并包覆该第二强化结构件及该第三线路;以及
形成至少一开口于该钝化层上,以外露一部分该第三线路。
3.如权利要求2所述的电路板强化结构制作方法,其特征在于,在形成该至少一第一开口于该第一介电层的该表面的步骤中,更包含在该第一介电层的该表面形成上宽下窄的至少一第一沟渠。
4.如权利要求3所述的电路板强化结构制作方法,其特征在于,形成该第二线路于该第二线路区的步骤中,更包含形成该第二线路于该至少一第一沟渠中。
5.如权利要求4所述的电路板强化结构制作方法,其特征在于,在形成该至少一第二开口于该第二介电层的该表面的步骤中,更包含在该第二介电层的该表面形成上宽下窄的至少一第二沟渠。
6.如权利要求5所述的电路板强化结构制作方法,其特征在于,形成该第三线路于该第三线路区的步骤中,更包含形成该第三线路于该至少一第二沟渠中。
7.如权利要求6所述的电路板强化结构制作方法,其特征在于,该第一开口、该第二开口、该第一沟渠及该第二沟渠借由一刻蚀工艺或者一曝光显影工艺形成。
8.如权利要求6所述的电路板强化结构制作方法,其特征在于,该第一介电层的该表面形成该至少一第一开口的步骤中,更包含以下步骤:
形成一第一通孔于该第一介电层的该第二线路区中,该第一通孔连通该第一线路及该第二线路。
9.如权利要求8所述的电路板强化结构制作方法,其特征在于,该第二介电层的该表面形成该至少一第二开口的步骤中,更包含以下步骤:
形成一第二通孔于该第二介电层的该第三线路区中,该第二通孔连通该第二线路及该第三线路。
10.一种电路板强化结构,其特征在于,包含:
一基板;
一第一线路,设置于该基板上;
一第一介电层,设置于该基板上且包覆该第一线路,该第一介电层的一表面具有至少一第一开口;
至少一第一强化结构件,设置于该第一介电层的该至少一第一开口中,且延伸出该至少一第一开口;
一第二线路,设置于该第一介电层的该表面上;以及
一第二介电层,设置于该第一介电层上且包覆该第二线路及该至少一第一强化结构件。
11.如权利要求10所述的电路板强化结构,其特征在于,该第二介电层的一表面具有至少一第二开口,且该电路板强化结构更包含:
一第三线路,设置于该第二介电层的该表面上;
至少一第二强化结构件,设置于该第二介电层的该至少一第二开口中,且延伸出该至少一第二开口;以及
一钝化层,设置于该第二介电层上,且外露一部分该第三线路,并包覆该至少一第二强化结构件及另一部分该第三线路。
12.如权利要求11所述的电路板强化结构,其特征在于,该第一线路、该第二线路、该第三线路、该至少一第一强化结构件及该至少一第二强化结构件为相同材料。
13.如权利要求11所述的电路板强化结构,其特征在于,该第一介电层及该第二介电层分别具有至少一第一通孔及至少一第二通孔,该第二线路通过该至少一第一通孔电连接该第一线路,该第三线路通过该至少一第二通孔电连接该第二线路。
14.如权利要求13所述的电路板强化结构,其特征在于,该第一介电层的该表面具有至少一第一沟渠,该第二线路更设置于该至少一第一沟渠中。
15.如权利要求14所述的电路板强化结构,其特征在于,该第二介电层的该表面具有至少一第二沟渠,该第三线路更设置于该至少一第二沟渠中。
16.如权利要求10所述的电路板强化结构,其特征在于,该至少一第一开口及该至少一第二开口包含一柱状。
17.如权利要求15所述的电路板强化结构,其特征在于,该至少一第一沟渠及该至少一第二沟渠包含一锥状。
CN202110806585.6A 2021-07-16 2021-07-16 电路板强化结构及其制作方法 Pending CN115623705A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110806585.6A CN115623705A (zh) 2021-07-16 2021-07-16 电路板强化结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110806585.6A CN115623705A (zh) 2021-07-16 2021-07-16 电路板强化结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115623705A true CN115623705A (zh) 2023-01-17

Family

ID=84855717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110806585.6A Pending CN115623705A (zh) 2021-07-16 2021-07-16 电路板强化结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115623705A (zh)

Similar Documents

Publication Publication Date Title
US6000130A (en) Process for making planar redistribution structure
US8119516B2 (en) Bump structure formed from using removable mandrel
US9646852B2 (en) Manufacturing process for substrate structure having component-disposing area
US10002843B2 (en) Semiconductor substrate structure, semiconductor package and method of manufacturing the same
CN102111951A (zh) 多层布线基板
TWI436464B (zh) 半導體封裝、基板及基板製造方法
JP2002050871A (ja) ビルドアップ回路基板およびその製造方法
US20070200211A1 (en) Multilayer wiring substrate and method of connecting the same
US6184479B1 (en) Multilayer printed circuit board having a concave metal portion
CN115623705A (zh) 电路板强化结构及其制作方法
JP7320633B2 (ja) チップ再配線構造及びその作製方法
US7183196B2 (en) Multilayer interconnection board and production method thereof
US8357861B2 (en) Circuit board, and chip package structure
US6105243A (en) Method of fabricating multilayer printed circuit board
TWI643534B (zh) 線路板結構及其製作方法
JP2007214568A (ja) 回路基板構造
TWI812977B (zh) 電路板強化結構及其製作方法
CN211529939U (zh) 封装基板
TWI728410B (zh) 電路板結構及其製作方法
CN210694480U (zh) 具有层间导孔的线路结构
JP4597686B2 (ja) 多層フレキシブル回路基板の製造方法
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
JP4528018B2 (ja) 半導体装置及びその製造方法
CN111199948A (zh) 封装基板及其制造方法
CN221079992U (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination