CN112420522A - 封装结构及其制备方法 - Google Patents

封装结构及其制备方法 Download PDF

Info

Publication number
CN112420522A
CN112420522A CN201910784830.0A CN201910784830A CN112420522A CN 112420522 A CN112420522 A CN 112420522A CN 201910784830 A CN201910784830 A CN 201910784830A CN 112420522 A CN112420522 A CN 112420522A
Authority
CN
China
Prior art keywords
layer
dielectric layer
conductive
circuit
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910784830.0A
Other languages
English (en)
Other versions
CN112420522B (zh
Inventor
陈富扬
简俊贤
吴政惠
林纬迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201910784830.0A priority Critical patent/CN112420522B/zh
Publication of CN112420522A publication Critical patent/CN112420522A/zh
Application granted granted Critical
Publication of CN112420522B publication Critical patent/CN112420522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种封装结构的制备方法，该方法包含：提供附加电路板，包含支持层、第一剥离层以及第一金属层；在第一金属层上形成第一介电层，该第一介电层具有多个孔洞，各孔洞具有端部且实质上在同一平面上彼此齐平；形成多个导电凸块且填满各孔洞，各导电凸块具有相对的第一端及第二端；形成线路层结构，包含至少一个线路层及至少一个第二介电层，线路层连接于第二端上，第二介电层位于线路层上；移除附加电路板；以及移除部分第一介电层以暴露出这些导电凸块。另公开了一种以前述制备方法所获得的封装结构，以获得高度共平面性的导电凸块。

Description

封装结构及其制备方法
技术领域
本发明涉及印制电路板技术领域，特别是涉及一种封装结构及其制备方法。
背景技术
一般封装基板、线路板或载板要与芯片接合时，若采用金属-金属直接对接(不需使用焊料)方法，则需封装基板、线路板或载板上的导电凸块与芯片上的导电凸块进行对接。此外，封装基板、线路板或载板在与芯片进行金属-金属直接对接时，需要高共面性才能达成高良率。
传统导电凸块的制程是将光阻曝光显影形成一高深宽比的孔洞后再电镀填铜以形成导电凸块。然而，以此法形成的各导电凸块间其高度均匀性不佳，通常会再以化学或物理研磨的方式使导电凸块之间具有更高的共面性，然而目前产业现况即便是已采用化学或物理研磨的方式其共面性仍不符合业界需求，这也导致了制造成本上高居不下以及在规格上难以控制的问题。
发明内容
有鉴于此，本发明的一实施方式的一目的在于提出一种封装结构及其制备方法，以解决封装基板、线路板或载板的导电凸块的高度均匀性不佳，而导致制造成本居高不下以及规格上难以控制的问题。
为了达到上述目的，本发明的一实施方式是提供了一种封装结构的制备方法，包含：提供附加电路板，附加电路板包含支持层、第一金属层以及配置于支持层与第一金属层之间的第一剥离层；在第一金属层上形成第一介电层，第一介电层具有多个孔洞，其中各孔洞邻近第一金属层具有端部，各端部实质上在同一平面上彼此齐平；形成多个导电凸块，各导电凸块填满各孔洞，各导电凸块具有第一端以及与其相对之第二端，其中各第一端对应于各端部；在第一介电层以及这些导电凸块上形成线路层结构，其中线路层结构包含至少一个线路层以及至少一个第二介电层，线路层连接于各导电凸块的第二端上，第二介电层位于线路层上；将第一介电层与附加电路板分离；以及移除部分第一介电层以暴露出这些导电凸块。
在一些实施方式中，附加电路板还包含第二金属层以及配置于支持层与第二金属层之间的第二剥离层，第一剥离层与第二剥离层分别配置于支持层的相对两表面上，其中，形成第一介电层的步骤中，分别在第一金属层与第二金属层上形成第一介电层。
在一些实施方式中，至少一个线路层为多个线路层，且至少一个第二介电层为多个第二介电层。
在一些实施方式中，各孔洞以激光控制形状，且各导电凸块的形状对应形成。
在一些实施方式中，各导电凸块呈圆锥或角锥，各孔洞的端部与第一金属层不相连接。
本发明的另一实施方式提供了一种封装结构，包含第一介电层、多个导电凸块、线路层结构。第一介电层具有相对的上表面与下表面。这些导电凸块具有相对的第一端与第二端，各导电凸块向上延伸贯穿第一介电层，其中各第一端位于各导电凸块的顶部，且这些第一端实质上在同一平面上彼此齐平，其中这些第二端与第一介电层的下表面齐平。线路层结构配置于第一介电层下，线路层结构包含第一线路层、第二介电层、多个第一导电孔以及第二线路层。第一线路层配置于第一介电层的下表面之下，且这些导电凸块的这些第二端电性连接第一线路层。第二介电层覆盖该第一线路层与该第一介电层并具有多个暴露出第一线路层的第一开口。这些第一导电孔配置于第二介电层的这些第一开口中，这些第一导电孔电性连接第一线路层。第二线路层配置于第二介电层下，并电性连接这些第一导电孔。
在一些实施方式中，封装结构还包含第三介电层，第三介电层覆盖第二线路层与第二介电层，并具有至少一个暴露出第二线路层的第二开口。
在一些实施方式中，导电凸块呈圆锥、圆柱、梯形柱或长方体。
在一些实施方式中，封装结构还包含另一封装结构，各封装结构的各导电凸块的各第一端彼此对接。
在一些实施方式中，封装结构还包含芯片，芯片具有多个导电接触点，各导电凸块的各第一端分别与各导电接触点对接。
综合以上，本发明的有点及其效果在于：
利用内埋式线路基板(embedded trace substrate，ETS)的制法，搭配可控制深度一致的孔洞以形成高度共平面性的导电凸块，取代以往需要用化学研磨或物理研磨铜柱的制法。具体而言，以激光将介电层控制深度一致的孔洞后、再形成具有高共平面性的导电凸块与线路层，最后再移除部分介电层以暴露出导电凸块。因此，利用具高共平面性的导电凸块，将使封装结构与芯片、两两线路板、或两两封装结构等采用金属-金属直接对接时有更高的良率。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1绘示本发明的一实施方式的封装结构的制备方法的流程图；
图2-11绘示本发明的多个实施方式的制备方法中各制程阶段的剖面示意图；
图12-15绘示本发明的其他实施方式的封装结构的剖面示意图；
图16绘示本发明的一些实施方式的两两封装结构金属-金属直接对接的剖面示意图；
图17绘示本发明的一些实施方式的封装结构与芯片金属-金属直接对接的剖面示意图。
【主要元件符号说明】
10 方法
S11-S16 步骤
100、200、300、400、500 封装结构
110 附加电路板
111 支持层
112 第一剥离层
113 第二剥离层
114 第一金属层
115 第二金属层
120 第一介电层
120a 上表面
120b 下表面
121 孔洞
122 端部
130 导电凸块
131 第一端
132 第二端
140 线路层结构
141 线路层
142 第二介电层
143 导电孔
144 开口
145 第一线路层
146 第二介电层
147 第二线路层
148 第三介电层
149 第一导电孔
150 第二开口
900 芯片
910 导电接触点
具体实施方式
为使本发明的叙述更加详尽与完备，下文针对本发明的实施态样与具体实施例提出说明性的描述，但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节，以使读者能够充分理解以下的实施例。然而，亦可在无此等特定细节的情况下实践本发明的实施例。
另外，空间相对用语，如「下」、「上」、「底」、「顶」等，是用以方便描述一元件或特征与其他元件或特征在附图中的相对关系。这些空间相对用语旨在包含除了附图中所示的方位以外，装置在使用或操作时的不同方位。装置可被另外定位(例如旋转90度或其他方位)，而本文所使用的空间相对叙述亦可相对应地进行解释。
在本文中，除非内文中对于冠词有所特别限定，否则『一』与『该』可泛指单一个或多个。将进一步理解的是，本文中所使用的『包含』、『包括』、『具有』及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其它的特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。
虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的操作、步骤及/或特征才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。
本发明的一实施例是提供一种封装结构的制备方法，借由此制备方法所得到的封装结构可提升封装结构的导电凸块的共平面性，并能提升封装结构与芯片、或封装结构对接的良率。图1绘示本发明一实施方式的封装结构100的制备方法10的流程图，图2-11绘示方法10中各制程阶段的剖面示意图。如图1所示，方法10包含步骤S11至步骤S16。
在步骤S11中，提供附加电路板110，如图2所示。具体的说，此附加电路板110包含支持层111、第一剥离层112、第二剥离层113、第一金属层114以及第二金属层115。第一剥离层112与第二剥离层113分别配置于支持层111的相对两表面上。第一金属层114配置于第一剥离层112上，第二金属层115配置于第二剥离层113上。在一些实施方式中，支持层111的材质例如可以是双顺丁烯二酸酰亚胺/三氮阱(Bismaleimide triazine，BT)等的有机聚合材料或是玻璃，且支持层111亦可为相对两表面全面结合有介电材(例如为预浸材(prepreg))的铜箔基板(Copper Clad Laminate，CCL)(图未示)。在一些实施方式中，第一剥离层112和第二剥离层113可各自为离型膜(release film)，或者可运用其他技术来提供第一剥离层112和第二剥离层113，如：Mitsui、Nippon-Denk、Furukawa、或Olin等公司所提供的铜箔结合剥离层等材料。在一些实施方式中，第一金属层114与第二金属层115的厚度例如可选自1微米至10微米的范围，但不限于此，且第一金属层114与第二金属层115的材质例如可为铜、铝、镍、银、金或其合金，但不限于此。在其他实施方式中，第一金属层114与第二金属层115不局限为单层，也可以为多层第一金属层114与多层第二金属层115的叠层。
在另一实施方式中，支持层111的相对两表面与第一剥离层112或与第二剥离层113之间亦可包括另一金属层(图未示)，且该另一金属层的厚度可选自5微米至40微米的范围，其材料可相同或不同于金属层114/115，例如可为铜、铝、镍、银、金或其合金，但不限于此。
在步骤S12中，在第一金属层114与第二金属层115上形成第一介电层120，如图3所示。可以理解的是，步骤S12及其后续的步骤S13-S16可形成在附加电路板110的某一表面上，也可以形成在附加电路板110的相对两表面上。在本实施方式中，将以附加电路板110的双面制作为例说明。第一介电层120的材质可包含树脂或玻璃纤维。举例来说，树脂可为酚醛树脂、环氧树脂、聚亚酰胺树脂或聚四氟乙烯。或者，第一介电层120的材质也可包含感光介电材料(Photo-imageable Dielectric)。在一些实施方式中，形成第一介电层120的方法例如可为层压(Lamination)、涂布或其他合适的制程。
如图4所示，第一介电层120具有多个孔洞121，其中各孔洞121邻近第一金属层114或第二金属层115处具有端部122，各端部122实质上在同一平面上彼此齐平。在一些实施方式中，这些孔洞121借由控制激光的光圈尺寸，做出形状与一致深度的孔洞121，使各孔洞121的端部122实质上在同一平面上彼此齐平。在一实施方式中，「同一平面」可以是指同一水平面。在一实施方式中，「同一平面」可以是与支持层111的表面平行。
在步骤S13中，形成多个导电凸块130，各导电凸块130填满各孔洞121，如图5所示。各导电凸块130具有第一端131以及与其相对的第二端132，其中各第一端131对应于各端部122。在一些实施方式中，这些导电凸块130的材质可为含任何导电金属包括，但不限于铜。由于在步骤S12中孔洞121借由激光控制形状与深度一致，因此各导电凸块130的形状对应形成。在本实施方式中，各导电凸块130呈圆锥状，且各导电凸块130实质上在同一平面上彼此齐平。
在本实施方式中，当各导电凸块130的第一端131为圆锥状时，若各第一端131接触到第一金属层114或第二金属层115，由于接触面积小，容易在各第一端131从第一金属层114或第二金属层115移除时形成不平整的撕裂。为保持各第一端131实质上在同一平面上彼此齐平，各孔洞121的端部122与第一金属层114不相连接。亦即，各孔洞121以激光进行钻孔时，不会贯通也不暴露出第一金属层114或第二金属层115。
在步骤S14中，在第一介电层120以及这些导电凸块130上形成线路层结构140，如图5-7所示。具体来说，线路层结构140包含至少一个线路层141以及至少一个第二介电层142。本发明所属技术领域的技术人员可以视实际需要弹性选择介电层以及线路层的层数。可以理解的是，构成线路层结构140的最小单位为一个介电层以及一个线路层。线路层141连接于各导电凸块130的第二端132上；在一些实施方式中，各导电凸块130与最底层的线路层141是一起形成的，且材质相同。第二介电层142位于线路层141上，其中第二介电层142具有多个导电孔143，并电性连接于线路层141。
在一些实施方式中，第二介电层142的材质可包含树脂与玻璃纤维。举例来说，树脂可为酚醛树脂、环氧树脂、聚亚酰胺树脂或聚四氟乙烯。或者，第二介电层142的材质也可包含感光介电材料(Photo-imageable Dielectric)。在一些实施方式中，形成第二介电层142的方法例如可为层压(Lamination)、涂布或其他合适的制程。在一些实施方式中，形成制作导电孔143所需盲孔的方法包括，但不限于对第二介电层142使用激光烧蚀(Laserablation)形成盲孔，或是当第二介电层142的材质选用感光介电材料时，使用曝光显影以形成盲孔，用于制作导电孔143。
以下简述根据本发明的一些实施方式形成线路层141的方法。首先，在第一介电层120上形成例如是干膜的光阻层(图未示)，而光阻层再经由微影制程而图案化露出部分的第一介电层120。之后，再进行电镀制程与光阻层的移除制程而形成线路层141。在第二介电层142上形成例如是干膜的光阻层(图未示)，而光阻层再经由微影制程而图案化露出部分的第二介电层142。之后，再进行电镀制程与光阻层的移除制程而形成线路层141与导电孔143。在一实施例中，线路层141与导电孔143的材质例如可为铜。在其他实施方式中，可在形成线路层141之前，先在介电层120/142上形成晶种层(seed layer)(图未示)。晶种层可为单层结构或是由不同材料的子层所组成的多层结构，例如可为包含钛层以及位于钛层上的铜层的金属层，或者是化镀钯铜层等，但不限于此。晶种层的形成方法包括但不限于物理方式，例如溅镀钛铜，或者化学方式，例如化镀钯铜层。
在一些实施方式中，线路层结构140包含多个线路层141以及多个第二介电层142，其中最上层的第二介电层142作为保护层，如图8所示，其中保护层具有多个开口144，使得线路层结构140的部分表面外露于开口144中。具体而言，如图8所示，线路层结构140最外层的线路层141的部分表面外露于开口144中。在多个实施方式中，保护层的材质可为防焊材料，也可为树脂材料，例如环氧树脂。或者，保护层的材质也可与上述第一介电层120或第二介电层142的材质一致。保护层的形成方法可例如为贴合、印刷或涂布等方式。
在步骤S15中，将第一介电层120与附加电路板110分离，如图9-10所示。从图8绘示的结构中移除支持层111、第一剥离层112以及第二剥离层113以形成两封装结构100。接着，移除第一金属层114与第二金属层115。在一实施方式中，移除第一金属层114与第二金属层115的方式包括，但不限于蚀刻(etching)。
在步骤S16中，移除部分第一介电层120以暴露出这些导电凸块130，如图10-11所示。在一实施方式中，移除第一介电层120的方式包括，但不限于电浆减薄(plasmathinning)。在本实施方式中，各导电凸块130呈圆锥。
图12绘示本发明另一实施方式的封装结构200的剖面示意图。封装结构200包含多个导电凸块130以及线路层结构140。相较于图11所绘示的封装结构100，图12所绘示的封装结构200上的这些导电凸块130呈梯形柱状。本实施方式的封装结构200的制备方法与上述的封装结构100的制备方法相似，差异在于步骤S13中孔洞121(对应参照图5)借由激光控制形状，使各导电凸块130的形状对应形成梯形柱状。在一实施方式中，各孔洞121的端部122与第一金属层114可相连接。亦即，各孔洞121以激光进行钻凿时，可贯通并暴露出第一金属层114或第二金属层115。在另一实施方式中，各孔洞121的端部122与第一金属层114不相连接。亦即，各孔洞121以激光进行钻凿时，不会贯通也不暴露出第一金属层114或第二金属层115。
图13绘示本发明另一实施方式的封装结构300的剖面示意图。封装结构300包含多个导电凸块130以及线路层结构140。相较于图11所绘示的封装结构100，图13所绘示的封装结构300上的这些导电凸块130呈长方体。本实施方式的封装结构300的制备方法与上述的封装结构100的制备方法相似，差异在于步骤S13中孔洞121(对应参照图5)借由激光控制形状，使各导电凸块130的形状对应形成长方体。
本发明的一实施方式提供另一种封装结构的制备方法，如图14所示，为本实施方式的封装结构400的剖面示意图。此封装结构400的制备方法基本上类似于封装结构100的制备方法，其不同之处在于封装结构400的制备方法是在附加电路板110上进行单面制作，以形成封装结构400。有关单面制作中的各层、各组件及层和组件的材质已于前文讨论，在此不再赘述。在一些实施例中，支持层111的材质可以选择为玻璃。由于玻璃材质的刚性及平整度高，可避免支持层111两端发生翘曲现象。因此当支持层111的材质为玻璃时，除了可在支持层111的相对两表面进行制程来形成封装结构100外，仅在支持层111的一个表面进行制程来形成封装结构400也是可行的。
图15绘示本发明另一实施方式的封装结构500的剖面示意图。封装结构500包含第一介电层120、多个导电凸块130、以及线路层结构140。第一介电层120具有相对的上表面120a与下表面120b。这些导电凸块130具有相对的第一端131与第二端132，各导电凸块130向上延伸贯穿第一介电层120。各第一端131位于各导电凸块130的顶部(即，各第一端131高于上表面120a)，且这些第一端131实质上在同一平面上彼此齐平。这些第二端132与第一介电层120的下表面120b齐平。线路层结构140配置于第一介电层120下，线路层结构140包含第一线路层145、第二介电层146、第二线路层147、多个第一导电孔149以及第三介电层148。第一线路层145配置于第一介电层120的下表面120b之下，且这些导电凸块130的这些第二端132电性连接第一线路层145。第二介电层146覆盖第一线路层145与第一介电层120并具有多个暴露出第一线路层145的第一开口。多个第一导电孔149配置于第二介电层146的这些第一开口中，这些第一导电孔149电性连接第一线路层145。第二线路层147配置于第二介电层146下，并电性连接这些第一导电孔149。第三介电层148覆盖第二介电层146与第二线路层147，并具有至少一个暴露出第二线路层147的第二开口150。在一实施例中，第三介电层148又称为防焊层，其材质可为防焊材料、也可为树脂材料，例如环氧树脂。防焊层的形成方法可例如为贴合、印刷或涂布等方式。
本发明的一实施方式提供利用具高共平面性的导电凸块，使两两封装结构金属-金属直接对接，如图16所示。下方的封装结构100与上方的封装结构200，借由各自的导电凸块130的第一端131，使两个封装结构彼此对接。
本发明的一实施方式提供利用具高共平面性的导电凸块，使封装结构100与芯片900采用金属-金属直接对接，如图17所示。所述芯片900具有多个导电接触点910，借由各导电接触点910分别与各第一端131直接对接。
本发明的一实施方式的封装结构及其制备方法中，利用内埋式线路基板(embedded trace substrate，ETS)的制法，搭配可控制深度一致的孔洞以形成高度共平面性的导电凸块，取代以往需要用化学研磨或物理研磨铜柱的制法。具体而言，以激光将介电层控制深度一致的孔洞后、再形成具有高共平面性的导电凸块与线路层，最后再移除部分介电层以暴露出导电凸块。因此，利用具高共平面性的导电凸块，将使封装结构与芯片、两两线路板、或两两封装结构等采用金属-金属直接对接时有更高的良率。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求所界定的范围为准。

Claims (10)

1.一种封装结构的制备方法，其特征在于，包含：
提供附加电路板，所述附加电路板包含支持层、第一金属层以及配置于所述支持层与所述第一金属层之间的第一剥离层；
在所述第一金属层上形成第一介电层，所述第一介电层具有多个孔洞，其中各所述孔洞邻近所述第一金属层具有端部，各所述端部实质上在同一平面上彼此齐平；
形成多个导电凸块，各所述导电凸块填满各所述孔洞，各所述导电凸块具有第一端以及与其相对的第二端，其中各所述第一端对应于各所述端部；
在所述第一介电层以及各所述导电凸块上形成线路层结构，其中所述线路层结构包含至少一个线路层以及至少一个第二介电层，所述线路层连接于各所述导电凸块的所述第二端上，所述第二介电层位于所述线路层上；
将所述第一介电层与所述附加电路板分离；以及
移除部分所述第一介电层以暴露出各所述导电凸块。
2.根据权利要求1所述的封装结构的制备方法，其特征在于，所述附加电路板还包含第二金属层以及配置于所述支持层与所述第二金属层之间的第二剥离层，所述第一剥离层与所述第二剥离层分别配置于所述支持层的相对两表面上，
其中，形成所述第一介电层的步骤中，分别在所述第一金属层与所述第二金属层上形成所述第一介电层。
3.根据权利要求1所述的封装结构的制备方法，其特征在于，所述至少一个线路层为多个线路层，且所述至少一个第二介电层为多个第二介电层。
4.根据权利要求1所述的封装结构的制备方法，其特征在于，各所述孔洞以激光控制形状，且各所述导电凸块的形状对应形成。
5.根据权利要求1所述的封装结构的制备方法，其特征在于，各所述导电凸块呈圆锥，各所述孔洞的端部与所述第一金属层不相连接。
6.一种封装结构，其特征在于，包含：
第一介电层，具有相对的上表面与下表面；
多个导电凸块，具有相对的第一端与第二端，各所述导电凸块向上延伸贯穿所述第一介电层，其中各所述第一端位于各所述导电凸块的顶部，且各所述第一端实质上在同一平面上彼此齐平，其中各所述第二端与所述第一介电层的所述下表面齐平；以及
线路层结构，配置于所述第一介电层下，所述线路层结构包含：
第一线路层，配置于所述第一介电层的所述下表面之下，且各所述导电凸块的各所述第二端电性连接所述第一线路层；
第二介电层，所述第二介电层覆盖所述第一线路层与所述第一介电层并具有多个暴露出第一线路层的第一开口；
多个第一导电孔，配置于第二介电层的各所述第一开口中，各所述第一导电孔电性连接所述第一线路层；以及
第二线路层，配置于所述第二介电层下，且电性连接各所述第一导电孔。
7.根据权利要求6所述的封装结构，其特征在于，还包含第三介电层，所述第三介电层覆盖所述第二线路层与所述第二介电层，并具有至少一个暴露出所述第二线路层的第二开口。
8.根据权利要求6所述的封装结构，其特征在于，所述导电凸块呈圆锥、圆柱、梯形柱或长方体。
9.根据权利要求6所述的封装结构，其特征在于，还包含另一封装结构，各所述封装结构的各所述导电凸块的各所述第一端彼此对接。
10.根据权利要求6所述的封装结构，其特征在于，还包含芯片，所述芯片具有多个导电接触点，各所述导电凸块的各所述第一端分别与各所述导电接触点对接。
CN201910784830.0A 2019-08-23 2019-08-23 封装结构及其制备方法 Active CN112420522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910784830.0A CN112420522B (zh) 2019-08-23 2019-08-23 封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910784830.0A CN112420522B (zh) 2019-08-23 2019-08-23 封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112420522A true CN112420522A (zh) 2021-02-26
CN112420522B CN112420522B (zh) 2024-03-15

Family

ID=74779833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910784830.0A Active CN112420522B (zh) 2019-08-23 2019-08-23 封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112420522B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042128A1 (en) * 2009-08-18 2011-02-24 Unimicron Technology Corporation Coreless packaging substrate and method for fabricating the same
US20130008706A1 (en) * 2011-07-08 2013-01-10 Unimicron Technology Corporation Coreless packaging substrate and method of fabricating the same
US20140363927A1 (en) * 2013-06-07 2014-12-11 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Novel Terminations and Couplings Between Chips and Substrates
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104733379A (zh) * 2013-12-23 2015-06-24 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN107887363A (zh) * 2016-09-29 2018-04-06 矽品精密工业股份有限公司 电子封装件及其制法
CN108400119A (zh) * 2017-02-08 2018-08-14 美光科技公司 半导体封装及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110042128A1 (en) * 2009-08-18 2011-02-24 Unimicron Technology Corporation Coreless packaging substrate and method for fabricating the same
US20130008706A1 (en) * 2011-07-08 2013-01-10 Unimicron Technology Corporation Coreless packaging substrate and method of fabricating the same
US20140363927A1 (en) * 2013-06-07 2014-12-11 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Novel Terminations and Couplings Between Chips and Substrates
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104733379A (zh) * 2013-12-23 2015-06-24 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN107887363A (zh) * 2016-09-29 2018-04-06 矽品精密工业股份有限公司 电子封装件及其制法
CN108400119A (zh) * 2017-02-08 2018-08-14 美光科技公司 半导体封装及其制造方法

Also Published As

Publication number Publication date
CN112420522B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
TWI579978B (zh) 多層電子支撐結構及其製造方法
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
CN101969053B (zh) 半导体装置及其制造方法
US8373276B2 (en) Printed wiring board and method for manufacturing the same
US11018082B2 (en) Space transformer and manufacturing method thereof
US8461460B2 (en) Microelectronic interconnect element with decreased conductor spacing
US20120279630A1 (en) Manufacturing method of circuit substrate
CN104576596B (zh) 半导体基板及其制造方法
KR101281410B1 (ko) 다층 배선기판
JP5363384B2 (ja) 配線基板及びその製造方法
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US20170005058A1 (en) Chip package
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US20170033037A1 (en) Packaging substrate
JP6881889B2 (ja) 所定のビアパターンを有する電子パッケージおよびそれを製造ならびに使用する方法
US9818702B2 (en) Wiring substrate and semiconductor device
TWI711095B (zh) 封裝結構及其製備方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
CN112420522B (zh) 封装结构及其制备方法
JP2011258847A (ja) 部品内蔵基板の製造方法及び部品内蔵基板
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
US20240023251A1 (en) Circuit board structure and manufacturing method thereof
US9668340B1 (en) Methods and devices for preventing overhangs in a finishing layer of metal formed on electrical contact surfaces when fabricating multi-layer printed circuit boards

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant