JPH11145195A - 半導体素子の実装構造 - Google Patents

半導体素子の実装構造

Info

Publication number
JPH11145195A
JPH11145195A JP30169497A JP30169497A JPH11145195A JP H11145195 A JPH11145195 A JP H11145195A JP 30169497 A JP30169497 A JP 30169497A JP 30169497 A JP30169497 A JP 30169497A JP H11145195 A JPH11145195 A JP H11145195A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
wiring board
semiconductor device
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30169497A
Other languages
English (en)
Inventor
Yoshihiro Bashiyou
義博 芭蕉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30169497A priority Critical patent/JPH11145195A/ja
Publication of JPH11145195A publication Critical patent/JPH11145195A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板に半導体素子を搭載後、配線基板と
半導体素子との間の空隙に樹脂を注入・充填するのが困
難であった。 【解決手段】 上面に半導体素子搭載部を有する絶縁基
体12と、絶縁基体12に形成された配線導体13と、搭載部
に形成された接続パッド14とを有する配線基板11に、下
面に電極パッドを有する半導体素子15を、接続パッド14
と電極パッドとを導電性接続部材16により接続して搭載
するとともに、半導体素子15と搭載部との間の空隙内に
樹脂17を充填して成り、絶縁基体12の上面で半導体素子
15の直下領域と周辺近傍領域とに開口を有する連結孔18
を設けた半導体素子の実装構造である。半導体素子15を
搭載後に連結孔18により樹脂17を容易に注入・充填する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線基板上に半導体
素子を導電性接続部材により搭載するとともに配線基板
と半導体素子との間に樹脂を充填して成る半導体素子の
実装構造に関し、詳しくは、樹脂の充填をより容易かつ
確実に行なえるようにした半導体素子の実装構造に関す
るものである。
【０００２】
【従来の技術】近年、半導体素子収納用パツケージや混
成集積回路基板等を構成する配線基板への半導体素子の
実装方法としては、配線基板の表面に設けられ配線導体
と接続された接続パッドに、半導体素子の電極を半田あ
るいは銀等の導電ペースト等から成るボール状の導電性
接続部材を介して直接接続する、いわゆるフリップチッ
プ方式の実装方法が多用されるに至っている。
【０００３】このフリップチップ方式の接続方法に用い
られる半導体素子収納用パッケージや混成集積回路基板
等に用いられる配線基板は、一般に、酸化アルミニウム
質焼結体等の電気絶縁材料から成る絶縁基体と、この絶
縁基体の内部および／または表面に形成されたタングス
テン・モリブデン・マンガン等の高融点金属材料から成
る配線導体と、この配線導体に電気的に接続するように
形成されたタングステン・モリブデン・マンガン等の高
融点金属材料から成る接続パッドとから構成されてお
り、このような配線基板の絶縁基体表面の接続パッドに
半導体素子の下面に形成された電極パッドを半田ボール
等から成る導電性接続部材を介して接続することによっ
て、半導体素子の各電極が配線導体に接続されて実装さ
れることとなる。
【０００４】なお、接続パッドを形成するタングステン
・モリブデン・マンガン等の高融点金属材料は半田ボー
ル等から成る導電性接続部材と濡れ性が悪く、そのまま
では接続パッドに導電性接続部材を強固に接合させるこ
とが困難であることから、接続パッドの表面には、導電
性接続部材との濡れ性が良い金メッキ層等が下地に無電
解ニッケルメッキ層を介在させて被着されている。
【０００５】また、配線基板上に半導体素子を半田ボー
ル等から成る導電性接続部材にて接合した後、配線基板
と半導体素子との接合をより強固にするために、いわゆ
るアンダーフィル材とよばれる樹脂、例えばエポキシ樹
脂等の有機樹脂にフィラーとしてシリカや窒化アルミニ
ウム等の無機充填剤を添加混合した接着剤としての樹脂
を配線基板と半導体素子との間に形成される空隙内に半
導体素子の周辺部から注入して充填し、これを加熱硬化
させることによって配線基板と半導体素子とを強固に接
着させることが実施されている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板においては、樹脂（アンダーフィル材）の
充填を行なうに際して、配線基板と半導体素子との間の
空隙は通常100 μｍ以下と非常に狭いために、配線基板
に接合した半導体素子の周辺部よりディスペンサー等の
装置を用いて樹脂を注入する作業が非常に難しく、作業
性が極めて悪いという問題点を有していた。
【０００７】そこで、このような問題点を解決するため
に、特開平８−139129号公報には、その半導体素子の実
装構造を図３に断面図で示すように、配線基板１とその
配線基板１の表面に突起電極（導電性接続部材）６を介
してフリップチップ接続される半導体素子５との間に配
線基板１と半導体素子５とを固定するための樹脂７を注
入・充填するために、配線基板１の絶縁基体２の半導体
素子５と対向する部分に配線基板１の表面側と裏面側と
に通じる貫通孔８を設け、配線基板１の裏面側からこの
貫通孔８を通して配線基板１と半導体素子５との間に樹
脂７を加圧注入し充填する技術が開示されている。
【０００８】なお、図３において、２は複数の絶縁基板
が積層されて成る絶縁基体、３は絶縁基体２の内部およ
び／または表面に形成された配線導体、４は絶縁基体２
の上面に配線導体３と電気的に接続して形成された、配
線基板１と半導体素子５とを接続するための接続パッ
ド、９は絶縁基体２の下面に配線導体３と電気的に接続
して形成された、配線基板１と外部電気回路とを接続す
るための接続パッド、10は接続パッド９と外部電気回路
とを電気的に接続するための導電性接続部材である。
【０００９】しかしながら、この技術を用いて樹脂を注
入・充填しようとすると、貫通孔８が配線基板１の半導
体素子搭載領域内で半導体素子５の直下に設けられてい
るため、配線基板１の裏面側に設けられる外部電気回路
との電気的接続のための接続パッド９を、樹脂７の注入
口である貫通孔８の開口を除いた領域に形成しなければ
ならないこととなり、このような接続パッド９の配置の
制限のために、配線基板１を小型化することが困難とな
るという問題点があった。
【００１０】また、この技術によれば、配線基板１の裏
面側、すなわち半導体素子搭載面と反対側の主面に樹脂
７の注入口である貫通孔８の開口が存在することから、
樹脂７の注入時に配線基板１を反転させる必要があり、
配線基板１への半導体素子５の接合工程と樹脂７の注入
・充填工程との間に配線基板１を反転させる工程を設け
る必要があることから、製造工程が複雑になると同時に
タクトタイムも長くなるという問題点があった。
【００１１】そのため、配線基板の裏面側の接続パッド
の配列に制限が無く配線基板のより一層の小型化が可能
であるとともに、配線基板と半導体素子との間に形成さ
れる空隙内に樹脂を容易に注入・充填することができる
配線基板に対する要求が高まっていた。
【００１２】本発明は上記問題点に鑑みて案出されたも
のであり、その目的は、半導体素子を配線基板に実装す
る実装構造であって、半導体素子を搭載する配線基板を
大型化することなく、半導体素子と配線基板とを強固に
接着するための樹脂を配線基板と半導体素子との間に形
成される空隙内に容易かつ確実に注入・充填することが
可能な半導体素子の実装構造を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体素子の実
装構造は、上面に半導体素子が搭載される搭載部を有す
る絶縁基体と、該絶縁基体に形成された配線導体と、前
記搭載部に前記配線導体と電気的に接続して形成された
接続パッドとを有する配線基板に、下面に電極パッドを
有する半導体素子を、前記接続パッドと前記電極パッド
とを導電性接続部材により接続して搭載するとともに、
前記半導体素子と前記搭載部との間に形成される空隙内
に樹脂を充填して成る半導体素子の実装構造であって、
前記配線基板の絶縁基体は、その上面で前記半導体素子
の直下領域と周辺近傍領域とに開口を有する連結孔が設
けられていることを特徴とするものである。
【００１４】また本発明の半導体素子の実装構造は、上
記構成において、前記絶縁基体の上面に前記半導体素子
を内側に収容する蓋体が接合され、前記連結孔の前記半
導体素子の周辺近傍領域の開口が前記蓋体の内側に位置
するようになしたことを特徴とするものである。
【００１５】本発明の半導体素子の実装構造によれば、
絶縁基体の上面で半導体素子の直下領域と、半導体素子
の直下からはずれた周辺近傍領域とに開口を有する連結
孔を設けたことから、この連結孔によって半導体素子搭
載後に配線基板上面の搭載部と半導体素子との間に形成
される空隙内にアンダーフィル材としての樹脂を注入・
充填することができ、このように樹脂の注入・充填のた
めの連結孔の開口を配線基板の半導体素子搭載面と同一
主面に形成したことにより、従来のように配線基板に搭
載した半導体素子の周辺部よりディスペンサー等の装置
を用いて樹脂を注入するという困難な作業を行なう必要
はなく、配線基板と半導体素子との間に形成される空隙
内に樹脂を確実かつ容易に注入・充填できるとともに、
樹脂の注入時に配線基板を反転させることなく作業がで
き、製造工程を少なくまたタクトタイムを短くすること
が可能となる。
【００１６】また、本発明の半導体素子の実装構造によ
れば、上記の構成に対し、絶縁基体の上面に半導体素子
を内側に収容する蓋体を接合し、連結孔の半導体素子の
周辺近傍領域の開口をその蓋体の内側に位置するように
なしたことから、連結孔を介してあるいは連結孔に充填
された樹脂を介して樹脂が充填された絶縁基体と半導体
素子との空隙内に外気中の水分等が侵入して、導電性接
続部材を腐食させて電気的短絡や接続不良を発生させた
り、半導体素子と導電性接続部材あるいは導電性接続部
材と接続パッドとの接続不良を発生させたり、樹脂に変
質を生じさせたりするといった半導体素子の搭載不良・
動作不良の発生を防止することができ、半導体素子搭載
の信頼性を高めることができるものとなる。
【００１７】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。
【００１８】図１および図２は、それぞれ本発明の半導
体素子の実装構造の実施の形態の例を示す断面図であ
り、図２は図１における配線基板の絶縁基体に対して蓋
体を接合した例を示している。これらの図において11は
配線基板、12は絶縁基板12ａ〜12ｄが積層されて成る絶
縁基体、13は絶縁基体12に形成された配線導体、14は絶
縁基体12の上面の半導体素子搭載部に配線導体13と電気
的に接続して形成された接続パッド、15は下面に電極パ
ッド（図示せず）を有する半導体素子、16は導電性接続
部材、17は樹脂、18は連結孔であり、19は絶縁基体12の
下面に配線導体13と電気的に接続して形成された、配線
基板11と外部電気回路とを接続するための接続パッド、
20は接続パッド19と外部電気回路とを電気的に接続する
ための導電性接続部材である。また、21は蓋体、22は蓋
体を絶縁基体12に接合する封止材である。
【００１９】配線基板11の絶縁基体12は半導体素子15を
搭載し支持する支持部材として作用し、その上面の略中
央部に設けられた搭載部に半導体素子15が搭載され実装
される。
【００２０】絶縁基体12は、酸化アルミニウム質焼結体
やムライト質焼結体・窒化アルミニウム質焼結体・炭化
珪素質焼結体等のセラミックス材料、あるいはガラスセ
ラミックス、絶縁性有機樹脂、無機絶縁物粉末と絶縁性
有機樹脂との複合材料等の電気絶縁材料から成り、例え
ば酸化アルミニウム質焼結体から成る場合であれば、酸
化アルミニウム・酸化珪素・酸化マグネシウム・酸化カ
ルシウム等の原料粉末に適当な有機バインダ・溶剤・可
塑剤・分散剤等を添加混合して泥漿物を作り、その泥漿
物を従来周知のドクターブレード法やカレンダーロール
法等のシート成形法を採用してシート状に成形して焼成
後に絶縁基板11ａ〜11ｄとなるセラミックグリーンシー
ト（セラミック生シート）を得、しかる後、それらセラ
ミックグリーンシートに適当な打ち抜き加工を施すとと
もにこれを複数枚積層し、約1600℃の高温で焼成するこ
とによって製作される。
【００２１】また絶縁基体12はその上面で半導体素子15
が搭載実装される搭載部領域から、内部および／または
表面を通り下面にかけて複数の配線導体13が形成されて
おり、配線導体13の絶縁基体12上面の搭載部に露出する
部位には接続パッド14が形成されて電気的に接続され、
また絶縁基体12の下面に導出される部位には外部電気回
路との接続パッド19が形成されて電気的に接続されてい
る。
【００２２】配線導体13は半導体素子15の各電極パッド
を接続パッド14を介して外部電気回路に接続される接続
パッド19に接続するための導電路として作用し、半導体
素子15の各電極パッドを導電性接続部材16により接続パ
ッド14に接続することによって、半導体素子15の各電極
は導電性接続部材16・接続パッド14・配線導体13および
接続パッド19・導電性接続部材20を介して外部電気回路
に接続されることとなる。
【００２３】配線導体13は、絶縁基体12が例えばセラミ
ックス材料から成る場合であれば、タングステン・モリ
ブデン・マンガン等の高融点金属により、また絶縁基体
12が絶縁性有機樹脂やその複合材料等の場合であれば、
銅や銀等の導体ペーストを塗布・焼成した導体層等によ
り形成される。例えば、セラミックス材料から成る絶縁
基体12に高融点金属により形成する場合は、タングステ
ンやモリブデン等の金属粉末に適当な有機溶剤・溶媒・
可塑剤等を添加混合して金属ぺーストを作製し、この金
属ぺーストを絶縁基体12の各絶縁基板12ａ〜12ｄとなる
セラミツクグリーンシートの上下面およびセラミックグ
リーンシートに予め形成しておいた貫通孔内に従来周知
のスクリーン印刷法等の厚膜手法を採用して印刷・充填
することによって、絶縁基体12の上面から内部および／
または表面を通り下面にかけて所定パターンに形成され
る。
【００２４】また配線導体13は、絶縁基体12上面の搭載
部に露出する部位が接続パッド14に接続され、接続パッ
ド14には半導体素子15の下面に設けられた電極パッドが
半田ボールや金属ペーストのボール等から成る導電性接
続部材16を介して接続され、これによって半導体素子15
の各電極が導電性接続部材16および接続パッド14を介し
て配線導体13に電気的に接続されることとなる。
【００２５】接続パッド14は、例えば高融点金属から成
る場合、さらにその上面にニッケルメッキ層と金メッキ
層を順次被着させるとよく、このニッケルメッキ層は金
メッキ層をタングステンやモリブデン等の高融点金属か
ら成る接続パッド14に強固に接合させる作用をなし、ま
た金メッキ層は導電性接続部材16を接続パッド14に強固
に接合させる作用をなす。
【００２６】このようなニッケルメッキ層は、例えば、
硫酸ニッケル20〜40ｇ／リットル・コハク酸ナトリウム
40〜60ｇ／リットル・ホウ酸25〜35ｇ／リットル・塩化
アンモニウム25〜35ｇ／リットル・ジメチルアミンボラ
ン2.5 〜4.5 ｇ／リットル等から成る無電解ニッケルメ
ッキ液を準備するとともに、接続パッド14の表面を脱脂
・酸処理した後、触媒剤を含有する溶液に浸漬して活性
処理をし、しかる後、接続パッド14を60〜65℃に設定さ
れたこの無電解ニッケルメッキ液中に30〜60分間浸漬さ
せることによって接線パッド14の表面に所定厚み（２〜
８μｍ）に被着させる。
【００２７】なお、この無電解ニッケルメッキ層は、そ
の厚みが２μｍ未満となると接続パッド14に金メッキ層
を強固に被着させるのが困難になる傾向があり、他方、
８μｍを超えると無電解ニッケルメッキ層を形成する際
に大きな応力が発生するとともにこれが無電解ニツケル
メッキ層の内部に内在し、この内部応力によって接続パ
ッド14と無電解ニッケルメッキ層との密着の信頼性が大
きく低下してしまう傾向にある。従って、この無電解ニ
ッケルメッキ層の厚みは２〜８μｍの範囲としておくこ
とが好ましい。
【００２８】金メッキ層は、例えば水酸化カリウム20〜
40ｇ／リットル・エチレンジアミン四酢酸30〜50ｇ／リ
ットル・リン酸二水素カリウム15〜45ｇ／リットル・シ
アン化カリウム0.01〜0.1 ｇ／リットル・シアン化金カ
リウム１〜４ｇ／リットル等から成る金メッキ液（液
温：85〜95℃）を準備し、これに表面にニッケルメッキ
層が被着された接続パッド14を５〜15分間浸漬させるこ
とによって、ニッケルメッキ層上に所定厚み（0.02〜0.
3 μｍ）に被着される。
【００２９】また、この金メッキ層は、その厚みが0.02
μｍｍ未満となると下地のニッケルメッキ層を十分に被
覆することができなくなり、これによってニッケルメッ
キ層が酸化を受けて酸化ニッケルを形成し、導電性接続
部材16との接合強度が劣化してしまう傾向にあり、また
0.3 μｍｍを超えると金メッキ層の一部が導電性接続部
材16の内部に拡散して導電性接続部材16の機械的強度を
低下させ、接続パッド14と半導体素子15の各電極パッド
との電気的接続の信頼性が劣化してしまう傾向にある。
従って、この金メッキ層の厚みは0.02〜0.3 μｍの範囲
としておくことが好ましい。
【００３０】絶縁基体12の上面で半導体素子15の直下領
域と半導体素子15の周辺近傍領域とにそれぞれ開口を有
するように設けられた連結孔18は、絶縁基体12と半導体
素子15とを強固に接着するための接着剤として機能する
アンダーフィル材としての樹脂17を、配線基板11の搭載
部と半導体素子15との間に形成される空隙内に注入し充
填するための注入口として機能するものである。すなわ
ち、半導体素子15の電極パッドと配線基板11の接続パッ
ド14とを導電性接続部材16により接続して配線基板11の
搭載部に半導体素子15を搭載した後、この連結孔18を通
して配線基板11の搭載部と半導体素子15との間に形成さ
れる空隙内に樹脂16を充填した後、所定の温度に加熱し
硬化させることによって、配線基板11の絶縁基体12と半
導体素子15とが強固に接着されることとなる。
【００３１】また、連結孔18の開口がいずれも配線基板
11の上面に形成されており、従来の貫通孔のように配線
基板11の下面において外部電気回路との接続パッド19が
形成される領域に開口がないことから、接続パッド19の
配置の制限がなくなり、配線基板11を小型化することが
可能となる。
【００３２】この連結孔18は、例えば絶縁基体12の各絶
縁基板12ａ〜12ｄとなるセラミックグリーンシートに従
来周知のプレス加工等の方法により所定パターンの穴や
溝を打ち抜き形成し、しかる後、これを複数枚積層して
約1600℃の温度で焼成することによって形成される。ま
た、絶縁基体12がガラスセラミックスや絶縁有機樹脂や
複合材料等からなる場合も、同様に積層法等により形成
すればよい。
【００３３】このようにして連結孔18を形成する所定パ
ターンの穴や溝は、その断面が例えば直径で約50μｍ以
上に調整されていることが好ましい。連結孔18を形成す
る穴や溝の断面が直径で約50μｍ未満であると、この連
結孔18を通して絶縁基体12と半導体素子15との間に形成
される空隙内に樹脂17を注入する際、非常に小さな径の
注入器を用いる必要が生じ、注入に非常に時間がかかる
と同時に、樹脂17中に添加されているフィラーが注入器
中や連結孔18中で目詰まりを発生させることがあるとい
う問題がある。よって、連結孔18を形成する穴や溝は、
その断面が例えば直径で約50μｍ以上の大きさであるこ
とが好ましい。
【００３４】アンダーフィル材としての樹脂17は、例え
ばエポキシ樹脂等にフィラーとしてシリカ等の粉体を20
〜80重量％添加したものであり、このフィラーの粒径は
３〜25μｍ程度に調整されている。
【００３５】このフィラーの添加量は、20重量％未満で
あると樹脂17の熱膨張係数が大きくなり、絶縁基体12や
半導体素子15の熱膨張係数との差が大きくなるため、樹
脂17に大きな内部応力が発生してクラックが発生しやす
くなる傾向がある。他方、80重量％を超えると、樹脂17
の流動性が悪くなって充填が困難になる傾向がある。
【００３６】従って、フィラーの添加量は20〜80重量％
の範囲とすることが好ましい。
【００３７】また、フィラーの粒径は、３μｍ未満であ
るとフィラーの比表面積が大きくなるため樹脂17の流動
性が悪くなる傾向があり、他方、30μｍを超えるとこの
樹脂17を連結孔18を通して注入する際に連結孔18が目詰
まりを起こして注入がうまくいかなくなる傾向がある。
従って、フィラーの粒径は３〜25μｍの範囲とすること
が好ましい。
【００３８】蓋体21は、配線基板11の絶縁基体12上面に
封止材22により接合され、配線基板11の搭載部に搭載さ
れた半導体素子15を内側に気密封止して収容するもので
あり、この蓋体21は、その内側に連結孔18の半導体素子
15の周辺近傍領域の開口が位置するような寸法および接
合位置でもって接合される。これにより、連結孔18を介
して、あるいは連結孔18に充填された樹脂17を介して樹
脂17が充填された絶縁基体12と半導体素子15との間の空
隙内に外気中の水分等が侵入することがなくなるので、
水分等により導電性接続部材16を腐食させて電気的短絡
や接続不良を発生させたり、半導体素子15と導電性接続
部材16あるいは導電性接続部材16と接続パッド14との接
続不良を発生させたり、樹脂17に変質を生じさせたりす
るといった半導体素子15の搭載不良・動作不良の発生を
防止することができ、半導体素子15の搭載信頼性を高め
ることができるものとなる。
【００３９】これら蓋体21および封止材22には半導体素
子の実装構造の仕様に応じて従来周知の種々の材料・構
造のものを使用すればよい。
【００４０】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
での種々の変更や改良を加えることは何ら差し支えな
い。例えば、上述の例では樹脂17を注入・充填するため
の連結孔18を１ヵ所設けた場合を例に説明したが、この
連結孔18を複数設けたものとしてもよい。
【００４１】
【発明の効果】以上のように、本発明の半導体素子の実
装構造によれば、半導体素子が搭載される配線基板の絶
縁基体の上面で半導体素子の直下領域と周辺近傍領域と
に開口を有する連結孔を設けたことから、この連結孔に
よって半導体素子搭載後に配線基板上面の搭載部と半導
体素子との間に形成される空隙内にアンダーフィル材と
しての樹脂を容易かつ確実に注入・充填することがで
き、従来のように配線基板に搭載した半導体素子の周辺
部よりディスペンサー等の装置を用いて樹脂を注入する
という困難な作業を行なう必要はなく、樹脂の注入時に
配線基板を反転させることなく作業ができ、製造工程を
少なくまたタクトタイムを短くすることが可能となる。
【００４２】また、本発明の半導体素子の実装構造によ
れば、上記の構成に対し、絶縁基体の上面に半導体素子
を内側に収容する蓋体を接合し、連結孔の半導体素子の
周辺近傍領域の開口をその蓋体の内側に位置するように
なしたことから、連結孔を介してあるいは連結孔に充填
された樹脂を介して樹脂が充填された絶縁基体と半導体
素子との空隙内への外気中の水分等の侵入による、導電
性接続部材の腐食やその結果としての電気的短絡や接続
不良の発生・半導体素子と導電性接続部材あるいは導電
性接続部材と接続パッドとの接続不良の発生・樹脂の変
質といった半導体素子の搭載不良・動作不良の発生を防
止することができ、半導体素子搭載の信頼性を高めるこ
とができるものとなる。
【００４３】以上により、本発明によれば、半導体素子
を搭載する配線基板を大型化することなく、半導体素子
と配線基板とを強固に接着するための樹脂を配線基板と
半導体素子との間に形成される空隙内に容易かつ確実に
注入・充填することが可能な半導体素子の実装構造を提
供することができた。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装構造の実施の形態の
一例を示す断面図である。
【図２】本発明の半導体素子の実装構造の実施の形態の
他の例を示す断面図である。
【図３】従来の半導体素子の実装構造の例を示す断面図
である。
【符号の説明】
11・・・・・配線基板 12・・・・・絶縁基体 13・・・・・配線導体 14・・・・・接続パッド 15・・・・・半導体素子 16・・・・・導電性接続部材 17・・・・・樹脂 18・・・・・連結孔 21・・・・・蓋体

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 上面に半導体素子が搭載される搭載部を
    有する絶縁基体と、該絶縁基体に形成された配線導体
    と、前記搭載部に前記配線導体と電気的に接続して形成
    された接続パッドとを有する配線基板に、下面に電極パ
    ッドを有する半導体素子を、前記接続パッドと前記電極
    パッドとを導電性接続部材により接続して搭載するとと
    もに、前記半導体素子と前記搭載部との間に形成される
    空隙内に樹脂を充填して成る半導体素子の実装構造であ
    って、前記配線基板の絶縁基体は、その上面で前記半導
    体素子の直下領域と周辺近傍領域とに開口を有する連結
    孔が設けられていることを特徴とする半導体素子の実装
    構造。
  2. 【請求項２】 前記絶縁基体の上面に前記半導体素子を
    内側に収容する蓋体が接合され、前記連結孔の前記半導
    体素子の周辺近傍領域の開口が前記蓋体の内側に位置す
    るようになしたことを特徴とする請求項１記載の半導体
    素子の実装構造。
JP30169497A 1997-11-04 1997-11-04 半導体素子の実装構造 Pending JPH11145195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30169497A JPH11145195A (ja) 1997-11-04 1997-11-04 半導体素子の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30169497A JPH11145195A (ja) 1997-11-04 1997-11-04 半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JPH11145195A true JPH11145195A (ja) 1999-05-28

Family

ID=17900032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30169497A Pending JPH11145195A (ja) 1997-11-04 1997-11-04 半導体素子の実装構造

Country Status (1)

Country Link
JP (1) JPH11145195A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8371026B2 (en) 2006-06-02 2013-02-12 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic device
JP2013143414A (ja) * 2012-01-10 2013-07-22 Hitachi Ltd 電子回路基板及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8371026B2 (en) 2006-06-02 2013-02-12 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic device
JP2013143414A (ja) * 2012-01-10 2013-07-22 Hitachi Ltd 電子回路基板及び半導体装置

Similar Documents

Publication Publication Date Title
TW533758B (en) Printed wiring substrate and method for manufacturing the same
JPH10223801A (ja) 半導体素子の実装構造
KR20140070584A (ko) 반도체 모듈, 회로기판
JP3492025B2 (ja) 回路基板構造
JPH1126631A (ja) 半導体装置とその製造方法
JPH11145195A (ja) 半導体素子の実装構造
JPH09162229A (ja) 半導体ユニット及びその半導体素子の実装方法
JP2002111188A (ja) 配線基板
JP2002057444A (ja) 配線基板
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP3420469B2 (ja) 配線基板
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2000188362A (ja) 半導体素子の実装構造
JP2003133656A (ja) 半導体素子の実装構造
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造
JPH09260529A (ja) 半導体装置用基板及び半導体装置
JPH09260534A (ja) フリップチップ搭載基板及びそれを用いたｉｃカード
JP3370540B2 (ja) 配線基板
JPH108005A (ja) 異方性導電接着剤
JP3583018B2 (ja) セラミック配線基板
JP2001267734A (ja) 電子部品の実装構造およびこの実装構造に用いられる電子部品構成体
JP2001308498A (ja) 配線基板
JP3464143B2 (ja) 電子部品収納用パッケージ
JPH08340060A (ja) 半導体用パッケージおよび半導体実装モジュール
JP2002353586A (ja) 配線基板およびこれを用いた電子装置