JPH09260534A - フリップチップ搭載基板及びそれを用いたicカード - Google Patents

フリップチップ搭載基板及びそれを用いたicカード

Info

Publication number
JPH09260534A
JPH09260534A JP8064268A JP6426896A JPH09260534A JP H09260534 A JPH09260534 A JP H09260534A JP 8064268 A JP8064268 A JP 8064268A JP 6426896 A JP6426896 A JP 6426896A JP H09260534 A JPH09260534 A JP H09260534A
Authority
JP
Japan
Prior art keywords
chip mounting
card
resin
substrate
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8064268A
Other languages
English (en)
Inventor
Akira Matsuzaki
顕 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8064268A priority Critical patent/JPH09260534A/ja
Publication of JPH09260534A publication Critical patent/JPH09260534A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】 フリップチップ実装のハンダバンプ接続の信
頼性の向上を図り得るフリップチップ搭載基板及びそれ
を用いたICカードを提供する。 【解決手段】 樹脂基板1上の電極2と半導体チップ4
の電極5がハンダバンプ6で接続される。樹脂基板1と
半導体チップ4のギャップには封止樹脂9が充填される
が、この時、樹脂基板1に設けられた空洞(中空)部1
dは封止樹脂の塗布エリアの外側に設けられる。つま
り、封止樹脂9の塗布エリアを取り囲むように、空洞部
1dが設けられる。次に、樹脂フィルム10と表化粧フ
ィルム13が接着シート11,12にて接着されてIC
カードが組立られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フリップチップ搭
載基板に係り、特に、ICカードにおけるフリップチッ
プ搭載基板の構造に関するものである。
【0002】
【従来の技術】近年のICカードの発展はめざましく、
メモリ内蔵、0.76mm厚カードから、カード電卓
と、技術を共有する3mm厚レベルのカードまで幅広い
開発が行われている。この中で、樹脂基板上に半導体を
ベアチップにて実装し、樹脂フレームと樹脂基板を組み
立てることによりカード化する、1.5〜2mm厚クラ
スのカードが、コスト、強度機能のバランスが良く注目
されている。
【0003】以下に上記2mm厚ICカードを例にと
り、従来技術について述べる。樹脂基板、樹脂フレーム
にて構成される2mm厚ICカードにおいて、半導体実
装高、化粧フィルム厚、接着シート厚を考慮すると樹脂
基板厚は1mm前後に設定される。半導体は限られた実
装エリア、実装高から、ベアチップ実装が採用され、ハ
ンダバンプを用いたフリップチップ実装が、最も小スペ
ースにて実装可能な実装方法である。
【0004】図4はかかる従来のICカードの製造工程
断面図である。まず、図4(a)に示すように、樹脂基
板(一般にガラス布基材銅張積層板)1表面には、電極
2が形成され、クリームハンダ3が塗布されている。一
方、半導体チップ4には、電極5が形成され、電極5上
には、メッキ技術によりハンダバンプ6が形成されてい
る。
【0005】ハンダバンプ6と樹脂基板1上の電極2お
よびクリームハンダ3を位置合わせして搭載するが、こ
の時、他の電子部品、例えば本例では、チップ部品7を
チップ部品7のチップ部品電極8と、樹脂基板1上の電
極2および、クリームハンダ3の位置合わせを行い搭載
し、半導体チップ4と共にリフロー炉にて接続する。次
いで、図4(b)に示すように、樹脂基板1上に半導体
チップ4とチップ部品7を搭載し、半導体チップ4と樹
脂基板1のギャップには、接続信頼性向上を目的として
封止樹脂9が充填されている。
【0006】次に、図4(c)に示すように、カード組
立が行われる。すなわち、電子部品を実装した樹脂基板
1に接着シート11及び12を用い、樹脂フレーム10
及び表化粧フィルム13を接着する。このようにして、
図4(d)に示すように、ICカードが組立られる。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た従来のICカードの構造では、図5に示すように、評
価試験及びカード運用時、カードが反った場合、すなわ
ち、樹脂基板1が図のように反った場合、半導体チップ
4の電極5と樹脂基板1の電極2を接続するハンダバン
プ6及び封止樹脂9に亀裂が入り、結果としてバンプ破
断部14が発生し、ICカードの機能を失うことにな
る。言い換えれば、樹脂基板の反りにより、フリップチ
ップ実装のハンダバンプ接続の信頼性が著しく低下して
しまうということになる。
【0008】本発明は、上記問題点を除去し、フリップ
チップ実装のハンダバンプ接続の信頼性の向上を図り得
るフリップチップ搭載基板及びそれを用いたICカード
を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)フリップチップ搭載基板において、チップ実装エ
リア周辺の曲げ強度をチップ実装エリアの曲げ強度より
低く設定するようにしたものである。したがって、フリ
ップチップ搭載基板の反りに起因するハンダバンプ周辺
の基板変形が、反り量に比較して少なくなり、結果とし
て、樹脂基板の反りに対して、フリップチップ実装のハ
ンダバンプ接続の信頼性の向上を図ることができる。
【0010】(2)上記(1)記載のフリップチップ搭
載基板において、前記チップ実装エリア周囲の基板コア
部を中空とするようにしたものである。したがって、チ
ップ実装エリア周囲の中空の基板コア部にて取り囲まれ
たハンダバンプ周辺の変形は少なくなり、従来のような
ハンダバンプ破断部が発生することはなくなる。
【0011】(3)フリップチップ搭載基板において、
チップ実装エリアの曲げ強度をこのチップ実装エリア以
外のエリアの曲げ強度より大きく設定するようにしたも
のである。したがって、チップ実装エリアの曲げ強度が
より高められ、フリップチップ搭載基板の反りに起因す
るハンダバンプ周辺の基板変形が、反り量に比較して少
なくなり、結果として、樹脂基板の反りに対して、フリ
ップチップ実装のハンダバンプ接続の信頼性の向上を図
ることができる。
【0012】(4)上記(3)記載のフリップチップ搭
載基板において、チップ実装エリアの基板コア部を中空
にした後、そこに補強樹脂を注入、硬化させるようにし
たものである。したがって、半導体チップ搭載エリアは
他のエリアと比較し、曲がりにくくなり、ハンダバンプ
周辺の変形は少なくなり、従来のようなハンダバンプ破
断部が発生することはなくなる。
【0013】(5)ICカードにおいて、チップ実装エ
リア周辺の曲げ強度を、チップ実装エリアの曲げ強度よ
り低く設定したフリップチップ搭載基板を内蔵するよう
にしたものである。したがって、樹脂基板の反りが著し
いICカードにおいて、フリップチップ実装のハンダバ
ンプ接続の信頼性の向上を図ることができる。
【0014】(6)ICカードにおいて、チップ実装エ
リアの曲げ強度をこのチップ実装エリア以外のエリアの
曲げ強度より大きく設定したフリップチップ搭載基板を
内蔵するようにしたものである。したがって、樹脂基板
の反りが著しいICカードにおいて、チップ実装エリア
の曲げ強度がより高められ、フリップチップ実装のハン
ダバンプ接続の信頼性の向上を図ることができる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。本発明はフリップチッ
プ搭載基板の反りに対するフリップチップのハンダバン
プ接続部の信頼性確保を目的としたものである。従来の
技術及び問題点では、フリップチップ搭載基板の反りに
対し、厳しい環境であるICカードを例に説明してきた
が、本発明はICカードに限定されるものではなく、フ
リップチップ搭載基板の構造全般に及ぶものである。
【0016】図1は本発明の第1実施例を示すICカー
ドのフリップチップ搭載基板の製造工程断面図、図2は
そのフリップチップ搭載基板の半導体チップと空洞部の
位置関係を示す樹脂基板上にハンダバンプにより搭載さ
れた半導体チップの平面図である。まず、図1(a)に
示すように、樹脂基板は一般にガラス布基材銅張積層板
を用い、FR4両面〜4層が主である。つまり、コア材
1aには空洞部1dが型抜きまたは、ドリル等で設けら
れ、コア材1aを裏面パターン層1b、表面パターン層
1cで挟み、ラミネートした後に、エッチングにより電
極2及びその他のパターンを形成する。
【0017】ガラス布基材銅張積層板は積層する導体の
総数によりプリプレグを挿入し、ラミネートを行うが、
積層数は本発明で限定するものではなく、プリプレグ及
び電極2以外の導体パターンは図示されていない。次
に、図1(b)に示すように、樹脂基板1上の電極2と
半導体チップ4の電極5がハンダバンプ6で接続され
る。樹脂基板1と半導体チップ4のギャップには封止樹
脂9が充填されるが、この時、樹脂基板1に設けられた
空洞(中空)部1dは、封止樹脂9の塗布エリアの外郭
に設けられる。つまり、図2に示すように、封止樹脂9
の塗布エリアを取り囲むように、空洞部1dが設けられ
る。この空洞部1dは、基板の反り易い方向のみに設け
るようにしてよい。したがって、必ずしも、図2に示す
ように、四方向を取り囲む必要はない。
【0018】次に、図1(c)に示すように、樹脂フレ
ーム10と表化粧フィルム13が接着シート11,12
にて接着されてICガードが組立られる。第1実施例の
フリップチップ搭載基板は、図3に示すように、半導体
チップ4が実装済の樹脂基板1が反った場合、空洞部1
dはコア材を満たした他部に比較して、曲げ強度が弱
く、樹脂基板1の反り及び変形が空洞部1dに集中す
る。その結果、空洞部1dにて取り囲まれたハンダバン
プ6周辺の変形は少なくなり、従来のようなハンダバン
プ破断部が発生することはなくなる。
【0019】次に、本発明の第2実施例について説明す
る。本発明の第2実施例をフリップチップ搭載基板の構
造にしぼり、以下に説明する。図6は本発明の第2実施
例を示すフリップチップ搭載基板の製造工程断面図、図
7はそのフリップチップ搭載基板の半導体チップと補強
樹脂を注入する空洞部の位置関係を示す図である。
【0020】まず、図6(a)に示すように、コア材1
aには空洞部1dが設けられ、コア材1aを裏面パター
ン層1b、表面パターン層1cで挟み込み、ラミネート
した後にエッチングにより、電極2およびその他のパタ
ーンを形成する。後に、裏面パターン層1bの任意のポ
イントに注入口1eを、例えばドリルにて開口する。次
に、図6(b)に示すように、注入口1eより補強樹脂
15を注入し、樹脂硬化条件の熱を加え、硬化させる。
【0021】この時、補強樹脂はシリカフィラーを多く
含んだものを用いる。一般に、基板材料及びシリカフィ
ラーを含まないエポキシ樹脂の曲げ弾性率は200〜3
00kg/mm2 であり、シリカフィラーを多く含んだ
電子部品封止用エポキシ樹脂(線膨張率20〜30pp
m)は、1000kg/mm2 もしくは、それ以上の曲
げ弾性率を持っている。
【0022】次に、図6(c)に示すように、樹脂基板
1上の電極2と半導体チップ4の電極5が、ハンダバン
プ6で接続される。樹脂基板1と半導体チップ4のギャ
ップには封止樹脂9が充填されているが、この時、樹脂
基板1内に注入硬化された補強樹脂15のエリアは、封
止樹脂9の塗布エリアと、オーバーラップするものであ
る。
【0023】第2実施例によれば、図7に示すように、
封止樹脂9の塗布エリアより一回り大きな空洞部1dが
設けられ、四方には注入口1eが開けられている。この
注入口1eは、補強樹脂の特にフィラー量によって変化
する粘度により、開口径及び数を調整するものである。
第2実施例のフリップチップ搭載基板によれば、空洞部
1dに注入された、補強樹脂の曲げ弾性率が1000k
g/mm2 もしくは、それ以上あることから、半導体チ
ップ搭載エリアは他のエリアと比較し、曲がり難くな
る。
【0024】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【0025】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、フリップチップ搭
載基板の反りに起因するハンダバンプ周辺の基板の変形
が、反り量に比較して少なくなり、結果として、樹脂基
板の反りに対して、フリップチップ実装のハンダバンプ
接続の信頼性の向上を図ることができる。
【0026】(2)請求項2記載の発明によれば、チッ
プ実装エリア周囲の中空の基板コア部にて取り囲まれた
ハンダバンプ周辺の変形は少なくなり、従来のようなハ
ンダバンプ破断部が発生することはなくなる。 (3)請求項3記載の発明によれば、チップ実装エリア
の曲げ強度がより高められ、フリップチップ搭載基板の
反りに起因するハンダバンプ周辺の基板変形が、反り量
に比較して少なくなり、結果として、樹脂基板の反りに
対して、フリップチップ実装のハンダバンプ接続の信頼
性の向上を図ることができる。
【0027】(4)請求項4記載の発明によれば、半導
体チップ搭載エリアは他のエリアと比較し、曲がりにく
くなり、ハンダバンプ周辺の変形は少なくなり、従来の
ようなハンダバンプ破断部が発生することはなくなる。 (5)請求項5記載の発明によれば、樹脂基板の反りが
著しいICカードにおいて、フリップチップ実装のハン
ダバンプ接続の信頼性の向上を図ることができる。
【0028】(6)請求項6記載の発明によれば、樹脂
基板の反りが著しいICカードにおいて、チップ実装エ
リアの曲げ強度がより高められ、フリップチップ実装の
ハンダバンプ接続の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すICカードのフリッ
プチップ搭載基板の製造工程断面図である。
【図2】本発明の第1実施例を示すICカードをフリッ
プチップ搭載基板の半導体チップと空洞部の位置関係を
示す平面図である。
【図3】本発明の第1実施例を示す半導体チップが実装
された樹脂基板が反った状態を示す断面図である。
【図4】従来のICカードの製造工程断面図である。
【図5】従来のICカードの問題点の説明図である。
【図6】本発明の第2実施例を示すフリップチップ搭載
基板の製造工程断面図である。
【図7】本発明の第2実施例を示すフリップチップ搭載
基板の半導体チップと補強樹脂を注入する空洞部の位置
関係を示す図である。
【符号の説明】
1 樹脂基板 1a コア材 1b 裏面パターン層 1c 表面パターン層 1d 空洞部 1e 注入口 2,5 電極 4 半導体チップ 6 ハンダバンプ 9 封止樹脂 10 樹脂フレーム 11,12 接着シート 13 表化粧フィルム 15 補強樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 フリップチップ搭載基板において、 チップ実装エリア周辺の曲げ強度をチップ実装エリアの
    曲げ強度より低く設定したことを特徴としたフリップチ
    ップ搭載基板。
  2. 【請求項2】 請求項1記載のフリップチップ搭載基板
    において、前記チップ実装エリア周囲の基板コア部を中
    空としたことを特徴としたフリップチップ搭載基板。
  3. 【請求項3】 フリップチップ搭載基板において、 チップ実装エリアの曲げ強度を該チップ実装エリア以外
    のエリアの曲げ強度より大きく設定したことを特徴とす
    るフリップチップ搭載基板。
  4. 【請求項4】 請求項3記載のフリップチップ搭載基板
    において、チップ実装エリアの基板コア部を中空にした
    後、そこに補強樹脂を注入、硬化させたことを特徴とす
    るフリップチップ搭載基板。
  5. 【請求項5】 フリップチップ搭載基板を用いたICカ
    ードにおいて、 チップ実装エリア周辺の曲げ強度を、チップ実装エリア
    の曲げ強度より低く設定したフリップチップ搭載基板を
    内蔵することを特徴とするICカード。
  6. 【請求項6】 フリップチップ搭載基板を用いたICカ
    ードにおいて、 チップ実装エリアの曲げ強度を該チップ実装エリア以外
    のエリアの曲げ強度より大きく設定したフリップチップ
    搭載基板を内蔵することを特徴とするICカード。
JP8064268A 1996-03-21 1996-03-21 フリップチップ搭載基板及びそれを用いたicカード Withdrawn JPH09260534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8064268A JPH09260534A (ja) 1996-03-21 1996-03-21 フリップチップ搭載基板及びそれを用いたicカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8064268A JPH09260534A (ja) 1996-03-21 1996-03-21 フリップチップ搭載基板及びそれを用いたicカード

Publications (1)

Publication Number Publication Date
JPH09260534A true JPH09260534A (ja) 1997-10-03

Family

ID=13253295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8064268A Withdrawn JPH09260534A (ja) 1996-03-21 1996-03-21 フリップチップ搭載基板及びそれを用いたicカード

Country Status (1)

Country Link
JP (1) JPH09260534A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796481B2 (en) * 2000-01-14 2004-09-28 Toray Engineering Co., Ltd. Chip mounting method
JP2009230619A (ja) * 2008-03-25 2009-10-08 Fujitsu Ltd Icタグおよびその製造方法
JPWO2014034197A1 (ja) * 2012-08-29 2016-08-08 日立化成株式会社 コネクタ及びフレキシブル配線板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6796481B2 (en) * 2000-01-14 2004-09-28 Toray Engineering Co., Ltd. Chip mounting method
JP2009230619A (ja) * 2008-03-25 2009-10-08 Fujitsu Ltd Icタグおよびその製造方法
JPWO2014034197A1 (ja) * 2012-08-29 2016-08-08 日立化成株式会社 コネクタ及びフレキシブル配線板
JP2017201708A (ja) * 2012-08-29 2017-11-09 日立化成株式会社 コネクタ及びフレキシブル配線板

Similar Documents

Publication Publication Date Title
JP5018826B2 (ja) 電子デバイスおよびその製造方法
KR100276054B1 (ko) 집적회로칩패키지
KR100194130B1 (ko) 반도체 패키지
US7192801B2 (en) Printed circuit board and fabrication method thereof
JP3863213B2 (ja) 半導体装置
KR100299885B1 (ko) 반도체장치및그의제조방법
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
US8184448B2 (en) Bare chip embedded PCB
US20040021212A1 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal
US20030094685A1 (en) Semiconductor device and module of the same
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP2002270717A (ja) 半導体装置
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
JP2002217514A (ja) マルチチップ半導体装置
KR100363933B1 (ko) 반도체 장치 및 반도체 장치의 제조공정
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JPH11214611A (ja) 半導体装置及びその製造方法
JPH09260534A (ja) フリップチップ搭載基板及びそれを用いたicカード
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
JP2002289735A (ja) 半導体装置
JPH0521701A (ja) 混成集積回路装置
JPH11204692A (ja) 半導体装置
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030603