JP5893975B2 - 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ - Google Patents
積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ Download PDFInfo
- Publication number
- JP5893975B2 JP5893975B2 JP2012064922A JP2012064922A JP5893975B2 JP 5893975 B2 JP5893975 B2 JP 5893975B2 JP 2012064922 A JP2012064922 A JP 2012064922A JP 2012064922 A JP2012064922 A JP 2012064922A JP 5893975 B2 JP5893975 B2 JP 5893975B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- plane
- ceramic
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第1表面電極、前記第2表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板によって達成される。
半導体素子と第1基板とを含んでなる半導体パッケージであって、
前記第1基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第1表面電極、前記第2表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板であり、
前記半導体素子と前記第1基板とが、前記第1表面電極を介して電気的に接続されている、
半導体パッケージによって達成される。
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第1表面電極、前記第2表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板である。
本発明の前記第1の実施態様に係る積層焼結セラミック配線基板であって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
積層焼結セラミック配線基板である。
積層焼結セラミック配線基板である。
本発明の前記第1又は第2の実施態様の何れか1つに係る積層焼結セラミック配線基板であって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
積層焼結セラミック配線基板である。
本発明の前記第3の実施態様に係る積層焼結セラミック配線基板であって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板である。
本発明の前記第3の実施態様に係る積層焼結セラミック配線基板であって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板である。
半導体素子と第1基板とを含んでなる半導体パッケージであって、
前記第1基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第1表面電極、前記第2表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層の熱膨張係数より小さい、
積層焼結セラミック配線基板であり、
前記半導体素子と前記第1基板とが、前記第1表面電極を介して電気的に接続されている、
半導体パッケージである。
本発明の前記第6の実施態様に係る半導体パッケージであって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
半導体パッケージである。
半導体パッケージである。
本発明の前記第6又は第7の実施態様の何れか1つに係る半導体パッケージであって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
半導体パッケージである。
本発明の前記第8の実施態様に係る半導体パッケージであって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
半導体パッケージである。
本発明の前記第8の実施態様に係る半導体パッケージであって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
半導体パッケージである。
本発明の前記第6乃至第10の実施態様の何れか1つに係る半導体パッケージであって、
前記半導体素子が半導体ICチップである、
半導体パッケージである。
本発明の前記第6乃至第11の実施態様の何れか1つに係る半導体パッケージであって、
第2基板を更に含み、
前記第1基板と前記第2基板とが、前記第2表面電極を介して電気的に接続されている、
半導体パッケージである。
本発明の前記第12の実施態様に係る半導体パッケージであって、
前記第2基板の基材が樹脂を含んでなる、
半導体パッケージである。
図1は、前述のように、本発明の1つの実施態様に係る積層焼結セラミック配線基板の主面に垂直な面による断面の構成を表す模式図である。図1において、向かって上方向が第1主面側、下方向が第2主面側である。
(2)評価用サンプル基板の作成
前述のように、図2は、本発明の幾つかの実施態様に係る積層焼結セラミック配線基板における内層配線のオープン不良及びショート不良の発生率と微細面内配線の構成との関係を調べるための評価用サンプル基板の構成を模式的に表す模式図である。本実施例に係る評価用サンプル基板は、前述のゲルキャスト法によって作成した。
上記のように作成された各種評価用サンプル基板につき、上述のオープン不良率の評価を行った。評価用サンプル基板のオープン不良率の測定においては、先ず、各種評価用サンプルを恒温槽に入れ、25℃から125℃まで15分かけて昇温させた後、125℃から−45℃まで30分かけて降温させる。その後、−45℃から25℃まで15分かけて昇温させる温度サイクルを500回繰り返した。その後、個々の評価用サンプル基板において、端子P1と端子P2との間、及び端子N1と端子N2との間の導通状態を検査し、いずれかが導通しないものはオープン不良とした。
評価用サンプル基板の高温高湿信頼性の評価においては、85±2℃の温度及び80〜90%の湿度を有する環境に500時間に亘って個々の評価用サンプル基板を暴露した後の端子P1と端子N1との間、端子P2と端子N2との間の絶縁状態を検査し、これらの端子間の絶縁抵抗が1GΩ(109Ω)以上あるか否かを調べた。上記絶縁抵抗の測定は、例えば、検査対象となる端子間に所定の電圧を印加し、当該端子間における電流の検出の有無を調べることにより行うことができる。
以上のようにして得られた実験例1及び2、並びに比較例1及び2に係る評価用サンプル基板のそれぞれについてのオープン不良率及びショート不良率、並びに高温高湿信頼性についての評価結果を、以下の表2に列挙する。
Claims (13)
- セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第1表面電極、前記第2表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板。 - 請求項1に記載の積層焼結セラミック配線基板であって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
積層焼結セラミック配線基板。 - 請求項1又は2の何れか1項に記載の積層焼結セラミック配線基板であって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
積層焼結セラミック配線基板。 - 請求項3に記載の積層焼結セラミック配線基板であって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板。 - 請求項3に記載の積層焼結セラミック配線基板であって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
積層焼結セラミック配線基板。 - 半導体素子と第1基板とを含んでなる半導体パッケージであって、
前記第1基板が、
セラミックを含んでなる複数の誘電体層からなる基材と、
2つの主面の一方の表面である第1主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第1表面電極と、
2つの主面の他方の表面である第2主面に露出するように配設され、且つ導体を含んでなる、1つ以上の第2表面電極と、
前記基材中に埋設され、且つ導体を含んでなる内層配線と、
を備える積層焼結セラミック配線基板であって、
前記内層配線が、前記第1表面電極の少なくとも一部と前記第2表面電極の少なくとも一部とを電気的に接続し、
前記内層配線が、前記主面に垂直な方向において前記複数の誘電体層の少なくとも1つを貫通して延在する貫通導体、及び前記主面に平行な複数の面内において延在する面内導体を含んでなり、
前記第1表面電極、前記第2表面電極、及び前記面内導体の少なくとも一部が、延在方向に垂直な断面の前記主面に平行な面内における寸法が15μm以下であり、且つ前記主面に平行な面内において隣り合う面内導体の間隔が15μm以下である、微細面内配線として構成されており、
前記複数の誘電体層のうち、前記微細面内配線が埋設されているか又は前記微細面内配線を含む前記主面に平行な面に挟まれている誘電体層を構成するセラミックの熱膨張係数が、前記微細面内配線が埋設されていない誘電体層を構成するセラミックの熱膨張係数より小さい、
積層焼結セラミック配線基板であり、
前記半導体素子と前記第1基板とが、前記第1表面電極を介して電気的に接続されている、
半導体パッケージ。 - 請求項6に記載の半導体パッケージであって、
前記複数の誘電体層において、誘電体層に埋設された導体の体積分率が高い誘電体層ほど、より小さい熱膨張係数を有するセラミックを含んでなる、
半導体パッケージ。 - 請求項6又は7の何れか1項に記載の半導体パッケージであって、
前記導体が、金、銀、及び銅から選ばれる少なくとも1種の金属を含んでなる、
半導体パッケージ。 - 請求項8に記載の半導体パッケージであって、
前記導体が銅を含んでなり、
前記セラミックが、1080℃未満の温度において焼結可能なセラミックである、
半導体パッケージ。 - 請求項8に記載の半導体パッケージであって、
前記導体が銀を含んでなり、
前記セラミックが、960℃未満の温度において焼結可能なセラミックである、
半導体パッケージ。 - 請求項6乃至10の何れか1項に記載の半導体パッケージであって、
前記半導体素子が半導体ICチップである、
半導体パッケージ。 - 請求項6乃至11の何れか1項に記載の半導体パッケージであって、
第2基板を更に含み、
前記第1基板と前記第2基板とが、前記第2表面電極を介して電気的に接続されている、
半導体パッケージ。 - 請求項12に記載の半導体パッケージであって、
前記第2基板の基材が樹脂を含んでなる、
半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064922A JP5893975B2 (ja) | 2012-03-22 | 2012-03-22 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064922A JP5893975B2 (ja) | 2012-03-22 | 2012-03-22 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197440A JP2013197440A (ja) | 2013-09-30 |
JP5893975B2 true JP5893975B2 (ja) | 2016-03-23 |
Family
ID=49395989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064922A Active JP5893975B2 (ja) | 2012-03-22 | 2012-03-22 | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5893975B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368417A (ja) * | 2001-06-11 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | セラミック回路基板の製造方法 |
JP3988533B2 (ja) * | 2002-05-23 | 2007-10-10 | 株式会社村田製作所 | ガラスセラミック組成物、ガラスセラミック、およびセラミック多層基板 |
JP4134693B2 (ja) * | 2002-11-20 | 2008-08-20 | 日立金属株式会社 | セラミック積層基板の製造方法 |
JP2005039232A (ja) * | 2003-06-24 | 2005-02-10 | Ngk Spark Plug Co Ltd | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
-
2012
- 2012-03-22 JP JP2012064922A patent/JP5893975B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013197440A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4954353B1 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP6539992B2 (ja) | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 | |
JP4942862B1 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
US10186479B2 (en) | Semiconductor device, package, and vehicle | |
JP6444269B2 (ja) | 電子部品装置及びその製造方法 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
JP6592977B2 (ja) | 半導体パッケージ基板、半導体パッケージおよびその製造方法 | |
JP2012167008A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP5893975B2 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP6464762B2 (ja) | 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 | |
JP5897944B2 (ja) | 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP5383962B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 | |
JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 | |
JP2013033935A (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
JP6151616B2 (ja) | 電子部品搭載用基板および電子装置 | |
JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JP2005039226A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005039232A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JPH1154532A (ja) | 半導体素子用パッケージ | |
JP2005136043A (ja) | 配線基板及び電気装置 | |
JP2005039231A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141118 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150430 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160225 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5893975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |