JP2002368417A - セラミック回路基板の製造方法 - Google Patents
セラミック回路基板の製造方法Info
- Publication number
- JP2002368417A JP2002368417A JP2001174945A JP2001174945A JP2002368417A JP 2002368417 A JP2002368417 A JP 2002368417A JP 2001174945 A JP2001174945 A JP 2001174945A JP 2001174945 A JP2001174945 A JP 2001174945A JP 2002368417 A JP2002368417 A JP 2002368417A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- ceramic circuit
- pattern
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 多層セラミック回路基板の表層、内層のいず
れの導体パターンも微細化できるようにすると共に、プ
ロセスコストを低減する。 【解決手段】 グリーンシート１１の表面全体に導体ペ
ーストを印刷又は塗布して導体膜１３を形成する。この
後、導体膜１３の表面に、導体パターン１２となる部分
をマスキングする耐ブラスト性のマスクプレート１４を
重ね合わせた状態にセットした後、導体膜１３のうちの
マスクプレート１４の開口部１５から露出する部分、す
なわち導体膜１３のうちの導体パターン１２以外の部分
をブラスト処理により取り除いて導体パターン１２を形
成する。このようにして、各層のグリーンシート１１に
それぞれブラスト処理で導体パターン１２を形成した
後、各層のグリーンシート１１上からマスクプレート１
４を取り外し、各層のグリーンシート１１を積層して焼
成して、多層セラミック回路基板を製造する。
れの導体パターンも微細化できるようにすると共に、プ
ロセスコストを低減する。 【解決手段】 グリーンシート１１の表面全体に導体ペ
ーストを印刷又は塗布して導体膜１３を形成する。この
後、導体膜１３の表面に、導体パターン１２となる部分
をマスキングする耐ブラスト性のマスクプレート１４を
重ね合わせた状態にセットした後、導体膜１３のうちの
マスクプレート１４の開口部１５から露出する部分、す
なわち導体膜１３のうちの導体パターン１２以外の部分
をブラスト処理により取り除いて導体パターン１２を形
成する。このようにして、各層のグリーンシート１１に
それぞれブラスト処理で導体パターン１２を形成した
後、各層のグリーンシート１１上からマスクプレート１
４を取り外し、各層のグリーンシート１１を積層して焼
成して、多層セラミック回路基板を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、ブラスト処理で微
細配線を形成するセラミック回路基板の製造方法に関す
るものである。
細配線を形成するセラミック回路基板の製造方法に関す
るものである。
【０００２】
【従来の技術】一般に、セラミック回路基板の配線パタ
ーンは、スクリーン印刷法により形成されているが、こ
のスクリーン印刷法では、配線パターンの微細化が５０
μｍ程度が限界であり、セラミック回路基板の小型化、
高密度実装化に限界がある。
ーンは、スクリーン印刷法により形成されているが、こ
のスクリーン印刷法では、配線パターンの微細化が５０
μｍ程度が限界であり、セラミック回路基板の小型化、
高密度実装化に限界がある。
【０００３】そこで、線幅５０μｍ以下の微細配線を形
成する場合は、スクリーン印刷法に代えて、フォトリソ
グラフィ法を用いるようにしている。このフォトリソグ
ラフィ法では、セラミック回路基板の表面全体に導体ペ
ーストを印刷又は塗布して導体膜を形成した後、この導
体膜の表面に、配線パターンとなる部分を覆うレジスト
パターンを形成し、その後のエッチング工程で、導体膜
のうちの配線パターン以外の部分をエッチング液で溶解
除去して配線パターンを形成する。或は、感光剤を含む
導体ペーストを用いて、セラミック回路基板の表面全体
に感光性導体膜を形成し、これを露光・現像処理して配
線パターンを形成する方法もある。
成する場合は、スクリーン印刷法に代えて、フォトリソ
グラフィ法を用いるようにしている。このフォトリソグ
ラフィ法では、セラミック回路基板の表面全体に導体ペ
ーストを印刷又は塗布して導体膜を形成した後、この導
体膜の表面に、配線パターンとなる部分を覆うレジスト
パターンを形成し、その後のエッチング工程で、導体膜
のうちの配線パターン以外の部分をエッチング液で溶解
除去して配線パターンを形成する。或は、感光剤を含む
導体ペーストを用いて、セラミック回路基板の表面全体
に感光性導体膜を形成し、これを露光・現像処理して配
線パターンを形成する方法もある。
【０００４】また、近年、特開平３−２８３５８９号公
報、特許第２７９６９３０号公報に示すように、セラミ
ック回路基板の表面にブラスト処理により微細な配線パ
ターンを形成することが提案されている。この方法で
は、セラミック回路基板の表面全体に導体ペーストを印
刷又は塗布して導体膜を形成した後、この導体膜の表面
に、配線パターンとなる部分を覆うブラスト用のレジス
トパターンを露光・現像処理で形成し、その後のブラス
ト処理工程で、導体膜のうちの配線パターン以外の部分
をブラスト処理により取り除いて配線パターンを形成す
る。
報、特許第２７９６９３０号公報に示すように、セラミ
ック回路基板の表面にブラスト処理により微細な配線パ
ターンを形成することが提案されている。この方法で
は、セラミック回路基板の表面全体に導体ペーストを印
刷又は塗布して導体膜を形成した後、この導体膜の表面
に、配線パターンとなる部分を覆うブラスト用のレジス
トパターンを露光・現像処理で形成し、その後のブラス
ト処理工程で、導体膜のうちの配線パターン以外の部分
をブラスト処理により取り除いて配線パターンを形成す
る。
【０００５】
【発明が解決しようとする課題】ところで、現在使用さ
れているセラミック回路基板の大部分は、複数枚のグリ
ーンシートを積層して形成した多層基板であり、基板内
層にも配線パターンを形成するようにしている。しか
し、上述した従来のフォトリソグラフィ法やブラスト法
は、いずれも、焼成後のセラミック回路基板の表面に微
細配線を形成する方法であるため、基板表面の配線パタ
ーンしか形成することができず、基板内層の配線パター
ンは、従来通り、スクリーン印刷法によって形成しなけ
ればならない。このため、基板内層の配線パターンは、
従来通り、線幅５０μｍ程度が限界であり、これによっ
てセラミック回路基板の小型化、高密度実装化が制限さ
れてしまう。
れているセラミック回路基板の大部分は、複数枚のグリ
ーンシートを積層して形成した多層基板であり、基板内
層にも配線パターンを形成するようにしている。しか
し、上述した従来のフォトリソグラフィ法やブラスト法
は、いずれも、焼成後のセラミック回路基板の表面に微
細配線を形成する方法であるため、基板表面の配線パタ
ーンしか形成することができず、基板内層の配線パター
ンは、従来通り、スクリーン印刷法によって形成しなけ
ればならない。このため、基板内層の配線パターンは、
従来通り、線幅５０μｍ程度が限界であり、これによっ
てセラミック回路基板の小型化、高密度実装化が制限さ
れてしまう。
【０００６】また、基板表面に形成した導体膜の表面に
エッチング用又はブラスト用のレジストパターンを形成
する際に、導体膜の表面全体に感光性のレジストを塗布
し（又は感光性のドライフィルムを貼り付け）、これを
露光・現像処理してレジストパターンを形成する必要が
ある。この露光・現像処理は、比較的プロセスコストが
高く、生産コストが高くつくという欠点もある。
エッチング用又はブラスト用のレジストパターンを形成
する際に、導体膜の表面全体に感光性のレジストを塗布
し（又は感光性のドライフィルムを貼り付け）、これを
露光・現像処理してレジストパターンを形成する必要が
ある。この露光・現像処理は、比較的プロセスコストが
高く、生産コストが高くつくという欠点もある。
【０００７】本発明はこれらの欠点を解消するためにな
されたものであり、第１の目的は、多層セラミック回路
基板の表層、内層のいずれの導体パターンも微細化する
ことができ、小型化、高密度実装化の要求に十分に対応
できるようにすることであり、また、第２の目的は、プ
ロセスコストを低減して生産コスト低減の要求を十分に
満たすことができるようにすることである。
されたものであり、第１の目的は、多層セラミック回路
基板の表層、内層のいずれの導体パターンも微細化する
ことができ、小型化、高密度実装化の要求に十分に対応
できるようにすることであり、また、第２の目的は、プ
ロセスコストを低減して生産コスト低減の要求を十分に
満たすことができるようにすることである。
【０００８】
【課題を解決するための手段】本発明のセラミック回路
基板の製造方法は、単層のセラミック回路基板、多層の
セラミック回路基板のいずれにも適用できるものであ
り、セラミックのグリーンシートの表面に導体ペースト
を印刷又は塗布して導体膜を形成する工程と、前記導体
膜のうちの導体パターンとなる部分をマスキングして、
それ以外の部分を露出させた状態でブラスト処理して当
該露出部分を除去して導体パターンを形成する工程と、
前記グリーンシートと前記導体パターンとを同時焼成し
てセラミック回路基板を製造する工程とを含むことを特
徴とするものである。
基板の製造方法は、単層のセラミック回路基板、多層の
セラミック回路基板のいずれにも適用できるものであ
り、セラミックのグリーンシートの表面に導体ペースト
を印刷又は塗布して導体膜を形成する工程と、前記導体
膜のうちの導体パターンとなる部分をマスキングして、
それ以外の部分を露出させた状態でブラスト処理して当
該露出部分を除去して導体パターンを形成する工程と、
前記グリーンシートと前記導体パターンとを同時焼成し
てセラミック回路基板を製造する工程とを含むことを特
徴とするものである。
【０００９】本発明を多層のセラミック回路基板に適用
する場合は、複数枚のグリーンシートにそれぞれブラス
ト処理で導体パターンを形成し、これら複数枚のグリー
ンシートを積層して焼成するようにすれば良い。
する場合は、複数枚のグリーンシートにそれぞれブラス
ト処理で導体パターンを形成し、これら複数枚のグリー
ンシートを積層して焼成するようにすれば良い。
【００１０】本発明の主たる特徴は、グリーンシートの
表面にブラスト処理で導体パターンを形成することであ
り、これによって、多層のセラミック回路基板の内層の
導体パターンもブラスト処理で形成することが可能とな
る。しかも、グリーンシートと導体パターンとを同時焼
成することができ、焼成工程も１回で済む。
表面にブラスト処理で導体パターンを形成することであ
り、これによって、多層のセラミック回路基板の内層の
導体パターンもブラスト処理で形成することが可能とな
る。しかも、グリーンシートと導体パターンとを同時焼
成することができ、焼成工程も１回で済む。
【００１１】本発明は、導体膜のうちの導体パターンと
なる部分をマスキングする手段として、導体膜の表面に
ブラスト用のレジストパターンを形成しても良いが、ブ
ラスト用のレジストパターンの代わりに、導体パターン
に合致する形状のポジパターンが形成されたマスクプレ
ートを用い、このマスクプレートを導体膜の表面に重ね
合わせた状態でブラスト処理するようにしても良い。こ
のようにすれば、マスクプレートを何回も繰り返して使
用できると共に、マスクプレートを導体膜の表面に重ね
合わせるだけで、導体膜のうちの導体パターンとなる部
分をマスキングすることができ、導体膜の表面にブラス
ト用のレジストパターンを形成する必要がない。このた
め、工程数を削減して生産性を向上できると共に、ブラ
スト用のレジストパターンを形成するための露光・現像
という高価なプロセスコストを削減することができる。
なる部分をマスキングする手段として、導体膜の表面に
ブラスト用のレジストパターンを形成しても良いが、ブ
ラスト用のレジストパターンの代わりに、導体パターン
に合致する形状のポジパターンが形成されたマスクプレ
ートを用い、このマスクプレートを導体膜の表面に重ね
合わせた状態でブラスト処理するようにしても良い。こ
のようにすれば、マスクプレートを何回も繰り返して使
用できると共に、マスクプレートを導体膜の表面に重ね
合わせるだけで、導体膜のうちの導体パターンとなる部
分をマスキングすることができ、導体膜の表面にブラス
ト用のレジストパターンを形成する必要がない。このた
め、工程数を削減して生産性を向上できると共に、ブラ
スト用のレジストパターンを形成するための露光・現像
という高価なプロセスコストを削減することができる。
【００１２】
【発明の実施の形態】以下、本発明を多層セラミック回
路基板の製造方法に適用した一実施形態を図１に基づい
て説明する。
路基板の製造方法に適用した一実施形態を図１に基づい
て説明する。
【００１３】本実施形態の多層セラミック回路基板は、
図１（ｆ）に示すように、複数枚のグリーンシート１１
にそれぞれブラスト処理で導体パターン１２を形成し、
これら複数枚のグリーンシート１１を積層して焼成した
ものである。以下、この多層セラミック回路基板の製造
方法を詳細に説明する。
図１（ｆ）に示すように、複数枚のグリーンシート１１
にそれぞれブラスト処理で導体パターン１２を形成し、
これら複数枚のグリーンシート１１を積層して焼成した
ものである。以下、この多層セラミック回路基板の製造
方法を詳細に説明する。
【００１４】まず、セラミックのスラリーをドクターブ
レード法等でテープ成形して、グリーンシート１１を成
形する。使用するセラミックは、８００〜１０００℃で
焼成する低温焼成セラミック、１５００℃以上で焼成す
るアルミナ等の高温焼成セラミックのいずれであっても
良い。低温焼成セラミックとしては、例えばＣａＯ−Ｓ
ｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス：５０〜６５重
量％（好ましくは６０重量％）とアルミナ：５０〜３５
重量％（好ましくは４０重量％）との混合物を用いても
良い。或は、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラスとアルミナとの混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系
ガラスとアルミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2
Ｏ3 系ガラスとアルミナとの混合物、コージェライト系
結晶化ガラス等の８００〜１０００℃で焼成できる低温
焼成セラミックを用いても良い。
レード法等でテープ成形して、グリーンシート１１を成
形する。使用するセラミックは、８００〜１０００℃で
焼成する低温焼成セラミック、１５００℃以上で焼成す
るアルミナ等の高温焼成セラミックのいずれであっても
良い。低温焼成セラミックとしては、例えばＣａＯ−Ｓ
ｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス：５０〜６５重
量％（好ましくは６０重量％）とアルミナ：５０〜３５
重量％（好ましくは４０重量％）との混合物を用いても
良い。或は、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラスとアルミナとの混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系
ガラスとアルミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2
Ｏ3 系ガラスとアルミナとの混合物、コージェライト系
結晶化ガラス等の８００〜１０００℃で焼成できる低温
焼成セラミックを用いても良い。
【００１５】グリーンシート１１の成形後、該グリーン
シート１１を所定サイズに切断すると共に、パンチング
マシーン等で各層のグリーンシート１１の所定位置にビ
アホール（図示せず）を形成する。この後、各層のグリ
ーンシート１１のビアホールに導体ペーストの穴埋め印
刷によりビア導体（図示せず）を充填する。
シート１１を所定サイズに切断すると共に、パンチング
マシーン等で各層のグリーンシート１１の所定位置にビ
アホール（図示せず）を形成する。この後、各層のグリ
ーンシート１１のビアホールに導体ペーストの穴埋め印
刷によりビア導体（図示せず）を充填する。
【００１６】この後、図１（ｂ）に示すように、各層の
グリーンシート１１の表面全体に導体ペーストを印刷又
は塗布して、厚さ３〜２００μｍの導体膜１３を形成す
る。この導体膜１３や上記ビア導体を形成する導体ペー
ストは、グリーンシート１１と同時焼成できる導体ペー
ストを使用する。従って、グリーンシート１１が低温焼
成セラミックで成形されている場合は、例えば、Ａｇ、
Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ
系導体ペースト、或は、Ａｕ系、Ｃｕ系等の低融点金属
のペーストを使用して導体膜１３やビア導体を形成し、
グリーンシート１１がアルミナ等の高温焼成セラミック
で成形されている場合は、１５００℃以上で焼成する
Ｗ、Ｍｏ等の高融点金属のペーストを使用して導体膜１
３やビア導体を形成すれば良い。
グリーンシート１１の表面全体に導体ペーストを印刷又
は塗布して、厚さ３〜２００μｍの導体膜１３を形成す
る。この導体膜１３や上記ビア導体を形成する導体ペー
ストは、グリーンシート１１と同時焼成できる導体ペー
ストを使用する。従って、グリーンシート１１が低温焼
成セラミックで成形されている場合は、例えば、Ａｇ、
Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ
系導体ペースト、或は、Ａｕ系、Ｃｕ系等の低融点金属
のペーストを使用して導体膜１３やビア導体を形成し、
グリーンシート１１がアルミナ等の高温焼成セラミック
で成形されている場合は、１５００℃以上で焼成する
Ｗ、Ｍｏ等の高融点金属のペーストを使用して導体膜１
３やビア導体を形成すれば良い。
【００１７】導体膜１３の形成後、図１（ｃ）に示すよ
うに、導体膜１３の表面にマスクプレート１４を重ね合
わせた状態にセットする。このマスクプレート１４は、
後述するブラスト処理で削り取られない耐ブラスト性の
材料、例えば有機材料、金属、セラミック等で形成され
ている。このマスクプレート１４は導体膜１３のうちの
導体パターン１２となる部分をマスキングするために、
導体パターン１２に合致する形状のポジパターンが形成
されており、導体膜１３のうちの導体パターン１２以外
の部分は、マスクプレート１４の開口部１５から露出さ
れている。
うに、導体膜１３の表面にマスクプレート１４を重ね合
わせた状態にセットする。このマスクプレート１４は、
後述するブラスト処理で削り取られない耐ブラスト性の
材料、例えば有機材料、金属、セラミック等で形成され
ている。このマスクプレート１４は導体膜１３のうちの
導体パターン１２となる部分をマスキングするために、
導体パターン１２に合致する形状のポジパターンが形成
されており、導体膜１３のうちの導体パターン１２以外
の部分は、マスクプレート１４の開口部１５から露出さ
れている。
【００１８】この後、ブラスト処理工程に進み、図１
（ｄ）に示すように、導体膜１３のうちのマスクプレー
ト１４の開口部１５から露出する部分、すなわち導体膜
１３のうちの導体パターン１２以外の部分をブラスト処
理により取り除いて導体パターン１２を形成する。この
ブラスト処理は、ブラストノズル（図示せず）からマス
クプレート１４の開口部１５に向けて微小な研磨材を圧
縮空気によって吹き付けて導体膜１３の不要部分を取り
除く。尚、研磨材としては、例えばガラスビーズ、アル
ミナ粒子等を用いれば良い。
（ｄ）に示すように、導体膜１３のうちのマスクプレー
ト１４の開口部１５から露出する部分、すなわち導体膜
１３のうちの導体パターン１２以外の部分をブラスト処
理により取り除いて導体パターン１２を形成する。この
ブラスト処理は、ブラストノズル（図示せず）からマス
クプレート１４の開口部１５に向けて微小な研磨材を圧
縮空気によって吹き付けて導体膜１３の不要部分を取り
除く。尚、研磨材としては、例えばガラスビーズ、アル
ミナ粒子等を用いれば良い。
【００１９】以上のようにして、各層のグリーンシート
１１にそれぞれブラスト処理で導体パターン１２を形成
した後、図１（ｄ）に示すように、各層のグリーンシー
ト１１上からマスクプレート１４を取り外し、各層のグ
リーンシート１１を積層して熱圧着し、この積層体（生
基板）を該グリーンシート１１の焼結温度で焼成して、
各層のグリーンシート１１と導体パターン１２とビア導
体を同時に焼結し、多層セラミック回路基板を製造す
る。
１１にそれぞれブラスト処理で導体パターン１２を形成
した後、図１（ｄ）に示すように、各層のグリーンシー
ト１１上からマスクプレート１４を取り外し、各層のグ
リーンシート１１を積層して熱圧着し、この積層体（生
基板）を該グリーンシート１１の焼結温度で焼成して、
各層のグリーンシート１１と導体パターン１２とビア導
体を同時に焼結し、多層セラミック回路基板を製造す
る。
【００２０】以上説明した本実施形態では、グリーンシ
ート１１の表面にブラスト処理で導体パターン１２を形
成するようにしたので、多層セラミック回路基板の表層
の導体パターン１２のみならず、内層の導体パターン１
２もブラスト処理で形成することが可能となる。これに
より、多層セラミック回路基板の表層及び内層の導体パ
ターン１２を共に微細化できて、表層及び内層の導体パ
ターン１２の最小の線幅／線間スペース＝５μｍ／５μ
ｍを実現することができ、多層セラミック回路基板の小
型化、高密度実装化の要求にも十分に対応することがで
きる。
ート１１の表面にブラスト処理で導体パターン１２を形
成するようにしたので、多層セラミック回路基板の表層
の導体パターン１２のみならず、内層の導体パターン１
２もブラスト処理で形成することが可能となる。これに
より、多層セラミック回路基板の表層及び内層の導体パ
ターン１２を共に微細化できて、表層及び内層の導体パ
ターン１２の最小の線幅／線間スペース＝５μｍ／５μ
ｍを実現することができ、多層セラミック回路基板の小
型化、高密度実装化の要求にも十分に対応することがで
きる。
【００２１】しかも、グリーンシート１１と導体パター
ン１２等とを同時焼成することができ、焼成工程も１回
で済む。更に、マスクプレート１４を導体膜１３の表面
に重ね合わせた状態でブラスト処理するようにしたの
で、マスクプレート１４を何回も繰り返して使用できる
と共に、マスクプレート１４を導体膜１３の表面に重ね
合わせるだけで、導体膜１３のうちの導体パターン１２
となる部分をマスキングすることができ、導体膜１３の
表面にブラスト用のレジストパターンを形成する必要が
ない。このため、工程数を削減して生産性を向上できる
と共に、ブラスト用のレジストパターンを形成するため
の露光・現像という高価なプロセスコストを削減するこ
とができ、焼成工程が１回で済むことと相俟って、生産
コスト低減の要求を十分に満たすことができる。
ン１２等とを同時焼成することができ、焼成工程も１回
で済む。更に、マスクプレート１４を導体膜１３の表面
に重ね合わせた状態でブラスト処理するようにしたの
で、マスクプレート１４を何回も繰り返して使用できる
と共に、マスクプレート１４を導体膜１３の表面に重ね
合わせるだけで、導体膜１３のうちの導体パターン１２
となる部分をマスキングすることができ、導体膜１３の
表面にブラスト用のレジストパターンを形成する必要が
ない。このため、工程数を削減して生産性を向上できる
と共に、ブラスト用のレジストパターンを形成するため
の露光・現像という高価なプロセスコストを削減するこ
とができ、焼成工程が１回で済むことと相俟って、生産
コスト低減の要求を十分に満たすことができる。
【００２２】但し、本発明は、マスクプレート１４の代
わりに、導体膜１３の表面にブラスト用のレジストパタ
ーンを形成するようにしても良く、この場合でも、前述
した本発明の第１の目的を十分に達成することができ
る。
わりに、導体膜１３の表面にブラスト用のレジストパタ
ーンを形成するようにしても良く、この場合でも、前述
した本発明の第１の目的を十分に達成することができ
る。
【００２３】また、低温焼成セラミックのグリーンシー
トを積層して多層セラミック回路基板を焼成する場合に
は、基板の面方向の焼成収縮を小さくして基板寸法精度
を高めるために、いわゆる拘束焼成法によって低温焼成
セラミック多層回路基板を焼成するようにしても良い。
この拘束焼成法では、低温焼成セラミックのグリーンシ
ート積層体（生基板）の両面に、低温焼成セラミックの
焼結温度（８００〜１０００℃）では焼結しない拘束用
グリーンシート（例えばアルミナグリーンシート）を積
層して圧着し、この状態で、生基板を加圧しながら（又
は加圧しないで）、８００〜１０００℃で焼成した後、
焼成基板の両面から拘束用グリーンシートの残存物をブ
ラスト処理で取り除いて低温焼成セラミック多層回路基
板を製造するものである。この拘束焼成法を用いれば、
多層セラミック回路基板の表層及び内層の導体パターン
の寸法精度を高めることができる。
トを積層して多層セラミック回路基板を焼成する場合に
は、基板の面方向の焼成収縮を小さくして基板寸法精度
を高めるために、いわゆる拘束焼成法によって低温焼成
セラミック多層回路基板を焼成するようにしても良い。
この拘束焼成法では、低温焼成セラミックのグリーンシ
ート積層体（生基板）の両面に、低温焼成セラミックの
焼結温度（８００〜１０００℃）では焼結しない拘束用
グリーンシート（例えばアルミナグリーンシート）を積
層して圧着し、この状態で、生基板を加圧しながら（又
は加圧しないで）、８００〜１０００℃で焼成した後、
焼成基板の両面から拘束用グリーンシートの残存物をブ
ラスト処理で取り除いて低温焼成セラミック多層回路基
板を製造するものである。この拘束焼成法を用いれば、
多層セラミック回路基板の表層及び内層の導体パターン
の寸法精度を高めることができる。
【００２４】その他、本発明は、単層のセラミック回路
基板の製造方法に適用しても良い等、要旨を逸脱しない
範囲内で種々変形して実施できる。
基板の製造方法に適用しても良い等、要旨を逸脱しない
範囲内で種々変形して実施できる。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
のセラミック回路基板の製造方法によれば、グリーンシ
ートの表面にブラスト処理で導体パターンを形成するよ
うにしたので、多層セラミック回路基板の表層、内層の
いずれの導体パターンも微細化することができ、小型
化、高密度実装化の要求に十分に対応できる。
のセラミック回路基板の製造方法によれば、グリーンシ
ートの表面にブラスト処理で導体パターンを形成するよ
うにしたので、多層セラミック回路基板の表層、内層の
いずれの導体パターンも微細化することができ、小型
化、高密度実装化の要求に十分に対応できる。
【００２６】しかも、導体膜のうちの導体パターンとな
る部分をマスキングする手段として、導体パターンに合
致する形状のポジパターンが形成されたマスクプレート
を用いるようにしたので、マスクプレートを何回も繰り
返して使用できると共に、導体膜の表面にブラスト用の
レジストパターンを形成する必要がなく、プロセスコス
トを削減することができて、生産コストの低減の要求を
十分に満たすことができる。
る部分をマスキングする手段として、導体パターンに合
致する形状のポジパターンが形成されたマスクプレート
を用いるようにしたので、マスクプレートを何回も繰り
返して使用できると共に、導体膜の表面にブラスト用の
レジストパターンを形成する必要がなく、プロセスコス
トを削減することができて、生産コストの低減の要求を
十分に満たすことができる。
【図１】本発明の一実施形態における多層セラミック回
路基板の製造方法を説明するための工程図
路基板の製造方法を説明するための工程図
１１…グリーンシート、１２…導体パターン、１３…導
体膜、１４…マスクプレート、１５…開口部。
体膜、１４…マスクプレート、１５…開口部。
Claims (3)
- 【請求項１】 セラミックのグリーンシートの表面に導
体ペーストを印刷又は塗布する工程と、 前記導体膜のうちの導体パターンとなる部分をマスキン
グして、それ以外の部分を露出させた状態でブラスト処
理して当該露出部分を除去して導体パターンを形成する
工程と、 前記グリーンシートと前記導体パターンとを同時焼成し
てセラミック回路基板を製造する工程とを含むことを特
徴とするセラミック回路基板の製造方法。 - 【請求項２】 前記導体膜のうちの導体パターンとなる
部分をマスキングする手段として、該導体パターンに合
致する形状のポジパターンが形成されたマスクプレート
を用い、このマスクプレートを前記導体膜の表面に重ね
合わせた状態でブラスト処理することを特徴とする請求
項１に記載のセラミック回路基板の製造方法。 - 【請求項３】 複数枚のグリーンシートにそれぞれブラ
スト処理で前記導体パターンを形成し、これら複数枚の
グリーンシートを積層して焼成して多層のセラミック回
路基板を製造することを特徴とする請求項１又は２に記
載のセラミック回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174945A JP2002368417A (ja) | 2001-06-11 | 2001-06-11 | セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174945A JP2002368417A (ja) | 2001-06-11 | 2001-06-11 | セラミック回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368417A true JP2002368417A (ja) | 2002-12-20 |
Family
ID=19016158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174945A Withdrawn JP2002368417A (ja) | 2001-06-11 | 2001-06-11 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368417A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278410A (ja) * | 2009-04-30 | 2010-12-09 | Mitsuboshi Belting Ltd | 導体パターンの形成方法及び電子回路基板 |
| JP2013197437A (ja) * | 2012-03-22 | 2013-09-30 | Ngk Insulators Ltd | 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ |
| JP2013197440A (ja) * | 2012-03-22 | 2013-09-30 | Ngk Insulators Ltd | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
-
2001
- 2001-06-11 JP JP2001174945A patent/JP2002368417A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278410A (ja) * | 2009-04-30 | 2010-12-09 | Mitsuboshi Belting Ltd | 導体パターンの形成方法及び電子回路基板 |
| JP2013197437A (ja) * | 2012-03-22 | 2013-09-30 | Ngk Insulators Ltd | 積層焼結セラミックインターポーザ、及び当該積層焼結セラミックインターポーザを含む半導体パッケージ |
| JP2013197440A (ja) * | 2012-03-22 | 2013-09-30 | Ngk Insulators Ltd | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0250842B1 (en) | Imaging process for forming ceramic electronic circuits | |
| JP2002368417A (ja) | セラミック回路基板の製造方法 | |
| JP2009117835A (ja) | 無収縮セラミック基板の製造方法及びこれを用いた無収縮セラミック基板 | |
| JP4044830B2 (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
| JP4061188B2 (ja) | 複合シートの製造方法および積層体の製造方法 | |
| JPH04361559A (ja) | 集積回路用パッケージ | |
| JP2004253771A (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
| JP3231987B2 (ja) | 多層セラミック回路基板の製造方法 | |
| KR100607568B1 (ko) | 이종 유전체를 이용한 다층기판 제조방법 | |
| JP4072046B2 (ja) | 複合シートの製造方法および積層部品の製造方法 | |
| JP2003008216A (ja) | セラミック多層基板の製造方法 | |
| JP2003249755A (ja) | セラミック多層配線基板の製造方法、並びにセラミック多層配線基板 | |
| US20020117746A1 (en) | Composite devices of laminate type and processes | |
| JP4666950B2 (ja) | 複合体及び複合体の製造方法並びに積層部品の製造方法 | |
| JP2004296543A (ja) | 複合シートの製造方法、並びに積層部品の製造方法 | |
| JPH1084184A (ja) | セラミック多層基板の製造方法 | |
| JP2005072500A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
| JP3413880B2 (ja) | 多層セラミック焼結体の製造方法 | |
| JP4196730B2 (ja) | セラミック多層基板の製造方法 | |
| JP2002290040A (ja) | セラミック基板の製造方法 | |
| JP3709453B2 (ja) | セラミックス多層配線基板の製造方法 | |
| JPH11112110A (ja) | 高周波複合回路基板 | |
| JP2005159039A (ja) | 回路形成用積層体および回路基板 | |
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JP2004288938A (ja) | ガラスセラミック基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040614 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |