JP2010278410A - 導体パターンの形成方法及び電子回路基板 - Google Patents

導体パターンの形成方法及び電子回路基板 Download PDF

Info

Publication number
JP2010278410A
JP2010278410A JP2009204448A JP2009204448A JP2010278410A JP 2010278410 A JP2010278410 A JP 2010278410A JP 2009204448 A JP2009204448 A JP 2009204448A JP 2009204448 A JP2009204448 A JP 2009204448A JP 2010278410 A JP2010278410 A JP 2010278410A
Authority
JP
Japan
Prior art keywords
conductor
conductor pattern
film
forming
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009204448A
Other languages
English (en)
Inventor
Koji Kobayashi
広治 小林
Kotaro Kuroda
浩太郎 黒田
Teruhiro Hayashi
耀広 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Belting Ltd
Original Assignee
Mitsuboshi Belting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Belting Ltd filed Critical Mitsuboshi Belting Ltd
Priority to JP2009204448A priority Critical patent/JP2010278410A/ja
Publication of JP2010278410A publication Critical patent/JP2010278410A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】導体パターン間に残渣が残ることを防いで、導体パターン間の絶縁信頼性を向上することができると共に、絶縁性基板の表面の反射率が低下することを防ぐことができる導体パターンの形成方法を提供する。
【解決手段】絶縁性基板1の表面に導体膜2を形成する工程。導体膜2にエッチング処理を施して所定パターンで導体膜2の一部を除去する工程。サンドブラスト処理を施して、導体膜2を除去した部分において絶縁性基板1の表面に残存する導体膜2の残渣2aを除去する工程。これらの工程から導体パターン3を形成する。
【選択図】図1

Description

本発明は、エッチング処理の工程を備えた導体パターンの形成方法及び、この方法で導体パターンを形成した電子回路基板に関するものである。
絶縁性基板の表面に線幅100μm以下の微細な導体パターンを形成する方法として、絶縁性基板の表面に導体膜を形成した後、導体膜にエッチング処理を施して、不要部分をパターン状に除去することによって、絶縁性基板の表面に残る導体膜を導体パターンとして形成する方法が広く知られている。
特許文献1はその一例を示すものであり、絶縁性基板の表面に銅粒子及びガラス粉体を主成分とする導電性ペーストを塗布して焼成することによって、絶縁性基板の表面に導体膜を形成し、導体膜の表面に所定パターンのレジスト膜を形成した後、エッチング処理をして、レジスト膜で覆われていない導体膜を除去することによって、絶縁性基板の表面に残る導体膜で導体パターンを形成するようにしたものである。
特開平6−204645号公報
上記のように絶縁性基板の表面に形成した導体膜にエッチング処理を施すことによって導体パターンを形成するにあたって、導体パターン間の絶縁性は、エッチング処理で除去された導体パターン間のスペースによって確保されている。
しかし、エッチング処理して導体膜のうち導体パターンを形成しない部分を除去するにあたって、導体膜の一部が絶縁性基板の表面に残渣として残存している場合があり、特に導電性ペーストを焼成して形成した導体膜はガラスを含んでいるためにエッチング処理で完全に除去することは難しく、ガラスリッチな部分が残渣として絶縁性基板の表面に残り易い。
そしてこのように、エッチング処理で除去された導体パターン間のスペースにおいて、絶縁性基板の表面に導体膜の残渣が残っていると、この残渣により導体パターンが短絡されるおそれがあり、導体パターン間の絶縁信頼性が低下するという問題を有するものであった。
また、電気回路基板にLEDなどを搭載して照明用途に用いる場合、絶縁性基板による光吸収ロスが問題になるため、絶縁性基板の表面は高反射率を有することが求められる。しかし上記のようにエッチング処理で除去された導体パターン間のスペースにおいて、絶縁性基板の表面に導体膜の残渣が残っていると、この残渣によって絶縁性基板の表面の反射率が低下するという問題を有するものであった。
本発明は上記の点に鑑みてなされたものであり、導体パターン間に残渣が残ることを防ぐことができる導体パターンの形成方法及び電気回路基板を提供することを目的とするものである。
本発明に係る導体パターンの形成方法は、絶縁性基板1の表面に導体膜2を形成する工程、導体膜2にエッチング処理を施して所定パターンで導体膜2の一部を除去する工程、サンドブラスト処理を施して、導体膜2を除去した部分において絶縁性基板1の表面に残存する導体膜2の残渣2aを除去する工程、を具備することを特徴とするものである。
このように、エッチング処理の後にサンドブラスト処理を施すことによって、エッチング処理では除去し難い導体膜2の残渣2aを絶縁性基板1の表面から除去することができるものであり、導体膜2の残渣2aによる影響を排除して、導体パターン3間の絶縁信頼性を向上することができると共に、絶縁性基板1の表面の反射率が低下することを防ぐことができるものである。
また本発明は、上記の導体膜2を形成する工程が、絶縁性基板1に導電性ペーストを塗布した後、加熱して焼成する工程であることを特徴とするものである。
このように導電性ペーストで形成した導体膜2は、エッチング処理するにあたって絶縁性基板1の表面に残渣2aが残り易く、導体パターン3間の絶縁信頼性が低下したり、絶縁性基板1の表面の反射率が低下したりすることが多いが、サンドブラスト処理でこの導体膜2の残渣2aを除去することによって、このような絶縁信頼性や反射率の低下を有効に防ぐことができるものである。
また本発明は、上記の導電性ペーストが、銅、銀、ニッケル、アルミニウムから選ばれる少なくとも一種以上の金属からなる導電性金属粉体と、ガラス粉体と、有機ビヒクルとを含有するものであることを特徴とするものである。
この発明によれば、電気特性に優れた導体パターン3を形成することができるものである。
また本発明は、上記の導電性金属粉体が銅であることを特徴とするものである。
この発明によれば、電気特性に優れた導体パターン3を形成することができるものである。
また本発明は、上記の所定パターンで導体膜2を除去する工程が、導体パターン3として不要となる部分の導体膜2を露出させるようにパターン化されたレジスト膜4で導体膜2を被覆し、露出した導体膜2にエッチング液を作用させる工程であることを特徴とするものである。
この発明によれば、エッチングのパターン精度が高く、微細な導体パターン3を形成することができるものである。
また本発明において、サンドブラスト処理に用いられる投射材は、可視光領域での反射率が90%以上であることを特徴とするものである。
サンドブラスト処理で導体膜2の残渣2aを絶縁性基板1の表面から除去するにあたって、投射材が絶縁性基板1の表面に残っても、投射材は反射率が高いため、絶縁性基板1の表面反射率が低下することはないものである。
また本発明において、サンドブラスト処理の投射材は、シリカ、ジルコニア、アルミナ、ダイヤモンドから選ばれるものであることを特徴とするものである。
これらの投射材は可視光領域での反射率が90%以上であって、絶縁性基板1の表面反射率を低下させることがないものであり、しかも硬度が高く、導体膜2の残渣2aの除去性能が高いと共に、電気絶縁性が高く、絶縁性基板1の表面に残っても絶縁信頼性を低下させることはないものである。
また本発明においてサンドブラスト処理の投射材は、粒子径が1〜50μmであることを特徴とするものである。
投射材の粒子径が1〜50μmの範囲であることによって、適度な衝突エネルギーを得ることができ、絶縁性基板1にダメージを与えたりすることなく、導体膜2の残渣2aを良好に除去することができるものである。
また本発明は、上記の方法で形成された導体パターン3の上に導体メッキ5を施す工程を有することを特徴とするものである。
このように導体パターン3の上に導体メッキ5を施すことによって、導体メッキ5で導体パターン3を保護することができ、導通信頼性の高い回路6を形成することができるものである。
また本発明に係る電子回路基板は、上記の方法で形成された導体パターン3を備えたことを特徴とするものであり、導体パターン3によって形成される回路6間の絶縁信頼性を向上することができるものである。
また本発明において、導体パターン3間に露出する絶縁性基板1の表面は、可視光領域での反射率が90%以上であることを特徴とするものである。
このように導体パターン3間に露出する絶縁性基板1の表面の反射率が高いことによって、照明用途に用いる場合に絶縁性基板による光吸収ロスを小さくすることができるものである。
本発明によれば、エッチング処理の後にサンドブラスト処理を施すことによって、エッチング処理では除去し難い導体膜2の残渣2aを絶縁性基板1の表面から除去することができるものであり、導体パターン3間に導体膜2の残渣2aが残ることを防いで、この残渣2aによる影響を排除することができ、導体パターン3間の絶縁信頼性を向上することができると共に、導体パターン3間に露出する絶縁性基板1の表面の反射率が低下することを防ぐことができるものである。
本発明の実施の形態の一例を示すものであり、(a)乃至(f)は各工程の断面図である。 同上の電子回路基板の一例を示す断面図である。 実施例3における、アルミナ基板の表面の可視光領域での反射率を示すグラフである。
以下、本発明の実施の形態を説明する。
本発明において絶縁性基板1としては、特に限定されるものではないが、耐熱性の高いセラミックス系のものが好ましい。このようなセラミックスとしては、アルミナ、ジルコニア、ベベリア等の酸化物系セラミックス、窒化ケイ素、窒化アルミニウム、炭化ケイ素等の非酸化物系セラミックスを挙げることができる。
また導電性ペーストは、導電性金属粉体と、ガラス粉体と、有機ビヒクルを主成分として含有して調製されたものである。本発明では特有の組成の導電性ペーストに限定されものではなく、電子回路の導体パターンを形成するために従来から使用されている任意の導電性ペーストを用いることができるものであるが、導電性金属粉としては銅、銀、ニッケル、アルミニウムから選ばれるものを用いるのが好ましく、特に銅粉が好ましい。また導電性金属粉体の粒径は、中心粒径0.5〜15μm程度が好ましい。
そしてまず、絶縁性基板1の表面の全面あるいは一部に導電性ペーストを塗布する。導電性ペーストの塗布は、スクリーン印刷、スピンコートなど任意の方法を採用して行なうことができる。このように絶縁性基板1の表面に導電性ペーストを塗布した後、600℃以上の温度で加熱して焼成することによって、図1(a)に示すように、絶縁性基板1の表面に導体膜2を形成することができる。
次に、導体膜2の表面に感光性のレジスト膜4を形成して、導体膜2の表面の全面をレジスト膜4で被覆する。レジスト膜4は、導体膜2の表面にレジスト液を塗布・硬化させたり、ドライフィルムを貼ったりして、形成することができる。そして形成する導体パターン3と逆パターンで光透過部11を形成したフォトマスク12を用い、図1(b)のようにこのフォトマスク12をレジスト膜4の上に重ねると共に紫外線等の光を照射する。光はフォトマスク12の光透過部11のみを透過して光透過部11のパターンでレジスト膜4が部分的に露光される。
そして現像液を用いて現像処理すると、レジスト膜4の露光された部分が溶解除去され、図1(c)のように導体膜2の一部が導体パターン3と逆パターンで露出されることになる。
次に、エッチング液を用いてエッチング処理をすると、エッチング液は導体膜2のうち、レジスト膜4で覆われていず露出されている部分にのみ作用するので、図1(d)のように導体パターン3と逆パターンで導体膜2の一部を溶解除去することができるものであり、絶縁性基板1の上に残った導体膜2で導体パターン3を形成することができるものである。このエッチング液としては、塩化第二鉄や塩化第二銅等の公知のものを用いることができる。
このように導体膜2をエッチング処理して、導体パターン3と逆パターンで導体膜2を除去するにあたって、エッチングによる化学的な作用では導体膜2を絶縁性基板1の表面から完全に除去することは難しく、図1(d)に示すように、導体パターン3間のスペースの箇所において絶縁性基板1の表面に導体膜2の一部が残渣2aとして残存することがある。特に導電性ペーストを用いて形成した導体膜2の場合、導体膜2にはガラスが含まれているので、エッチング処理で完全に除去することは難しく、ガラスリッチな部分が残渣2aとして絶縁性基板1の表面に残り易い。
そこで本発明では、上記のように導体膜2をエッチング処理して導体パターン3を形成した後、サンドブラスト処理を行なうようにしている。サンドブラスト処理は粉状の投射材を噴射して吹き付けることによって行なうものであり、投射材の衝撃作用で図1(e)のように、導体パターン3間のスペースにおいて絶縁性基板1の表面に残存する残渣2aを物理的に除去することができるものである。このようにエッチング処理による化学的な作用では除去できない導体膜2の残渣2aをサンドブラスト処理で完全に除去することができるものであり、導体パターン3間のスペースに導体膜2の残渣2aが残ることによる影響を排除して、導体パターン3間の絶縁信頼性を向上することができるものである。尚、図1(d)のように導体パターン2の上にレジスト膜4を残した状態でサンドブラスト処理をすることによって、投射材が導体パターン3に直接当って傷付けるようなことを防ぐことができるものである。
ここでサンドブラスト処理に用いる投射材としては、表面の反射率が可視光領域(波長380〜780nm)で90%以上のものを用いるのが好ましい。投射材を吹き付ける際に、一部の投射材が絶縁性基板1の表面に食い込んで残る場合がある。このとき、投射材の反射率が低いと、絶縁性基板1の表面に残る投射材で、絶縁性基板1の表面が着色されて反射率が低下するおそれがある。そして、絶縁性基板1の表面にLEDなどを搭載して照明用途に用いる場合、絶縁性基板1の表面の反射率が低いと光吸収ロスが大きくなって照明効率が低下する。これに対して、反射率が90%以上と高い投射材を用いることによって、絶縁性基板1の表面に投射材が残っても、投射材で絶縁性基板1の表面の反射率が低くなることがなくなるものであり、照明用途に用いるにあたって、照明効率が低下するようなことを防ぐことができるものである。投射材の反射率は大きいほど望ましいので、その上限は特に設定されない。
サンドブラスト処理用の投射材として一般に使用されるものを表1に示す。また表1に各投射材の反射率、モース硬度(15段階修正モース硬度)、色を示す。尚、反射率は、(株)島津製作所製紫外可視分光光度計「UV3100PC」を使用し、積分球を用いた拡散反射(0°反射)、リファレンスが硫酸バリウム、の測定方法で測定した数値である。
Figure 2010278410
表1にみられるように、シリカ、ジルコニア、アルミナ、ダイヤモンドはそれぞれ反射率が90%以上であり、これらの粉末をサンドブラスト処理の投射材として用いるのが好ましい。またこれらのシリカ、ジルコニア、アルミナ、ダイヤモンドは硬度が高く、導体膜2の残渣2aを除去する性能が高いものである。しかもこれらはいずれも電気絶縁性が高いものであり、絶縁性基板1の表面に残っても絶縁信頼性を低下させることはないものである。
また、投射材は、粒子径が1〜50μmの範囲のものが好ましい。投射材の粒子径が50μmを超えて大きいと、投射材を吹き当てる際の衝突エネルギーが大きくなり過ぎ、導体パターン3まで磨耗させるおそれがあると共に、絶縁性基板1の表面粗さが大きくなってメッキなど後工程での処理が困難になるおそれがある。逆に投射材の粒子径が1μm未満であると、投射材の衝突エネルギーが小さ過ぎて研削能力が不十分になり、導体膜2の残渣2aの除去が困難になるおそれがある。ここで、本発明において粒子径は、中心粒径(D50)を意味するものであり、レーザー回折散乱式粒度分布測定装置で測定された値である。
上記のようにサンドブラスト処理をした後、レジスト膜4を剥がすことによって、図1(f)のような、絶縁性基板1の表面に導体パターン3からなる回路6を形成した電子回路基板Aを得ることができるものである。
また、この導体パターン3の表面に電解メッキや無電解メッキを行なって、図2のように導体メッキ5を形成することができる。導体メッキ5は、例えばニッケルメッキ及びその上の金メッキの2層から形成することができるものであり、このように導体パターン3の上に導体メッキ5を施すことによって、導体パターン3の酸化を防止することができると共に、配線接続時のハンダ接着性を高めることができるものであり、さらに導体パターン3と導体メッキ5から厚みの厚い回路6を形成することができ、回路6の導通信頼性を高めることができるものである。
ここで、このように導体メッキ5を行なうにあたって、導体パターン3間に導体膜2の残渣2aが残っていると、この残渣2aの表面にもメッキがなされ、このメッキによって導体パターン3間の絶縁性を低下させるおそれがあるが、本発明ではサンドブラスト処理で導体膜2の残渣2aを完全に除去しているので、導体パターン3間の絶縁信頼性を保つことができるものである。
次に、本発明を実施例によって具体的に説明する。
(実施例1)
中心粒径4.5μmの銅粉体を800質量部、ホウケイ酸亜鉛系ガラス粉体を50質量部、アクリル樹脂30質量部をターピネオールとカルビトールの混合溶媒70質量部に溶解した有機ビヒクルを100質量部、混合して三本ロールで混練りすることによって、銅ペーストを調製した。そして、絶縁性基板として96%アルミナ基板を用い、絶縁性基板の表面に銅ペーストをスクリーン印刷した後、窒素雰囲気下900℃で焼成することによって、膜厚50μmの銅導体膜を形成した(図1(a)参照)。
次にこの銅導体膜の上に感光性ドライフィルムを貼り付け、パターン中のライン間距離100μmの櫛形パターンを有するフォトマスクを介して紫外線露光し(図1(b)参照)、アルカリ現像液で現像処理することによって、ドライフィルムに櫛型パターンのスリットを形成した(図1(c)参照)。
次にエッチング液として45℃に温度調整した塩化第二鉄液を用い、エッチング液に浸漬してエッチング処理をすることによって、ドライフィルムの櫛型パターンのスリットに沿って銅導体膜をエッチング除去した(図1(d)参照)。
銅導体膜をエッチング除去された部分は、アルミナ基板の白色ではなく、薄いピンク色に着色していた。触針式膜厚計で同部分を測定したところ、約2.5μm厚の残渣があった。
続いて、サンドブラスト装置として新東ブレーター社製「マイクロブラスターMB1−ML」を用い、投射材として中心粒径17μmのシリコンカーバイトを、噴射圧0.15MPa、ノズル移動速度10m/s、投射回数4回の条件で投射して、サンドブラスト処理を行ない、残渣を除去した(図1(e)参照)。この後、水酸化ナトリウム水溶液を用いてドライフィルムを除去することによって、膜厚50μmの銅の導体パターンを形成した電子回路基板Aを得た(図1(f))。
この後、銅の導体パターンの表面に無電解メッキで厚み4μmのニッケルメッキ、電解メッキで厚み0.25μmの金メッキを施し、銅の導体パターンとメッキからなる回路を形成した(図2参照)。
(実施例2)
絶縁性基板として窒化アルミナ基板を用いるようにした他は、実施例1と同様にして導体パターンを形成した。
(比較例1)
サンドブラスト処理を行なわない他は、実施例1と同様にして導体パターンを形成した。
(比較例2)
サンドブラスト処理を行なわない他は、実施例2と同様にして導体パターンを形成した。
上記の実施例1,2及び比較例1,2で形成した導体パターンについて、導体パターン間の絶縁抵抗を測定した。測定は、超高抵抗微小電流計(アドバンテスト社製)を用い、20℃で500Vを印加した1分後の抵抗値を計測することによって行なった。尚、この絶縁抵抗の測定は、ニッケルメッキと金メッキを施す前と、これらのメッキを施した後に、それぞれ行なった。
また導体パターン間の絶縁性基板の表面について、エネルギー分散型X線分析装置で元素マッピングを行なった。
Figure 2010278410
表2にみられるように、サンドブラスト処理をした実施例1,2では、絶縁抵抗が高く、またCu元素が検出されず、銅の導体層の残渣が残っていないことが確認された。
一方、比較例1,2では銅の導体層の残渣が残っているため、絶縁抵抗が低く、Cu元素が検出されるものであり、また絶縁抵抗はメッキの後にさらに低くなるものであった。
(実施例3)
絶縁性基板としてアルミナ基板を用いた実施例1において、投射材として、中心粒径が7μmのアルミナ粒子(反射率90%以上)と、中心粒径が20μmのSiC(シリコンカーバイト)(反射率20%)を用い、噴射圧0.20MPa投射して、サンドブラスト処理を行なうようにした他は、実施例1と同様にして電子回路基板を得た。
そして、まず銅ペーストをスクリーン印刷する前のアルミナ基板について、表面の可視光領域での反射率を測定し、また中心粒径が7μmのアルミナ粒子を用いてサンドブラスト処理した後の、アルミナ基板の表面の可視光領域での反射率と、中心粒径が20μmのSiCを用いてサンドブラスト処理した後の、アルミナ基板の表面の可視光領域での反射率を測定した。この可視光領域(380〜780nm)での反射率の測定結果を図3に示す。
図3にみられるように、投射材として反射率が20%のSiCを用いてサンドブラスト処理をした場合には、アルミナ基板の表面の反射率が大きく低下したのに対して、投射材として反射率が90%以上のアルミナを用いた場合には、アルミナ基板の表面の反射率は殆ど変化しないものであった。
1 絶縁性基板
2 導体膜
3 導体パターン
4 レジスト膜
5 導体メッキ
6 回路

Claims (11)

  1. 絶縁性基板の表面に導体膜を形成する工程、導体膜にエッチング処理を施して所定パターンで導体膜の一部を除去する工程、サンドブラスト処理を施して、導体膜を除去した部分において絶縁性基板の表面に残存する導体膜の残渣を除去する工程、を具備することを特徴とする導体パターンの形成方法。
  2. 上記の導体膜を形成する工程が、絶縁性基板に導電性ペーストを塗布した後、加熱して焼成する工程であることを特徴とする請求項1に記載の導体パターンの形成方法。
  3. 導電性ペーストが、銅、銀、ニッケル、アルミニウムから選ばれる少なくとも一種以上の金属からなる導電性金属粉体と、ガラス粉体と、有機ビヒクルとを含有するものであることを特徴とする請求項1又は2に記載の導体パターンの形成方法。
  4. 導電性金属粉体が銅であることを特徴とする請求項3に記載の導体パターンの形成方法。
  5. 上記の所定パターンで導体膜を除去する工程が、導体パターンとして不要となる部分の導体膜を露出させるようにパターン化されたレジスト膜で導体膜を被覆し、露出した導体膜にエッチング液を作用させる工程であることを特徴とする請求項1乃至4のいずれかに記載の導体パターンの形成方法。
  6. サンドブラスト処理に用いられる投射材は、可視光領域での反射率が90%以上であることを特徴とする請求項1乃至5のいずれかに記載の導体パターンの形成方法。
  7. サンドブラスト処理の投射材は、シリカ、ジルコニア、アルミナ、ダイヤモンドから選ばれるものであることを特徴とする請求項6に記載の導体パターンの形成方法。
  8. サンドブラスト処理の投射材は、粒子径が1〜50μmであることを特徴とする請求項6又は7に記載の導体パターンの形成方法。
  9. 請求項1乃至5のいずれかに記載の方法で形成された導体パターンの上に導体メッキを施す工程を有することを特徴とする導体パターンの形成方法。
  10. 請求項1乃至9のいずれかに記載の方法で形成された導体パターンを備えたことを特徴とする電子回路基板。
  11. 導体パターン間に露出する絶縁性基板の表面は、可視光領域での反射率が90%以上であることを特徴とする請求項10に記載の電子回路基板。
JP2009204448A 2009-04-30 2009-09-04 導体パターンの形成方法及び電子回路基板 Pending JP2010278410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009204448A JP2010278410A (ja) 2009-04-30 2009-09-04 導体パターンの形成方法及び電子回路基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009110711 2009-04-30
JP2009204448A JP2010278410A (ja) 2009-04-30 2009-09-04 導体パターンの形成方法及び電子回路基板

Publications (1)

Publication Number Publication Date
JP2010278410A true JP2010278410A (ja) 2010-12-09

Family

ID=43425061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009204448A Pending JP2010278410A (ja) 2009-04-30 2009-09-04 導体パターンの形成方法及び電子回路基板

Country Status (1)

Country Link
JP (1) JP2010278410A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015080245A1 (ja) 2013-11-28 2015-06-04 東洋アルミニウム株式会社 回路基板の製造方法および回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204645A (ja) * 1993-01-06 1994-07-22 Sumitomo Metal Ind Ltd セラミックス回路基板の製造方法
JPH0799380A (ja) * 1993-09-29 1995-04-11 Toshiba Corp セラミックス−金属接合体のパターン形成方法
JP2002359453A (ja) * 2001-03-29 2002-12-13 Ngk Insulators Ltd 回路基板及びその製造方法
JP2002368417A (ja) * 2001-06-11 2002-12-20 Sumitomo Metal Electronics Devices Inc セラミック回路基板の製造方法
JP2005183601A (ja) * 2003-12-18 2005-07-07 Furukawa Electric Co Ltd:The 基板前駆体とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204645A (ja) * 1993-01-06 1994-07-22 Sumitomo Metal Ind Ltd セラミックス回路基板の製造方法
JPH0799380A (ja) * 1993-09-29 1995-04-11 Toshiba Corp セラミックス−金属接合体のパターン形成方法
JP2002359453A (ja) * 2001-03-29 2002-12-13 Ngk Insulators Ltd 回路基板及びその製造方法
JP2002368417A (ja) * 2001-06-11 2002-12-20 Sumitomo Metal Electronics Devices Inc セラミック回路基板の製造方法
JP2005183601A (ja) * 2003-12-18 2005-07-07 Furukawa Electric Co Ltd:The 基板前駆体とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015080245A1 (ja) 2013-11-28 2015-06-04 東洋アルミニウム株式会社 回路基板の製造方法および回路基板
CN105766070A (zh) * 2013-11-28 2016-07-13 东洋铝株式会社 电路基板的制造方法以及电路基板
KR20160091921A (ko) 2013-11-28 2016-08-03 도요 알루미늄 가부시키가이샤 회로 기판의 제조 방법 및 회로 기판
JPWO2015080245A1 (ja) * 2013-11-28 2017-03-16 東洋アルミニウム株式会社 回路基板の製造方法および回路基板
TWI634825B (zh) * 2013-11-28 2018-09-01 東洋鋁股份有限公司 Circuit board manufacturing method and circuit board
CN105766070B (zh) * 2013-11-28 2018-12-21 东洋铝株式会社 电路基板的制造方法以及电路基板
US10206287B2 (en) 2013-11-28 2019-02-12 Toyo Aluminium Kabushiki Kaisha Method for manufacturing circuit board and circuit board

Similar Documents

Publication Publication Date Title
JP5431598B2 (ja) メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法
JP4980439B2 (ja) メタライズドセラミック基板の製造方法
WO2013191288A1 (ja) 回路基板およびこれを備える電子装置
JP2000284472A (ja) 感光性絶縁体ペースト及び厚膜多層回路基板
JP2010278410A (ja) 導体パターンの形成方法及び電子回路基板
WO2017056793A1 (ja) 感光性ガラスペースト及び電子部品
JP2000243137A (ja) 感光性絶縁体ペースト及び厚膜多層回路基板
JP5716417B2 (ja) 素子搭載用基板の製造方法
JP3473353B2 (ja) 絶縁体ペースト
JP2015222841A (ja) メタライズドセラミックスビア基板及びその製造方法
JP2006216300A (ja) 絶縁ペーストおよびそれを用いた電子回路部品の製造方法
JP2004055728A (ja) 積層型セラミック電子部品およびその製造方法
JPH06224538A (ja) セラミックス回路基板の製造方法
JP2769598B2 (ja) 導体ペースト
JP2000114691A (ja) 配線回路基板の製造方法
JPH08167768A (ja) 回路パターンの形成方法及びそのペースト
JPH06204645A (ja) セラミックス回路基板の製造方法
JPH10107394A (ja) セラミック配線基板
JPH0722732A (ja) 微細配線の形成方法
JP2005276893A (ja) セラミック多層配線基板の製造方法
JPH09321411A (ja) セラミックス配線基板の製造方法
JPH08133874A (ja) アルミナ基板用導体ペースト
JPH0722737A (ja) 配線パターンの形成方法
JP2009099519A (ja) 配線基板用導体ペーストおよびこれを用いた配線基板の製造方法、ならびに配線基板
JPH11126971A (ja) ガラスセラミックス配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120326

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20130213

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130226

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

A131 Notification of reasons for refusal

Effective date: 20131015

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20131216

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513