JP2000114691A - 配線回路基板の製造方法 - Google Patents
配線回路基板の製造方法Info
- Publication number
- JP2000114691A JP2000114691A JP10285246A JP28524698A JP2000114691A JP 2000114691 A JP2000114691 A JP 2000114691A JP 10285246 A JP10285246 A JP 10285246A JP 28524698 A JP28524698 A JP 28524698A JP 2000114691 A JP2000114691 A JP 2000114691A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- less
- circuit board
- paste
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
Abstract
(57)【要約】
【課題】 高密度実装に求められる４０μm 以下の線幅
のファインラインを安定して形成できる配線回路基板の
製造方法を提供する 【解決手段】 セラミック基板の表面に感光性導体ペー
ストを塗布し、この塗装層上に配線回路パターンを印
刷、露光、現像することにより、前記セラミック基板上
に配線回路を得る配線回路基板の製造方法において、前
記セラミック基板の表面を、ペースト塗布前に、粗さＲ
ａが０．５以下となるよう研磨しておく。
のファインラインを安定して形成できる配線回路基板の
製造方法を提供する 【解決手段】 セラミック基板の表面に感光性導体ペー
ストを塗布し、この塗装層上に配線回路パターンを印
刷、露光、現像することにより、前記セラミック基板上
に配線回路を得る配線回路基板の製造方法において、前
記セラミック基板の表面を、ペースト塗布前に、粗さＲ
ａが０．５以下となるよう研磨しておく。
Description
【０００１】
【発明の属する技術分野】本発明は、線幅４０μm 以下
のファインラインが安定して得られるセラミック基板を
使用する配線回路基板の製造方法に関する。
のファインラインが安定して得られるセラミック基板を
使用する配線回路基板の製造方法に関する。
【０００２】
【従来の技術】セラミック基板を用いた配線回路基板
は、セラミック基板の表面に感光性導体ペーストを塗布
し、この塗装層上に配線回路パターンを印刷、露光、現
像することにより、得られる。
は、セラミック基板の表面に感光性導体ペーストを塗布
し、この塗装層上に配線回路パターンを印刷、露光、現
像することにより、得られる。
【０００３】
【発明が解決しようとする課題】このような配線回路基
板においても、高密度実装の要求から、近時は４０μm
以下のファインラインの形成が必要となってきた。そこ
で、本発明の課題は、このようなファインラインを達成
する配線回路基板の製造方法を提供することにある。
板においても、高密度実装の要求から、近時は４０μm
以下のファインラインの形成が必要となってきた。そこ
で、本発明の課題は、このようなファインラインを達成
する配線回路基板の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明者は、上記課題を
解決するために種々検討を重ね、実験を重ねた結果、セ
ラミック基板はセラミック粒子が焼結して出来ているの
で表面に微細な凹凸を有すること、この凹凸が線幅の微
細化を阻害していること、そこで、セラミック基板の表
面を研磨すれば良いこと、研磨の程度が極めて重要であ
って表面粗さで見て粗さＲａが０．５μm 以下となるよ
うにする必要があることを見出し、本発明を完成した。
解決するために種々検討を重ね、実験を重ねた結果、セ
ラミック基板はセラミック粒子が焼結して出来ているの
で表面に微細な凹凸を有すること、この凹凸が線幅の微
細化を阻害していること、そこで、セラミック基板の表
面を研磨すれば良いこと、研磨の程度が極めて重要であ
って表面粗さで見て粗さＲａが０．５μm 以下となるよ
うにする必要があることを見出し、本発明を完成した。
【０００５】したがって、本発明にかかる配線回路基板
の製造方法は、セラミック基板の表面に感光性導体ペー
ストを塗布し、この塗装層上に配線回路パターンを印
刷、露光、現像することにより、前記セラミック基板上
に配線回路を得る配線回路基板の製造方法において、前
記セラミック基板の表面を、ペースト塗布前に、粗さＲ
ａが０．５以下となるよう研磨しておくことを特徴とす
る。
の製造方法は、セラミック基板の表面に感光性導体ペー
ストを塗布し、この塗装層上に配線回路パターンを印
刷、露光、現像することにより、前記セラミック基板上
に配線回路を得る配線回路基板の製造方法において、前
記セラミック基板の表面を、ペースト塗布前に、粗さＲ
ａが０．５以下となるよう研磨しておくことを特徴とす
る。
【０００６】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて詳しく説明する。本発明にかかる配線回路基板の製
造方法は、セラミック基板表面の研磨工程が加わるほか
は、従来と同様であって、例えば、前記研磨工程に続
き、導体ペースト塗布、露光、現像、焼成の４工程を備
える。
いて詳しく説明する。本発明にかかる配線回路基板の製
造方法は、セラミック基板表面の研磨工程が加わるほか
は、従来と同様であって、例えば、前記研磨工程に続
き、導体ペースト塗布、露光、現像、焼成の４工程を備
える。
【０００７】セラミック基板は、従来と同様に作製され
たものであって、例えば、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ
2 −Ｂ2 Ｏ3 系等で平均粒径０．５〜１．５μｍのガラ
ス粉末４５〜６０重量％と平均粒径１．０〜２．０μｍ
のアルミナ粉末４０〜５５重量％との混合粉に、バイン
ダーとしてポリビニルブチラール樹脂、メタアクリル酸
樹脂等、可塑剤としてフタル酸ジブチル等、溶剤として
トルエン、メチルエチルケトン等を添加し、混練してス
ラリーとし、このスラリーからドクターブレード法等で
厚み０．１〜０．３mmのグリーンシートを得て、これを
縦横１００〜２５０mm×１００〜２５０mmに裁断し、必
要に応じて、内部回路作成を経て、多層に積層し、加圧
したのち、８８０〜９５０℃で５〜１５分間焼成するこ
とにより得られる。
たものであって、例えば、ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ
2 −Ｂ2 Ｏ3 系等で平均粒径０．５〜１．５μｍのガラ
ス粉末４５〜６０重量％と平均粒径１．０〜２．０μｍ
のアルミナ粉末４０〜５５重量％との混合粉に、バイン
ダーとしてポリビニルブチラール樹脂、メタアクリル酸
樹脂等、可塑剤としてフタル酸ジブチル等、溶剤として
トルエン、メチルエチルケトン等を添加し、混練してス
ラリーとし、このスラリーからドクターブレード法等で
厚み０．１〜０．３mmのグリーンシートを得て、これを
縦横１００〜２５０mm×１００〜２５０mmに裁断し、必
要に応じて、内部回路作成を経て、多層に積層し、加圧
したのち、８８０〜９５０℃で５〜１５分間焼成するこ
とにより得られる。
【０００８】その表面粗さは２．５〜５．０Ｒａであ
る。ここに、表面粗さＲａとは、粗さ曲線からその中心
線の方向に測定長さＬの部分を抜き取り、この抜き取り
部分の中心線をＸ軸、縦倍率の方向をＹ軸とし、粗さ曲
線をｙ＝ｆ（ｘ）で表したとき、下記式（１）で与えら
れる値である。
る。ここに、表面粗さＲａとは、粗さ曲線からその中心
線の方向に測定長さＬの部分を抜き取り、この抜き取り
部分の中心線をＸ軸、縦倍率の方向をＹ軸とし、粗さ曲
線をｙ＝ｆ（ｘ）で表したとき、下記式（１）で与えら
れる値である。
【０００９】
【数１】
【００１０】本発明の、ペースト塗布前のセラミック基
板表面の研磨方法は、使用する研磨剤及び研磨装置にお
いては特に限定されないが、例えば、研磨材としてはＡ
ｌ2Ｏ3 、ＳｉＣなどの微粒子（平均粒径０．５〜１０
μｍ）、研磨装置としてはラッピング装置、ポリッシン
グ装置などを用いることができ、表面粗さＲａが０．５
μｍ以下になるように研磨する。
板表面の研磨方法は、使用する研磨剤及び研磨装置にお
いては特に限定されないが、例えば、研磨材としてはＡ
ｌ2Ｏ3 、ＳｉＣなどの微粒子（平均粒径０．５〜１０
μｍ）、研磨装置としてはラッピング装置、ポリッシン
グ装置などを用いることができ、表面粗さＲａが０．５
μｍ以下になるように研磨する。
【００１１】表面研磨された上記セラミック基板に感光
性導体ペーストを塗布する方法は、通常の塗布方法、例
えば、スピンコート法、ロール転写法、スクリーン印刷
法などを用いることができ、この中でも特にスクリーン
印刷法が好ましい。塗布する感光性導体ペーストとして
は、Ａｇ系感光性導体ペースト、Ａｕ系感光性導体ペー
スト、Ｃｕ系感光性導体ペーストなどを用いることがで
きる。塗布後は、８０〜１００°Ｃの温度で乾燥を行
う。
性導体ペーストを塗布する方法は、通常の塗布方法、例
えば、スピンコート法、ロール転写法、スクリーン印刷
法などを用いることができ、この中でも特にスクリーン
印刷法が好ましい。塗布する感光性導体ペーストとして
は、Ａｇ系感光性導体ペースト、Ａｕ系感光性導体ペー
スト、Ｃｕ系感光性導体ペーストなどを用いることがで
きる。塗布後は、８０〜１００°Ｃの温度で乾燥を行
う。
【００１２】続いて、紫外線光（ＵＶ光）を配線回路パ
ターンのフォトマスクを通して上記ペーストに露光す
る。このときの紫外線光の波長は３５０〜４５０ｎｍが
好ましく、露光量は４００〜１２００ｍＪが好ましい。
配線回路パターンが露光された上記基板は、さらに、現
像工程を施されることにより、基板上への配線回路パタ
ーン形成が完了する。用いる現像機としては、通常用い
られているスプレー式現像装置などが挙げられ、現像液
を露光面にスプレーすることにより未露光部を溶解させ
て現像する。現像スプレーのスプレー圧は、０．２〜
０．８ｋｇ／ｃｍ2 の範囲が望ましい。また、現像液と
しては、例えば、０．４〜１．０％の炭酸ナトリウム水
溶液が用いられる。
ターンのフォトマスクを通して上記ペーストに露光す
る。このときの紫外線光の波長は３５０〜４５０ｎｍが
好ましく、露光量は４００〜１２００ｍＪが好ましい。
配線回路パターンが露光された上記基板は、さらに、現
像工程を施されることにより、基板上への配線回路パタ
ーン形成が完了する。用いる現像機としては、通常用い
られているスプレー式現像装置などが挙げられ、現像液
を露光面にスプレーすることにより未露光部を溶解させ
て現像する。現像スプレーのスプレー圧は、０．２〜
０．８ｋｇ／ｃｍ2 の範囲が望ましい。また、現像液と
しては、例えば、０．４〜１．０％の炭酸ナトリウム水
溶液が用いられる。
【００１３】現像後の焼成は７５０−８５０℃の範囲、
好ましくは７８０〜８２０℃の範囲の温度で３〜７分間
の条件で行う。本発明の、感光性ペースト塗布前のセラ
ミック基板表面の研磨において、表面粗さＲａが０．５
μｍよりも大きくなると、形成できる配線回路パターン
のファインラインの線幅は４５μｍ以上となってしま
い、好ましくない。
好ましくは７８０〜８２０℃の範囲の温度で３〜７分間
の条件で行う。本発明の、感光性ペースト塗布前のセラ
ミック基板表面の研磨において、表面粗さＲａが０．５
μｍよりも大きくなると、形成できる配線回路パターン
のファインラインの線幅は４５μｍ以上となってしま
い、好ましくない。
【００１４】
【実施例】以下、実施例および比較例により、本発明を
さらに詳細に説明するが、本発明はこれらにより何ら限
定されるものではない。 ［実施例］Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 −ＰｂＯ系
ガラスセラミック基板の表面を、研磨材ＷＡ−＃２００
０またはポリプラ７００（不二見研磨材工業社製、平均
粒径１．０〜７．０μｍ）を備えた研磨装置（ラッピン
グ装置９Ｂ−５Ｌ−IVまたはポリッシング装置９Ｂ−５
Ｐ−IV、スピードファム社製）で研磨し、表面粗さＲａ
を０．５μｍとした。この研磨済みセラミック基板表面
に、感光性導体ペースト（Ａｇ／Ｐｔ感光性導体ペース
トＫ３７１４、デュポン社製）をスクリーン印刷により
塗布し、８０°Ｃで乾燥を行った。続いて、配線回路パ
ターンのフォトマスクを通して、波長３６５ｎｍ、露光
量７２０ｍＪの紫外線光（ＵＶ光）を上記ペーストに露
光した。次に、現像機ＳＬ−４００（進和工業社製）を
用いて、配線回路パターンが露光された上記基板の露光
面に、スプレー圧０．６ｋｇ／ｃｍ2 で現像液（０．４
％炭酸ナトリウム水溶液）をスプレーすることにより未
露光部を溶解させて現像した。最後に、８５５°Ｃの温
度で５分間焼成を行ったところ、基板上のファインライ
ンは１０μｍの線幅のものまで形成でき、さらにライン
間のショートや断線は見られなかった。 ［比較例］セラミック基板の表面を、表面粗さＲａが２
μｍとなるように研磨した以外は、上記実施例と同様の
工程を行ったところ、焼成後の基板上のファインライン
は５０μｍの線幅のものまでしか形成できず、さらにラ
イン間のショートや断線が多く見られた。
さらに詳細に説明するが、本発明はこれらにより何ら限
定されるものではない。 ［実施例］Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 −ＰｂＯ系
ガラスセラミック基板の表面を、研磨材ＷＡ−＃２００
０またはポリプラ７００（不二見研磨材工業社製、平均
粒径１．０〜７．０μｍ）を備えた研磨装置（ラッピン
グ装置９Ｂ−５Ｌ−IVまたはポリッシング装置９Ｂ−５
Ｐ−IV、スピードファム社製）で研磨し、表面粗さＲａ
を０．５μｍとした。この研磨済みセラミック基板表面
に、感光性導体ペースト（Ａｇ／Ｐｔ感光性導体ペース
トＫ３７１４、デュポン社製）をスクリーン印刷により
塗布し、８０°Ｃで乾燥を行った。続いて、配線回路パ
ターンのフォトマスクを通して、波長３６５ｎｍ、露光
量７２０ｍＪの紫外線光（ＵＶ光）を上記ペーストに露
光した。次に、現像機ＳＬ−４００（進和工業社製）を
用いて、配線回路パターンが露光された上記基板の露光
面に、スプレー圧０．６ｋｇ／ｃｍ2 で現像液（０．４
％炭酸ナトリウム水溶液）をスプレーすることにより未
露光部を溶解させて現像した。最後に、８５５°Ｃの温
度で５分間焼成を行ったところ、基板上のファインライ
ンは１０μｍの線幅のものまで形成でき、さらにライン
間のショートや断線は見られなかった。 ［比較例］セラミック基板の表面を、表面粗さＲａが２
μｍとなるように研磨した以外は、上記実施例と同様の
工程を行ったところ、焼成後の基板上のファインライン
は５０μｍの線幅のものまでしか形成できず、さらにラ
イン間のショートや断線が多く見られた。
【００１５】
【発明の効果】本発明にかかる配線回路基板の製造方法
によれば、セラミック基板上に線幅４０μm 以下のファ
インラインが欠陥なく安定して得られ、高密度・高精度
の回路基板を得ることが出来る。
によれば、セラミック基板上に線幅４０μm 以下のファ
インラインが欠陥なく安定して得られ、高密度・高精度
の回路基板を得ることが出来る。
Claims (1)
- 【請求項１】セラミック基板の表面に感光性導体ペース
トを塗布し、この塗装層上に配線回路パターンを印刷、
露光、現像することにより、前記セラミック基板上に配
線回路を得る配線回路基板の製造方法において、前記セ
ラミック基板の表面を、ペースト塗布前に、粗さＲａが
０．５以下となるよう研磨しておくことを特徴とする、
配線回路基板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10285246A JP2000114691A (ja) | 1998-10-07 | 1998-10-07 | 配線回路基板の製造方法 |
| TW088116532A TW443082B (en) | 1998-10-07 | 1999-09-27 | Manufacturing method of wiring circuit board, and wiring circuit board |
| EP99970262A EP1038418A1 (en) | 1998-10-07 | 1999-10-07 | Manufacturing method of wiring circuit board, and wiring circuit board |
| IDW20001076A ID24661A (id) | 1998-10-07 | 1999-10-07 | Metoda pembuatan papan sirkuit jalinan kawat dan papan sirkuit jalinan kawat |
| CN99801769A CN1287771A (zh) | 1998-10-07 | 1999-10-07 | 布线电路板的制造方法和布线电路板 |
| KR1020007006016A KR20010032727A (ko) | 1998-10-07 | 1999-10-07 | 배선 회로 기판의 제조 방법 및 배선 회로 기판 |
| PCT/JP1999/005531 WO2000021345A1 (en) | 1998-10-07 | 1999-10-07 | Manufacturing method of wiring circuit board, and wiring circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10285246A JP2000114691A (ja) | 1998-10-07 | 1998-10-07 | 配線回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114691A true JP2000114691A (ja) | 2000-04-21 |
Family
ID=17689016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10285246A Pending JP2000114691A (ja) | 1998-10-07 | 1998-10-07 | 配線回路基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1038418A1 (ja) |
| JP (1) | JP2000114691A (ja) |
| KR (1) | KR20010032727A (ja) |
| CN (1) | CN1287771A (ja) |
| ID (1) | ID24661A (ja) |
| TW (1) | TW443082B (ja) |
| WO (1) | WO2000021345A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003103352A1 (ja) | 2002-06-04 | 2003-12-11 | 住友電気工業株式会社 | プリント配線用基板、プリント配線板およびこれらの製造方法 |
| KR100593946B1 (ko) * | 2004-12-22 | 2006-06-30 | 전자부품연구원 | 적층 세라믹 소자의 제조 방법 |
| CN102271456B (zh) * | 2011-07-13 | 2013-05-01 | 东北大学 | 一种导热陶瓷基印刷电路板及其制备方法 |
| CN105073407B (zh) * | 2013-03-29 | 2017-01-11 | 凸版资讯股份有限公司 | 层叠体及电路基板 |
| CN103325675A (zh) * | 2013-05-30 | 2013-09-25 | 深圳顺络电子股份有限公司 | 一种窄线宽电极的电子元件制造方法 |
| CN110896590A (zh) * | 2018-09-13 | 2020-03-20 | 欣兴电子股份有限公司 | 线路基板及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3982941A (en) * | 1973-05-07 | 1976-09-28 | E. I. Du Pont De Nemours & Company | Photopolymerizable paste compositions and their use |
| JPS63308803A (ja) * | 1987-01-09 | 1988-12-16 | Hitachi Ltd | 導電ペーストおよびそれを用いた電子回路部品並びにその製法 |
| US4963701A (en) * | 1988-01-25 | 1990-10-16 | Kabushiki Kaisha Toshiba | Circuit board |
-
1998
- 1998-10-07 JP JP10285246A patent/JP2000114691A/ja active Pending
-
1999
- 1999-09-27 TW TW088116532A patent/TW443082B/zh not_active IP Right Cessation
- 1999-10-07 WO PCT/JP1999/005531 patent/WO2000021345A1/en not_active Application Discontinuation
- 1999-10-07 ID IDW20001076A patent/ID24661A/id unknown
- 1999-10-07 KR KR1020007006016A patent/KR20010032727A/ko not_active Application Discontinuation
- 1999-10-07 CN CN99801769A patent/CN1287771A/zh active Pending
- 1999-10-07 EP EP99970262A patent/EP1038418A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| TW443082B (en) | 2001-06-23 |
| KR20010032727A (ko) | 2001-04-25 |
| CN1287771A (zh) | 2001-03-14 |
| ID24661A (id) | 2000-07-27 |
| EP1038418A1 (en) | 2000-09-27 |
| WO2000021345A1 (en) | 2000-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653135A (ja) | 有機高分子膜にパタンを作成する方法 | |
| JPH03228861A (ja) | 改良されたペースト組成物 | |
| JP2005235760A (ja) | 感光性導電組成物 | |
| JP3825746B2 (ja) | 厚膜回路パターニング方法 | |
| JP2000114691A (ja) | 配線回路基板の製造方法 | |
| JPS6052579B2 (ja) | ポジ型フオトレジストの密着露光方法 | |
| JPH02165540A (ja) | プラズマディスプレイパネル用の障壁形成法 | |
| JP2009076233A (ja) | パターン形成方法およびそれを用いた回路材料の製造方法 | |
| JP2004134749A (ja) | 半導体ウェーハの表面を平坦化する方法 | |
| JPH0794848A (ja) | 導体層パターンの形成方法 | |
| JP3894594B2 (ja) | 厚膜パターン形成方法 | |
| KR20100041009A (ko) | 플라즈마 디스플레이 패널의 전극 형성 방법 | |
| JPH10242620A (ja) | セラミックス配線基板の製造方法 | |
| JPH1040808A (ja) | 厚膜パターン形成方法 | |
| JPH07336020A (ja) | 導体パターンの形成方法 | |
| JPH11154782A (ja) | 厚膜配線の形成方法 | |
| JPH0797697B2 (ja) | 回路基板の製造方法 | |
| JPS6364920B2 (ja) | ||
| JP4002013B2 (ja) | ディスプレイパネル用基板の製造方法 | |
| TWI251864B (en) | Production process for semiconductor apparatus | |
| JPH0929639A (ja) | 厚膜パターン形成方法 | |
| JP2003313081A (ja) | セラミック積層グリーンシート及びその上へのパターン形成方法 | |
| JP5531838B2 (ja) | 感光性ペースト、抵抗体パターンの製造方法 | |
| JP2006327922A (ja) | 無機材料組成物、無機膜およびプラズマディスプレイパネル用隔壁部材 | |
| JPS62247587A (ja) | セラミツク基板の製造方法 |