KR100593946B1 - 적층 세라믹 소자의 제조 방법 - Google Patents

적층 세라믹 소자의 제조 방법 Download PDF

Info

Publication number
KR100593946B1
KR100593946B1 KR1020040110507A KR20040110507A KR100593946B1 KR 100593946 B1 KR100593946 B1 KR 100593946B1 KR 1020040110507 A KR1020040110507 A KR 1020040110507A KR 20040110507 A KR20040110507 A KR 20040110507A KR 100593946 B1 KR100593946 B1 KR 100593946B1
Authority
KR
South Korea
Prior art keywords
paste film
conductive paste
device structure
sintering
shrinkage
Prior art date
Application number
KR1020040110507A
Other languages
English (en)
Other versions
KR20060071987A (ko
Inventor
조현민
방규석
강남기
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020040110507A priority Critical patent/KR100593946B1/ko
Publication of KR20060071987A publication Critical patent/KR20060071987A/ko
Application granted granted Critical
Publication of KR100593946B1 publication Critical patent/KR100593946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Abstract

본 발명은 적층 세라믹 소자의 제조 방법에 관한 것으로, 소결(Sintering)된 도전성 페이스트막을 억제층(Constraining layer)으로 이용하여, 적층된 세라믹 기판으로 이루어진 소자 구조물의 X-Y방향으로 수축을 방지하고, 종래 기술과 같은 연마 공정이 불필요하고, 소자 구조물의 두께를 얇게 할 수 있으며, 정밀한 전극 패턴을 형성할 수 있는 효과가 있다.
소결, 세라믹, 수축, 억제, 패턴

Description

적층 세라믹 소자의 제조 방법 { Method for fabricating stacked ceramic device }
도 1은 종래 기술에 따른 세라믹 소자의 X-Y 방향의 수축을 억제하는 방법을 설명하기 위한 개략적인 단면도
도 2a와 2b는 또 다른 종래 기술에 따른 적층 세라믹 소자의 X-Y 방향의 수축을 억제하는 방법을 설명하기 위한 개략적인 단면도
도 3은 본 발명에 따른 적층 세라믹 소자의 제조 공정 흐름도
도 4는 본 발명에 따라 도전성 페이스트막과 세라믹 기판이 온도에 따라 소결되는 정도를 측정한 그래프
<도면의 주요부분에 대한 부호의 설명>
10 : 구조물 11a,11b,21b : 억제층
21a : 제 1 LTCC층 21b : 제 2 LTCC층
21,22,23,24 : 세라믹 그린 시트
본 발명은 적층 세라믹 소자의 제조 방법에 관한 것으로, 보다 상세하게는 소결된 도전성 페이스트막을 억제층(Constraining layer)으로 이용하여, 적층된 세라믹 기판으로 이루어진 소자 구조물의 X-Y방향으로 수축을 방지하고, 종래 기술과 같은 연마 공정이 불필요하고, 소자 구조물의 두께를 얇게 할 수 있으며, 정밀한 전극 패턴을 형성할 수 있는 적층 세라믹 소자의 제조 방법에 관한 것이다.
일반적인 세라믹 기판의 소결(Sintering)이란 분말 성형체(Powder compact)가 가열에 의해 조립화(粗粒化, coarsening) 또는 치밀화(緻密化, densification)를 이루는 과정을 말한다.
소결은 세라믹 부품을 제작하는데 반드시 필요한 공정으로 밀도 및 기계적 강도가 증가하고 전기적인 특성 등 원하는 특성을 소결 공정을 통해 비로소 얻을 수 있게 된다.
세라믹 분말들은 고온으로 가열되는 중에 서로 주변으로부터의 억제 효과가 없을 경우 X, Y, Z 방향, 즉 모든 방향으로 수축이 일어나게 된다.
즉, 부피가 전체적으로 줄어드는 것이다.
이러한 세라믹 분말과 유리 분말이 혼합되어 있는 형태인 LTCC(Low Temperature Co-fired Ceramics) 기판의 경우 소결현상에 의한 수축률은 약 X-Y 방향으로 7~20%, Z 방향으로 20~30% 이며, 이 값은 분말 성형체의 밀도 및 가열 온도 변화에 따라서 편차를 보이게 된다.
일반적으로 편차는 약 ±0.3~0.5% 정도이며, 제조 조건에 따라서 크게 달라지는 것으로 알려져 있다.
이 중에서 다른 부품들을 실장하여야 하는 기판으로서의 특성상 X-Y 방향의 수축률은 편차를 최소화하는 것이 중요하다.
현재의 소결 방법에 의한 수축률 편차로서는 BGA(Ball Grid Array)를 사용하는 반도체 칩을 실장하는 경우 볼 피치(Ball Pitch)에 정확히 맞추는 것은 불가능 하다.
또한, 세라믹 기판의 수축률과 기판에 사용되는 금속 패턴의 경우도 수축률의 편차가 존재하여 패턴의 폭을 기판 전 영역에 걸쳐 정확히 제작하는 것 역시 불가능하다.
표 1은 일반적인 LTCC 기판에서의 금속 패턴 수축률과 기판의 X-Y 수축률을 표로 나타낸 것이다.
대상 비아(Via) 존재 비아(Via) 무존재
큰 금속 패턴(＞1㎜) 수축률 8.5% 10.9%
작은 금속 패턴(＜0.3㎜) 수축률 11.6% 16.9%
기판 전체 X-Y 수축률 8.5%
상기 표 1에서 볼 수 있듯이 패턴의 수축률은 패턴 내부에 비아 존재 유무 및 패턴의 크기에 따라서 다양한 수축률 변화를 보여주고 있음을 알 수 있다.
그러므로, 원하는 정확한 크기의 패턴을 제작하기 위해서는 1회의 제작으로는 불가능하며, 먼저 1회 제작한 패턴의 크기를 측정하고 수축률을 계산한 뒤, 다시 수축률에 맞게 전체 금속 패턴을 다시 설계해야만 하는 번거로움이 있게 된다.
또한, 여기서 발생하는 수축률의 편차는 기판 수축률에 비해서 더 커지는 경우도 상당히 존재한다.
전술된 자유 소결(Free Sintering)에서 존재하는 상기와 같은 문제점을 해결하기 위한 방법으로, X-Y 방향의 수축을 최대한 억제하는 몇가지 해결책이 특허로서 개시되었다.
먼저, 미국 특허(US 5,254,191호)에서는 도 1에 도시된 바와 같이, 금속 패턴이 형성된 세라믹 기판을 적층하고, 이 적층된 구조물(10) 상, 하부에 소결이 일어나지 않는 알루미나(Al2O3)로 이루어진 억제층(Constraining layer)(11a,11b)을 형성한 다음, 소결하였다.
이 경우, 상기 구조물(10)의 소결온도는 850℃이고, 억제층(11a,11b)의 소결온도는 850℃ 보다 높은 1500℃이므로, 억제층(11a,11b)은 소결되지 않고 구조물(10)만 소결됨으로, 구조물(10)의 X-Y 방향으로 소결되는 것을 억제할 수 있는 것이다.
상기 억제층(11a,11b)은 희생층(Sacrificial layer)이라고도 불리며, 이는 소결이 완료된 후에는 억제층을 제거하고 소결된 기판만을 이용하기 때문이다.
여기서, 상기 억제층(11a,11b)의 제거는 깨끗하게 마무리 손질을 하기 위해 모래를 압축공기로 뿜어대는 샌드블라스트(Sand Blast) 또는 연마제를 이용하여 갈아내는 래핑(Lapping) 등의 방법으로 이루어진다.
이 때, 상기 억제층이 제거되면서 소결된 구조물의 상, 하부 표면도 일부 제 거되므로 소결된 구조물의 상, 하부 표면에 형성된 금속 패턴 또한 제거되므로, 이 방법을 사용하면 구조물을 소결시키고 억제층을 제거시킨 후, 상, 하부에 금속 패턴을 추가로 형성하는 단점이 있다.
그리고, 금속 패턴을 후소결을 수행하여야 하는데, 이러한 후소결에서 수축률 편차는 여전히 존재하여 정밀한 전극 패턴을 형성할 수가 없다.
또한, 다른 방법으로, 미국 공개 특허(US 2003/0087136호)에는 도 2a와 같이, 제 1 LTCC층(21a), 억제층(21b)과 제 2 LTCC층(21b)이 순차적으로 적층되어 이루어진 세라믹 그린 시트(21)를 제조하고, 이 세라믹 그린 시트들(21,22,23,24)을 도 2b와 같이, 적층하여 소자를 제작하였다.
상기의 방법에서는 소자를 제작하기 위하여 낱개의 세라믹 그린 시트를 만들기 위하여, 상기 미국 특허(US 5,254,191호)와는 달리 자체적으로 X-Y 소결 억제 효과가 나타나도록 한 것이다.
이 방법의 특징은 시트 하나가 2~3층으로 이루어져 있고, 억제층에는 웨팅 에이전트(Wetting agent)가 포함되어 있어, 소결시 형성된 다공을 웨팅 에이전트가 채워져 치밀화가 이루어지므로, 시트의 두께를 크게 낮출 수 없다는 단점을 가지고 있다.
한편, 일반적인 LTCC용 그린시트의 두께가 50 um 내외인 것에 비해, 상기 시트는 100 um 이상의 두께를 가지고 있다.
따라서, 금속 패턴 각 층의 두께가 두껍게 되므로 전체 소자의 두께가 두껍게 되며, 억제층의 특성에 맞는 웨팅 에이전트를 사용하여 시트를 제조하여야 하므 로, 각 LTCC 조성에 맞는 억제층 및 웨팅 에이전트를 개발하여야 하는 범용성의 문제점을 가지고 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 세라믹 기판의 소결 온도보다는 낮은 온도에서 수축을 완료할 수 있는 도전성 페이스트막을 사용하여, 도전성 페이스트막이 소결된 후, 세라믹 기판으로 이루어진 소자 구조물의 소결이 완료되게 함으로서, 소자 구조물이 수축하는 동안 소결된 도전성 페이스트막이 억제층의 역할을 수행하여 소자 구조물이 X,Y 방향으로의 수축이 발생되지 않도록 하는 적층 세라믹 소자의 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 적층된 세라믹 기판으로 이루어진 소자 구조물의 억제층으로 사용되는 소결된 전도성 페이스트를 소결후, 패터닝하여 전극으로 형성함으로써, 정밀한 전극 패턴을 형성할 수 있는 적층 세라믹 소자의 제조 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 복수개의 세라믹 기판을 적층하여 소자 구조물을 형성하는 단계와;
상기 소자 구조물의 상, 하부에 전도성 페이스트막을 형성하는 단계와;
상기 전도성 페이스트막이 형성된 소자 구조물을 소결(Sintering)하는 단계와;
상기 소자 구조물의 외부 전극 단자를 형성하기 위하여, 상기 소자 구조물의 상, 하부에 형성된 전도성 페이스트막을 사진 식각 공정을 수행하여 패터닝하는 단계로 구성된 적층 세라믹 소자의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 적층 세라믹 소자의 제조 공정 흐름도로서, 먼저, 복수개의 세라믹 기판을 적층하여 소자 구조물을 형성한다.(S10단계)
여기서, 밴드 패스 필터(Band Pass Filter, BPF)와 같은 소자를 세라믹 기판을 적층하여 제작하기 위하여, 소자 구조물에는 인덕터(Inductor), 캐패시터(Capacitor) 등을 내장하고 있고, 다층의 세라믹 기판을 전기적으로 연결시키기 위한 비아(Via)가 세라믹 기판에 형성되어 있다.
이 때, 소자 구조물이란, 밴드 패스 필터뿐만 아니라, 세라믹 기판을 적층하여 소자를 제조하기 위한 구조물을 의미한다.
그 다음, 상기 소자 구조물의 상, 하부에 전도성 페이스트막을 형성한다.(S20단계)
이 때, 상기 전도성 페이스트막은 금속 분말이 분산된 페이스트막으로, 상기 소자 구조물의 소결 온도보다는 낮은 온도에서 수축을 완료할 수 있는 것이 바람직하다.
즉, 상기 전도성 페이스트막은 소결된 후, 소자 구조물의 억제층의 역할을 수행한다.
또한, 상기 전도성 페이스트막은 프린팅하거나, 필름형태로 만들어 라미네이션(Lamination)하여 형성하는 것이 좋다.
연이어, 상기 전도성 페이스트막이 형성된 소자 구조물을 소결(Sintering)한다.(S30단계)
마지막으로, 상기 소자 구조물의 외부 전극 단자를 형성하기 위하여, 상기 소자 구조물의 상, 하부에 형성된 전도성 페이스트막을 사진 식각 공정을 수행하여 패터닝한다.(S40단계)
여기서, 상기 전도성 페이스트막을 패터닝하는 것은, 상기 전도성 페이스트막에 포토레지스트막을 형성하고, 마스크를 사용하여 노광시킨 후 현상하고, 현상 후에 남아있는 포토레지스트막을 마스크로 하여 상기 전도성 페이스트막을 식각한 다음, 포토레지스트막을 제거하면, 패턴을 형성할 수 있게된다.
그러므로, 본 발명에서는 적층된 세라믹 기판으로 이루어진 소자 구조물의 억제층으로 사용되는 소결된 전도성 페이스트를 소결후, 패터닝하여 전극으로 형성함으로써, 정밀한 전극 패턴을 형성할 수 있게된다.
도 4는 본 발명에 따라 도전성 페이스트막과 세라믹 기판이 온도에 따라 소결되는 정도를 측정한 그래프로서, 세라믹 기판은 도 4의 'b'와 같이, 850℃에서 수축이 완료되어 소결되고, 도전성 페이스트막은 도 4의 'a'와 같이, A℃에서 수축이 완료되어 소결된다.
그러므로, 본 발명은 세라믹 기판의 소결 온도보다는 낮은 온도(도 4의 'A'℃)에서 수축을 완료할 수 있는 도전성 페이스트막을 사용하여, 도전성 페이스트막이 소결된 후, 세라믹 기판으로 이루어진 소자 구조물의 소결이 완료되게 함으로서, 소자 구조물이 수축하는 동안 소결된 도전성 페이스트막이 억제층의 역할을 수행하여 소자 구조물이 X,Y 방향으로의 수축이 발생되지 않도록 하는 것이다.
즉, 상기 세라믹 기판의 소결 온도보다는 낮은 온도인 A℃는 400 ~ 700℃인 것이 바람직하다.
전술된 바와 같이, 상기 도전성 페이스트막은 금속 분말이 분산된 페이스트막을 사용하는데, 금속 분말은 Ag분말 또는 Cu분말을 사용한다.
이 때, 상기 Cu분말이 분산된 페이스트막인 경우, 소결시 H2와 같은 환원가스 분위기에서 소결한다.
이유인 즉, 환원 가스 분위기에서 소결하지 않으면, 소결도중 Cu분말은 CuO 또는 Cu2O와 같은 산화물로 변화되기 때문에 도전성을 상실하기 때문이다.
그리고, 상기 금속 분말의 입도는 0.01 ~ 1㎛가 바람직하다.
이와 같이, 본 발명은 소결된 도전성 페이스트막을 억제층으로 이용하여, 적층된 세라믹 기판으로 이루어진 소자 구조물의 X-Y방향으로 수축을 방지하고, 종래 기술과 같은 연마 공정이 불필요하고, 소자 구조물의 두께를 얇게 할 수 있으며, 정밀한 전극 패턴을 형성할 수 있게 된다.
이상 상술한 바와 같이, 본 발명은 소결된 도전성 페이스트막을 억제층(Constraining layer)으로 이용하여, 적층된 세라믹 기판으로 이루어진 소자 구조물의 X-Y방향으로 수축을 방지하고, 종래 기술과 같은 연마 공정이 불필요하고, 소자 구조물의 두께를 얇게 할 수 있으며, 정밀한 전극 패턴을 형성할 수 있는 우수한 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (7)

  1. 복수개의 세라믹 기판을 적층하여 소자 구조물을 형성하는 단계와;
    상기 소자 구조물의 상, 하부에 전도성 페이스트막을 형성하는 단계와;
    상기 전도성 페이스트막이 형성된 소자 구조물을 소결(Sintering)하는 단계와;
    상기 소자 구조물의 외부 전극 단자를 형성하기 위하여, 상기 소자 구조물의 상, 하부에 형성된 전도성 페이스트막을 사진 식각 공정을 수행하여 패터닝하는 단계를 포함하여 구성된 적층 세라믹 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 전도성 페이스트막은,
    상기 소자 구조물의 소결 온도보다는 낮은 온도에서 수축을 완료할 수 있는 금속 분말이 분산된 페이스트막으로 형성되어 있는 것을 특징으로 하는 적층 세라믹 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 전도성 페이스트막은,
    금속 분말이 분산된 페이스트 프린팅 또는, 금속 분말이 분산된 페이스트 필름을 라미네이션(Lamination)하여 형성하는 것을 특징으로 하는 적층 세라믹 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 전도성 페이스트막이 수축을 완료할 수 있는 온도는,
    400 ~ 700℃인 것을 특징으로 하는 적층 세라믹 소자의 제조 방법.
  5. 제 2 항에 있어서,
    상기 금속 분말은,
    Ag분말 또는 Cu분말인 것을 특징으로 하는 적층 세라믹 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 Cu분말이 분산된 페이스트막인 경우,
    상기 소결하는 단계에서 소결은 H2와 같은 환원가스 분위기에서 수행하는 것을 특징으로 하는 적층 세라믹 소자의 제조 방법.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 금속 분말의 입도는 0.01 ~ 1㎛인 것을 특징으로 하는 적층 세라믹 소자의 제조 방법.
KR1020040110507A 2004-12-22 2004-12-22 적층 세라믹 소자의 제조 방법 KR100593946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110507A KR100593946B1 (ko) 2004-12-22 2004-12-22 적층 세라믹 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110507A KR100593946B1 (ko) 2004-12-22 2004-12-22 적층 세라믹 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060071987A KR20060071987A (ko) 2006-06-27
KR100593946B1 true KR100593946B1 (ko) 2006-06-30

Family

ID=37165297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110507A KR100593946B1 (ko) 2004-12-22 2004-12-22 적층 세라믹 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100593946B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745931A (ja) * 1993-07-29 1995-02-14 Sumitomo Metal Ind Ltd 微細配線の形成方法及び該方法に用いられる導体ペースト
JP2001007522A (ja) 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
KR20010032727A (ko) * 1998-10-07 2001-04-25 마츠시타 덴끼 산교 가부시키가이샤 배선 회로 기판의 제조 방법 및 배선 회로 기판
KR20030025836A (ko) * 2001-09-20 2003-03-29 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트, 적층 세라믹 전자부품의 제조방법, 적층세라믹 전자부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745931A (ja) * 1993-07-29 1995-02-14 Sumitomo Metal Ind Ltd 微細配線の形成方法及び該方法に用いられる導体ペースト
KR20010032727A (ko) * 1998-10-07 2001-04-25 마츠시타 덴끼 산교 가부시키가이샤 배선 회로 기판의 제조 방법 및 배선 회로 기판
JP2001007522A (ja) 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
KR20030025836A (ko) * 2001-09-20 2003-03-29 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트, 적층 세라믹 전자부품의 제조방법, 적층세라믹 전자부품

Also Published As

Publication number Publication date
KR20060071987A (ko) 2006-06-27

Similar Documents

Publication Publication Date Title
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
JPH11195873A (ja) 多層セラミック基板およびその製造方法
JP5170684B2 (ja) 積層セラミックパッケージ
KR101175412B1 (ko) 적층형 세라믹 전자부품의 제조방법
JP3646587B2 (ja) 多層セラミック基板およびその製造方法
KR100593946B1 (ko) 적층 세라믹 소자의 제조 방법
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
JPH05167253A (ja) 多層セラミック基板の製造方法
JP2006066626A (ja) 複合体及び複合体の製造方法並びに、複合シートの製造方法、積層体の製造方法、積層部品の製造方法
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
KR100925604B1 (ko) 적층 세라믹 패키지 및 그 제조방법
JP4610113B2 (ja) セラミック多層基板の製法
JP5110419B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
KR100476027B1 (ko) 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법
JP4416342B2 (ja) 回路基板およびその製造方法
JP2002290040A (ja) セラミック基板の製造方法
KR101214691B1 (ko) 다층 세라믹 기판 및 이의 제조 방법
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP2004172342A (ja) セラミック積層基板の製造方法
JP2004152908A (ja) セラミック積層体の製法
JPH0738258A (ja) 多層セラミック焼結体の製造方法
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee