JPS63308803A - 導電ペーストおよびそれを用いた電子回路部品並びにその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミックス基板を用いた電子回路部品に係り
、とくに回路皮膜用導電ペーストおよび該ペーストによ
り形成された膜厚が１０μｍ以下の調度膜回路を有する
電子回路部品並びにその製法に関する。

〔従来技術〕

厚膜ハイブリッドＩＣの銅回路導体の形成には、銅微粉
末およびブリットガラスを含む導電ペースト（特開昭５
８−６８８０３号）を用いて印刷−焼成により製造され
ている。

上記のような銅回路皮膜は、他の金属材料例えば金に比
べ電気抵抗が小さいという優れた特徴を持っているが、
回路を微細化することが容易でないと云う欠点がある。

微細パターンを形成する方法にはフォトリソグラフによ
るエツチング法が知られている。これによればかなり微
細化することができるが、これにも限度があり、形成す
る配線回路皮膜の膜厚／線幅によって規定されるアスペ
クト比（通常の限界値：１／１０）でそのエツチング精
度が定まる。

上記アスペクト比を考慮すると、回路皮膜の膜厚が小さ
いものほど回路パターンを微細化できるが、実際には、
導体ペーストを用いて膜厚１５μｍ以下のものを得るの
は容易でない。

〔発明が解決しようとする問題点〕

銅回路皮膜の膜厚を薄くする方法としては、次のような
手法が考えられている。

１つは、ビヒクルとなる有機溶剤や有機バインダーの量
に対し銅微粉末の量が格段に低いペーストあるいは有機
銅化合物からなるペーストを用いることによって、膜厚
を制御することが考えられるが、いずれも形成された銅
皮膜が凝集して網状となり、膜厚１５μｍ以下では平滑
な皮膜を得ることができない。

２つは、化学めっきあるいはこれと電気めっきを組合せ
ることにより、銅回路皮膜を形成する方法がある。これ
らは、任意の膜厚が容易に得られる反面、セラミックス
基板に対する接着力が弱く、ヒートサイクルを受けると
皮膜が剥離し易いと云う欠点がある。

上記以外には、スパッタリング法、ＣＶＤ法があるが、
大きな量産設備が得震い上に、上記と同様セラミックス
基板との接着強度が小さいと云う欠点がある。

本発明の第１の目的は、セラミックス基板上に銅皮膜か
ら成る微細な薄膜回路（膜厚１ｏμｍ以下）を形成し得
る導電ペーストを提供することにある。

第２の目的は上記薄膜回路が従来のフレキソ印刷法によ
って容易に形成でき、焼成によって平滑な表面の回路皮
膜が得られる導電ペーストを提供することにある。

第３の目的は、セラミックス基板上に銅皮膜から成る微
細な薄膜回路（膜厚１０μｍ以下）を有する電子回路部
品を提供することにある。

第４の目的は、熱履歴によっても上記回路皮膜が剥離し
にくい電子回路部品を提供することにある。

〔問題点を解決するための手段〕

、本発明の特徴は、平均粒径１μｍ以下の銅粉末１００
重量部、Ｓ、Ｔｅ、Ｓｅの少なくとも１種を　０．０１
〜４重量部およびバインダーとしてフリットガラス１〜
１０重量部を含む導電ペーストにある。また、該ペース
トを用いて、フレキソ印刷法等により絶縁性基板上に回
路パターンを形成し、焼成することにより、調度膜回路
がＳ、Ｔｅ、Ｓｅの少なくとも１種を銅１００重量部に
対し０．００６〜２重量部およびバインダーとして有効
量のガラスを含む電子回路部品を提供することにある。

絶縁性基板としては、特にセラミックス基板がよく、ア
ルミナをはじめフォルステライト、ステアタイト、コー
ジェライト、ムライト等の基板が用いられる。一般には
アルミナ基板が多く用いられる。

Ｓ、Ｔｅ、Ｓｅは単体もしくはこれらの化合物を用いて
もよいが、その添加量は鋼１００重量部に対しＳ、Ｔａ
、Ｓｅの量で０．０１〜４重量部添加するのがよい、こ
れらの添加元素は、焼成工程でその約半分が散逸するた
め、予め散逸分を見込んで添加することが必要である。

その添加量の好ましい範囲が上記０．０１〜４重量部で
ある。

これによって、焼成後の銅回路皮膜中に、銅１゜０重量
部に対しＳ、ＴｅまたはＳｅが０．００５〜２重量重量
富含る。

前記、Ｓ、ＴｏまたはＳａの添加量が０．０１重量部よ
りも少ないと、本発明の目的とする銅回路皮膜は得られ
ない、また、４重量部を超えると焼成後の銅回路皮膜中
にＣｕＳなどが多くなり、電気抵抗率が高くなるなど、
回路皮膜として好ましくない結果を招く。

上記セラミックス基板に対するバインダーとしてのガラ
スは、一般にフリットガラスとして知られている低融点
のホウケイ酸鉛、ホウケイ酸ビスマス、ホウケイ酸亜鉛
等を主成分とするガラスが使用できる。これらの配合量
は形成される回路皮膜の膜厚等によっても異なるが、銅
１００重量部に対し１〜１０重量部がよい、特に好まし
いのはホウケイ酸鉛ガラスを２〜７重量部配合するのが
よい。

また、上記セラミックス基板の表面平均粗さは（Ｒａ）
で１μｍ以下で、かつ、その上に形成される調度膜回路
の膜厚の１７５以下とするのが望ましい。とくに、セラ
ミックス基板の調度膜回路形成面にグレーズ層を形成し
、上記の粗さに研磨したものがよい、グレーズ層として
は、ＳｉＯ，−Ａｌ、Ｏ，−ＺｎＯ−ＣａＯ系がよい。

上記によって１表面が均一な調度膜回路が、塗布−焼成
方法により容易に形成し得る膜厚は１μｍ以上であり、
これにより電子回路部品の前記皮膜回路の線幅を５〜２
０μｍと従来のものではとうてい得ることができなかっ
た微細なパターンを得ることができる。とくに、フォト
リソグラフによるエツチング法で回路パターンを形成す
る場合、膜厚が薄い本発明は、第１図に示すような断面
形状の回路皮膜が得られる。

これに対し、従来の厚膜（１５μｍ以上）のものから線
幅を５〜２０μｍのものを形成しようとすると、サイド
エッチによって回路皮膜が剥離したり、また、第２図で
示されるような新面形状の皮膜と成ることは、当業者は
周知である。

〔作用〕

本発明において、前記Ｓ、Ｔｏ、Ｓｅの添加が平滑で膜
厚１ｏμｍ以下の銅皮膜を与える理由は明らかでない。

溶融した銅に硫黄、酸素を微量添加すると表面張力が低
下することが知られている（日本金属学会誌：２４巻、
１９６０年）、シかし、本発明においては、回路皮膜の
焼成温度は銅の溶融温度以下で行なっている。それでも
効果があることから、表面張力の低下が直接的な原因と
は考えにくい。

発明者らが、グレーズされたアルミナ基板上における銅
粉末並びにフリットガラスの凝集を調べた結果、銅粉末
、フリットガラス共にＳを添加することにより凝集しに
くくなることが分かった。

実験方法は、一定量の鋼またはガラスの粉末にそれぞれ
約１重量％のＳを添加したものを、直径１０ｍｍの円板
状にアルミナ基板上に広げ、８００．８５０，９００．
９５０℃の各温度で焼成したときの凝集量を調べた。そ
の結果を第３．４図に示す。

図から明らかなように、銅単独でもＳを添加したものは
凝集しにくいことから、Ｓが凝集力を適度に緩和するも
のと考えられる。なお、Ｓｅ、Ｔｅの場合も同様な結果
を得た。

〔実施例〕

本発明を実施例により具体的に説明する。なお、実施例
において配合量等は重量を基準とする。

実施例１ 厚さ　０．８ｎ＋ｍのアルミナ基板上に、ＳｉＣ２−Ａ
１．Ｏ，ＺｎＯ−ＣａＯ系グレーズ層を施し、表面研磨
して最大粗さ１μｍ以下に仕上げたものを基板とした。

平均粒径０．８μｍの球状銅粉末１００部に対しホウケ
イ酸鉛を主成分とするフリットガラス５部、ビヒクルと
してアクリル樹脂８部、有機溶剤ブチルカルピトールア
セテート２４部を加え混練して鋼ペーストを作成した。

なお、該ペーストには硫黄を銅１００部に対し０〜４部
の範囲でその量を変えて添加したものを作成した。

これを前記アルミナ基板上にフレキソ印刷法により回路
パターンを形成し、１２０℃、１０分乾燥して膜厚２〜
４μｍの皮膜を形成した。

上記皮膜の焼成には、連続ベルト式トンネル炉を用い、
８５０℃、１ｏ分焼成した。焼成中ば炉内は窒素ガスを
通して不活性雰囲気とした。

焼成後の銅皮膜の表面状態、接着強度を第１表に示す。

なお、接着強度はあらかじめ形成した１、５ｍｍ角のパ
ッドに直径０．５　ｍ　ｍの銅ワイヤを半田接続し、こ
れの引き剥がし強度を測定した。

表から明らかなように、硫黄の添加量０．０１重量部以
上になると表面状態もよく、膜厚も均一な皮膜が得られ
る。但し、添加量が１重量部を超えると接着強度が低下
する。なお、　０．０１重量部では基板面の一部が島状
に露出する場合があるが、露出部の大きさが直径１０μ
ｍ未満であれば調度膜回路幅２０μｍの場合には、実用
上問題ない。

なお、第１表Ｎｏ、６の皮膜を形成した回路基板を用い
てヒートサイクル試験を行なった。加熱条件は、−５５
℃、２５分→２５℃、５分→１５０℃、２５分→２５℃
、５分を１サイクルとした。

１０００サイクルまで繰り返したが、銅皮膜には、全く
異常は認められなかった。

第１表 申０：良好、島状露出部なし。

Δ：島状露出部あり、但し、直径１０μｍ以上の島状露
出なし。

Ｘ：表面不均一。基板面に直径１０μｍ以上の島状露出
あり。

実施例２ 球状銅粉末の平均粒径が０．５，０．８，１．２゜２．
５μｍの４種の粉末を用い、その他の条件はは実施例１
と同じとし、導電ペーストを作成した。

なお、硫黄添加量は０．２部とした。

焼成後の表面状態のａｍ結果からは、球状銅粉末の平均
粒径が１．２μｍおよび２．５μｍのものを用いたもの
は、下地の基板面が島状に露出した。

０．８μｍおよび０．５μｍの粉末を用いたものは連続
した平滑な皮膜が得られた。

実施例１．２においては、基板として薄膜の銅回路皮膜
がより形成し易いグレーズ層を有するものを用いたが、
表面が平滑なものであれば基板に直接形成してもよい。

実施例３ 実施例１と同様に、厚さ　０．８ｍｍのアルミナ基板上
に、　Ｓｉｎ、−Ａ１．Ｏ，−Ｚｒｉ○−ＣａＯ系グレ
ーズ層を施し、表面研磨して最大粗さ１μｍ以下に仕上
げたものを基板とした。

平均粒径０．８μｍの球状鋼粉末１００部に対しホウケ
イ酸鉛を主成分とするフリットガラス５部、ビヒクルと
してアクリル樹脂８部、有機溶剤ブチルカルピトールア
セテート２４部を加え混練して銅ペーストを作成した。

なお、該ペーストにはＳ、Ｓｅ及びＴｅをそれぞれ単独
で銅１００部に対し　０〜０．５部の範囲でその量を変
えて添加したものを作成した。

これを前記アルミナ基板上にフレキソ印刷法により全面
印刷し、１２０℃、１０分乾燥して膜厚２〜４μｍの皮
膜を形成した。この際、印刷−乾燥工程のくり返し回数
を変えることによって、膜厚の異なる銅回路皮膜を形成
した。

上記皮膜の焼成には、連続ベルト式トンネル炉を用い、
窒素ガスを通しながら焼成温度８００℃と９００℃のそ
れぞれについて行った。なお、焼成時間はいずれも５分
とした。

焼成後の銅皮膜表面を光学顕微鏡で拡大し、画像処理装
置によって銅皮膜の空孔部の面積を測定し、皮膜の空孔
率と膜厚との関係を求めた。この両者の関係から、空孔
率Ｏ％、即ち、欠陥のない皮膜が得られる膜厚（以下、
これを限界膜厚と呼ぶ）を求めた。その結果を第５図お
よび第６図に示した。第５図は焼成温度８００℃を、ま
た第６図は焼成温度９００℃を示す。図中、添加量は銅
１００部に対する重量部を示す。

Ｓ、Ｓｅ、Ｔｅによっていくらか差があるが、限界膜厚
５μｍ以下の場合、焼成温度８ｏｏ℃では添加量０．０
５部以上、また、９００℃では０．０１部以上で効果が
あることが分かる。

応用例１ 実施例１のＳ含有量０．５部の導電ペーストを用いて、
表面粗さ１μｍ以下のグレーズ層を設けたアルミナ基板
上に実施例１と同じ条件で焼成し膜厚４μｍの均一な銅
皮膜を得た。

上記皮膜は、接着強度Ｑ、８　ｋｇｆ／ｍｍであり、面
積抵抗率２１ｍＱ１口であった。

これを、フォトリソグラフによるエツチング法で最小導
体幅２０μｍの回路を形成してカラープリンタ用感熱ヘ
ッドの回路部品を作成した。銅回路皮膜は、従来の全回
路皮膜よりも面積抵抗率が約２０％低く、回路導体幅を
その分だけ細くすることができ、回路形成マージンを上
げることができた。

応用例２ 本発明の銅ペーストと、従来の金、銀、及び銀−バラジ
ュウムの各導体ペーストの回路皮膜の高周波損失特性を
比較した。

各ペーストをそれぞれ厚膜印刷法によってアルミナ基板
上に膜層９μｍ、線路幅１ｍｍのパターンを形成し８０
０〜１００１００Ｏの高周波信号の伝達損失を比較した
。測定法は、ネットワークアナライザー用いて行なった
。結果を第７図に示す。

図から明らかなように、銅回路が最も損失が少なく、電
子回路部品用回路として優れている。

上記鋼ペーストを回路皮膜として用いて電圧制御発信器
モジュールを作成した。従来の全回路皮膜を用いた場合
と同等の高周波損失特性とした場合、モジュールの寸法
で約１０％小型化することができた。

〔発明の効果〕

本発明は、セラミックス基板に膜厚１０μｍ以下の銅皮
膜を容易に形成することができるので、従来の全皮膜に
匹敵する微細な回路パターンを有する電子回路部品を提
供することができ、特に高周波損失の低いものが要求さ
れる電子回路部品として優れた効果がある。

【図面の簡単な説明】

第１図は本発明による回路皮膜をフォトリソグラフエツ
チング法により形成した回路パターンの断面形状を示す
断面図、第２１ｉ！ｉは従来の厚膜からフォトリソグラ
フエツチング法により形成した回路皮膜の断面形状を示
す新面図、第３図はホウケイ酸鉛系フリットガラスの焼
成温度と凝集率との関係を示すグラフ、第４図は銅粉末
の焼成温度と凝集率との関係を示すグラフ、第５図及び
第６図は銅回路被膜の限界膜厚とＳ、Ｓｅ及びＴｏ添加
量との関係を示すグラフ、第７図は各種導電ペーストを
用いて形成した皮膜回路の周波数と損失率との関係を示
すグラフである。 １：セラミックス基板、２：調度膜回路杢１凹 嶌′２−凹 不３園 虎へ１攬（°Ｃ） 焼成温度（°Ｃ） 第５日 ；を加ｔ（ＩＪＬ量舊う

Claims (1)

1. 【特許請求の範囲】 １、平均粒径１μｍ以下の銅粉末１００重量部、Ｓ、Ｔ
   ｅ、Ｓｅの少なくとも１種を０．０１〜４重量部および
   バインダーとしてフリットガラスを含むことを特徴とす
   る導電ペースト。 ２、前記フリットガラスの含有量が１〜１０重量部であ
   ることを特徴とする特許請求の範囲第１項記載の導電ペ
   ースト。 ３、前記フリットガラスがホウケイ酸鉛ガラスでその配
   合量が２〜７重量部であることを特徴とする特許請求の
   範囲第１項記載の導電ペースト。 ４、絶縁性基板上に焼成により形成された調度膜回路を
   有する電子回路部品において、上記調度膜回路がＳ、Ｔ
   ｅ、Ｓｅの少なくとも１種を銅１００重量部に対し　０
   ．００５〜２重量部と、ガラス１〜１０重量部を含むこ
   とを特徴とする電子回路部品。 ５、絶縁性基板上に焼成により形成された調度膜回路を
   有する電子回路部品において、上記絶縁性基板の表面平
   均粗さが１μｍ以下で、かつその上に形成された回路皮
   膜の膜厚の１／５以下であり、該回路皮膜が銅１００重
   量部にＳ、Ｔｅ、Ｓｅの少なくとも１種の０．００５〜
   ２重量部と、ガラス１〜１０重量部を含むことを特徴と
   する電子回路部品。 ６、前記絶縁性基板の表面平均粗さが１μｍ以下である
   ことを特徴とする特許請求の範囲第５項記載の電子回路
   部品。 ７、前記絶縁性基板がセラミックス基板であることを特
   徴とする特許請求の範囲第５項記載の電子回路部品。 ８、セラミックス基板上に焼成により形成された調度膜
   回路を有する電子回路部品において、上記セラミックス
   基板はその表面にグレーズ層を有し、その上に設けた調
   度膜回路がＳ、Ｔｅ、Ｓｅの少なくとも１種を銅１００
   重量部に対し０．００５〜２重量部と、ガラス１〜１０
   重量部を含むことを特徴とする電子回路部品。 ９、前記セラミックス基板上に設けたグレーズ層の表面
   平均粗さが１μｍ以下で、かつその上に設けられた回路
   皮膜の膜厚の１／５以下であることを特徴とする特許請
   求の範囲第８項記載の電子回路部品。 １０、前記セラミックス基板上に設けたグレーズ層がＳ
   ｉＯ＿２−Ａｌ＿２Ｏ＿３−ＺｎＯ−ＣａＯ系のガラス
   から成ることを特徴とする特許請求の範囲第８項記載の
   電子回路部品。 １１、セラミックス基板上に焼成により形成された銅皮
   膜回路を有する電子回路部品において、上記セラミック
   ス基板はその表面にグレーズ層を有し、その上に設けた
   銅皮膜回路がＳ、Ｔｅ、Ｓｅの少なくとも１種を銅１０
   ０重量部に対し０．００５〜２重量部と、ガラス１〜１
   ０重量部を含む膜厚１〜１０μｍの銅皮膜から成ること
   を特徴とする電子回路部品。 １２、前記銅皮膜回路の線幅が５〜２０μｍである特許
   請求の範囲第１１項記載の電子回路部品。 １３、セラミックス基板上に平均粒径１μｍ以下の銅粉
   末１００重量部、Ｓ、Ｔｅ、Ｓｅの少なくとも１種を０
   ．０１〜４重量部およびフリットガラス１〜１０重量部
   を含む導電ペーストをもって回路パターンを形成後、不
   活性ガス雰囲気中で上記フリットガラスの融点〜１００
   ０℃の温度範囲で焼成して銅皮膜回路を形成することを
   特徴とする電子回路部品の製法。 １４、前記セラミックス基板の回路形成面にグレーズ層
   を形成し、該グレーズ層の表面粗さが１μｍ以下である
   こと特徴とする特許請求の範囲第１３項記載の電子回路
   部品の製法。