KR20150040582A - 전자부품 내장 인쇄회로기판 및 그 제조방법 - Google Patents
전자부품 내장 인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20150040582A KR20150040582A KR20130119275A KR20130119275A KR20150040582A KR 20150040582 A KR20150040582 A KR 20150040582A KR 20130119275 A KR20130119275 A KR 20130119275A KR 20130119275 A KR20130119275 A KR 20130119275A KR 20150040582 A KR20150040582 A KR 20150040582A
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- core
- insulating layer
- cavity
- printed circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000009413 insulation Methods 0.000 claims abstract 4
- 239000000853 adhesive Substances 0.000 claims description 23
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 229920001971 elastomer Polymers 0.000 claims description 12
- 239000000806 elastomer Substances 0.000 claims description 9
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 4
- 239000004743 Polypropylene Substances 0.000 claims description 3
- 239000004793 Polystyrene Substances 0.000 claims description 3
- 229920001903 high density polyethylene Polymers 0.000 claims description 3
- 239000004700 high-density polyethylene Substances 0.000 claims description 3
- 229920001684 low density polyethylene Polymers 0.000 claims description 3
- 239000004702 low-density polyethylene Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- -1 polypropylene Polymers 0.000 claims description 3
- 229920001155 polypropylene Polymers 0.000 claims description 3
- 229920002223 polystyrene Polymers 0.000 claims description 3
- 239000005060 rubber Substances 0.000 claims description 3
- 241001515965 unidentified phage Species 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 claims 3
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims 3
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 claims 3
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 claims 3
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims 3
- 239000004677 Nylon Substances 0.000 claims 2
- 229920001778 nylon Polymers 0.000 claims 2
- 229920000139 polyethylene terephthalate Polymers 0.000 claims 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 238000005452 bending Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 239000011094 fiberboard Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0133—Elastomeric or compliant polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 전자부품이 내장된 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 전자부품이 내장된 인쇄회로기판은, 캐비티가 구비되고, 상, 하면에 내부 회로층이 형성된 코어; 상기 캐비티에 삽입되고, 외주면에 탄성체가 구비된 전자부품; 상기 코어의 상, 하부에 적층된 절연층; 상기 절연층 상에 패터닝된 외부 회로층; 및 상기 절연층에 상기 내부 회로층과 외부 회로층을 전기적으로 연결하는 비아;를 포함하고, 상기 비아 중 상기 전자부품과 접촉되는 비아는 상기 탄성체를 관통하여 연결될 수 있다.
본 발명의 전자부품이 내장된 인쇄회로기판은, 캐비티가 구비되고, 상, 하면에 내부 회로층이 형성된 코어; 상기 캐비티에 삽입되고, 외주면에 탄성체가 구비된 전자부품; 상기 코어의 상, 하부에 적층된 절연층; 상기 절연층 상에 패터닝된 외부 회로층; 및 상기 절연층에 상기 내부 회로층과 외부 회로층을 전기적으로 연결하는 비아;를 포함하고, 상기 비아 중 상기 전자부품과 접촉되는 비아는 상기 탄성체를 관통하여 연결될 수 있다.
Description
본 발명은 전자부품 내장 인쇄회로기판에 관한 것으로서, 보다 자세하게는 내장된 전자부품의 접합 신뢰성이 향상된 전자부품 내장 인쇄회로기판의 제조방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 경박단소화되면서 기판의 크기가 제한적이고, 전자기기들의 다기능이 요구되면서 기판의 제한된 면적에 더 많은 기능 구현을 위한 전자부품들의 실장이 필요하다.
그러나, 기판의 사이즈가 제한됨에 따라 전자부품의 실장 면적을 충분히 확보할 수 없기 때문에 IC, 반도체칩 등의 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있다. 최근에는 능동소자와 수동소자를 동일층에 내장하거나 상호 적층되어 기판 내부에 내장되는 기술도 개발이 진행되고 있다.
통상적으로, 부품 내장 인쇄회로기판의 제조방법은 간략하게 기판의 코어에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다. 이 후에 캐비티 내부와 전자부품이 삽입된 코어 상에 프리프레그 등의 수지재를 도포하여 전자부품이 고정됨과 아울러 절연층을 형성하도록 하며, 절연층에 비아홀 또는 관통홀을 형성함과 아울러 도금에 의한 회로 형성에 의해서 전자부품이 기판 외부와 전기적으로 도통할 수 있도록 한다.
이때, 상기 비아홀 또는 관통홀 내부와 그 상부에는 도금에 의한 회로 패턴이 형성되어 기판에 내장된 전자부품과 전기적 연결 수단으로 이용되며, 절연층을 기판의 상, 하면에 순차적으로 적층하여 전자부품이 내장된 다층의 인쇄회로기판이 제작될 수 있다.
이와 같은 종래의 전자부품 내장 인쇄회로기판은, 제조 공정의 진행시마다 솔더링과 리플로우 공정을 반복하면서 적층체에 고온으로 열이 가해지게 되고, 고온으로 가열할 때마다 기판의 휨이 발생할 수 있다. 이때, 기판에 내장된 전자부품은 그 외부에 접합된 절연층과 서로 다른 열팽창계수(CTE)를 가진 재질로 구성됨에 따라 가열 공정시마다 기판의 휨이 반복되면서 절연층과의 접합 계면에서 스트레스가 집중되고, 공정이 진행됨에 따라 열충격에 의해 접합 계면의 박리 또는 들뜸이 발생되는 문제점이 있다.
따라서, 본 발명은 종래 인쇄회로기판에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위한 것으로서, 코어에 내장된 전자부품과 그 외주면을 감싸는 절연층의 박리를 방지하여 기계적 특성과 신뢰성이 향상된 전자부품 내장 인쇄회로기판에 관한 것이다.
본 발명의 상기 목적은, 캐비티가 구비되고, 상, 하면에 내부 회로층이 형성된 코어; 상기 캐비티에 삽입되고, 외주면에 탄성체가 구비된 전자부품; 상기 코어의 상, 하부에 적층된 절연층; 상기 절연층 상에 패터닝된 외부 회로층; 및 상기 절연층에 상기 내부 회로층과 외부 회로층을 전기적으로 연결하는 비아;를 포함하고, 상기 비아 중 상기 전자부품과 접촉되는 비아는 상기 탄성체를 관통하여 연결되는 전자부품 내장 인쇄회로기판이 제공됨에 의해서 달성된다.
상기 전자부품은, 양측부에 구비된 외부전극들 및 상기 외부전극들 사이에 구비되는 본체를 포함하는 MLCC로 구성될 수 있다.
상기 탄성체는, 상기 전자부품의 측면을 제외한 양면 또는 일면에 구비되고, 상기 전자부품의 외부전극 상에 형성될 수 있다.
상기 탄성체를 관통하는 비아는 상기 전자부품의 외부전극에 일단부가 접촉될 수 있다.
상기 탄성체는, 엘라스토머 또는 PDMS 중 어느 하나이고, 이 외에 Rubber, Low Density polyethylene4, HDPE, Polyproylene, Bacteriophage capside5, PET, Polystyrene, Nyion, Diomond frustules, Midium-density fiberboard(MDF)7 중 어느 하나일 수 있다.
본 발명의 다른 목적은, 상, 하면에 내부 회로층이 구비된 코어에 캐비티를 형성하는 단계; 상기 코어의 하면에 베이스 필름 상에 접착부재가 적층된 캐리어를 부착하는 단계; 상기 캐비티 내에 전자부품을 삽입하고, 상기 전자부품을 그 상부에서 소정의 온도와 압력을 가하여 상기 캐리어 상에 고정하는 단계; 상기 전자부품이 내장된 상기 코어의 상부에 상부 절연층을 형성하는 단계; 상기 코어의 하면에 부착된 캐리어를 제거하되, 상기 전자부품의 외주면에 상기 접착부재의 일부가 잔사 형태로 잔존하도록 상기 캐리어를 제거하는 단계; 상기 상부 절연층이 형성된 상기 코어의 반대면에 하부 절연층을 형성하는 단계; 상기 상, 하부 절연층 상에 비아를 통해 상기 전자부품과 전기적으로 연결되는 외부 회로층을 형성하는 단계;를 포함하는 전자부품 내장 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
상기 캐리어를 제거하는 단계에서, 상기 전자부품의 외주면에 미제거된 접착부재는 탄성체로 기능하며, 상기 코어 및 전자부품보다 모듈러스가 낮은 엘라스토머 또는 PDMS 중 어느 하나일 수 있다.
또한, 상기 캐비티 내에 상기 전자부품을 삽입하는 단계에서, 상기 전자부품은, 110℃ 이상의 온도 조건에서 30㎏f/㎠ 이상의 압력에 의해 상기 전자부품의 하면이 상기 캐리어의 접착부재 상에 일부 매립되게 가압될 수 있다.
그리고, 상기 캐리어를 제거하는 단계에서, 상기 탄성체는, 상기 전자부품의 하면에 형성되되, 상기 전자부품 중 응력이 집중되는 상기 외부전극 상에 형성될 수 있다.
상기 상, 하부 절연층에 형성된 상기 비아 중 상기 전자부품과 연결되는 비아는 상기 외부전극과 접촉되고, 상기 외부전극에 형성된 상기 탄성체를 관통하여 전기적으로 연결될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 코어 내부에 내장되는 전자부품의 표면 또는 외부전극 상에 탄성체를 형성하여 내장함으로써, 코어의 상, 하부로 적층되는 절연층과 전자부품 표면의 접합 신뢰성을 향상시킬 수 있는 장점이 있으며, 절연층과 전자부품의 결합 성능 향상에 의해서 절연층이 전자부품 상에서 박리, 들뜸을 방지함으로써, 기판 불량을 방지하고, 인쇄회로기판 제품의 수율을 향상시킬 수 있는 작용효과가 발휘될 수 있다.
또한, 본 발명은 전자부품에 형성된 탄성체에 의해서 절연층과 전자부품 사이의 계면에서 형성된 탄성력으로 전자부품에 집중되는 응력이 분산되도록 함으로써, 전자부품의 파손이나 절연층과의 들뜸을 방지할 수 있다.
도 1은 본 발명에 따른 일실시예 전자부품 내장 인쇄회로기판의 단면도.
도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 캐비티 형성 영역의 평면도.
도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판에 적용된 전자부품의 SEM 사진.
도 4는 본 실시예에 따른 전자부품 내장 인쇄회로기판의 제조 공정이 도시된 공정도로서,
도 4a는 코어에 캐비티가 형성된 상태의 단면도.
도 4b는 코어의 캐비티에 전자부품이 삽입된 상태의 단면도.
도 4c는 코어 상에 상부 절연층이 형성된 상태의 단면도.
도 4d는 코어 상에서 캐리어가 제거된 상태의 단면도.
도 4e는 하부 절연층이 적층된 상태의 단면도.
도 4f는 상, 하부 절연층 상에 외부 회로층이 형성된 상태의 단면도.
도 5는 본 발명에 따른 부품 내장 인쇄회로기판의 밴딩 평가 시험의 개략도.
도 6은 부품 내장 인쇄회로기판의 밴딩 시험 결과 전자부품과 절연층이 박리되지 않은 정상의 제품과 전자부품과 절연층이 박리된 불량 제품의 비교 사진.
도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 캐비티 형성 영역의 평면도.
도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판에 적용된 전자부품의 SEM 사진.
도 4는 본 실시예에 따른 전자부품 내장 인쇄회로기판의 제조 공정이 도시된 공정도로서,
도 4a는 코어에 캐비티가 형성된 상태의 단면도.
도 4b는 코어의 캐비티에 전자부품이 삽입된 상태의 단면도.
도 4c는 코어 상에 상부 절연층이 형성된 상태의 단면도.
도 4d는 코어 상에서 캐리어가 제거된 상태의 단면도.
도 4e는 하부 절연층이 적층된 상태의 단면도.
도 4f는 상, 하부 절연층 상에 외부 회로층이 형성된 상태의 단면도.
도 5는 본 발명에 따른 부품 내장 인쇄회로기판의 밴딩 평가 시험의 개략도.
도 6은 부품 내장 인쇄회로기판의 밴딩 시험 결과 전자부품과 절연층이 박리되지 않은 정상의 제품과 전자부품과 절연층이 박리된 불량 제품의 비교 사진.
본 발명에 따른 인쇄회로기판의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
먼저, 도 1은 본 발명에 따른 일실시예 전자부품 내장 인쇄회로기판의 단면도이고, 도 2는 본 발명에 따른 전자부품 내장 인쇄회로기판의 캐비티 형성 영역의 평면도이고, 도 3은 본 발명에 따른 전자부품 내장 인쇄회로기판에 적용된 전자부품의 SEM 사진이다.
도시된 바와 같이, 본 실시예의 인쇄회로기판(100)은 캐비티(111)가 형성된 코어(110)와, 상기 캐비티(111) 내에 삽입된 전자부품(200)과, 상기 코어(110)의 상, 하부에 적층된 절연층(120a, 120b) 및 상기 절연층(120a, 120b) 상에 구비된 외부 회로층(130)으로 구성될 수 있다.
이때, 전자부품(200)은 외주면에 양극과 음극으로 구성된 한 쌍의 외부전극(202)이 형성되며, 외부전극(202)의 외주면에는 탄성체(203)가 더 형성될 수 있다.
상기 전자부품 내장 인쇄회로기판(100)은 코어(110)에 내장되는 전자부품(200)이 일개소에만 내장된 것으로 도시하였으나, 단위 유닛만을 도시함에 따른 것으로 하나의 전자부품으로 한정되는 것이 아니고 단위 유닛의 인쇄회로기판마다 일정한 간격으로 내장되는 것이며, 내장된 전자부품의 종류에 따라 하나 이상이 전자부품이 내장될 수 있다.
본 실시예의 전자부품 내장 인쇄회로기판(100)의 중앙부에 위치하는 코어(110)에 캐비티(111)가 형성되는 데, 레이져 가공 또는 CNC 등을 이용한 드릴링 가공에 의해 관통홀 형태로 형성될 수 있다. 그리고, 캐비티(111)는 전자부품(200)의 폭과 동일하거나 크게 형성됨이 바람직하다.
또한, 코어(110)는 상, 하면에 각각 회로패턴이 패터닝되어 내부 회로층(112)을 형성하며, 내부 회로층(112)들은 비아 또는 쓰루홀(113)을 통해 상, 하면의 내부 회로층(112)을 전기적으로 연결할 수 있다.
상기 코어(110)의 캐비티(111)에 삽입된 전자부품(200)은 MLCC, LTCC 등의 수동소자 외에도 IC, 반도체 칩, CPU 등의 능동소자들이 이용될 수 있다. 이때, 전자부품의 높이는 코어(110)의 높이와 동일하게 형성하는 것이 바람직하나, 코어(110)의 높이보다 크게 형성될 수도 있다.
이때, 상기 전자부품(200)은 도면에 도시된 바의 MLCC를 예로 들면, 내부전극이 형성된 본체(201)와, 본체(201)의 양측부에 양극과 음극의 외부전극(202)이 형성될 수 있으며, 양측의 외부전극(202)이 각각 외부 회로층(130)과 비아(121)를 통해 물리적, 전기적으로 연결될 수 있다.
이와 같이, 코어(110)의 캐비티(111) 내에 전자부품(200)이 내장된 인쇄회로기판(100)은 리플로우와 솔더링 공정을 반복하여 제작되면서 적층 자재들의 상, 하 비대칭 및 열팽창계수의 차이로 인하여 오목하거나 볼록하게 휨(warpage)이 반복적으로 발생될 수 있다.
이러한 인쇄회로기판(100)은 제작 공정 중의 휨 발생에 의해서 이종 재료인 전자부품(200)과 절연재가 삽입된 캐비티(111) 형성 부위에서 코어(110)와 전자부품(200) 간의 열팽창계수 차이로 인해 국부적인 응력 집중이 발생될 수 있다. 이때, 본 실시예에 적용되는 MLCC의 경우에는 모듈러스(modulus)가 비교적 높은 금속 재질로 구성된 양측부의 외부전극(202) 형성 부위에 응력이 최대로 집중되고, 응력 집중에 의해서 전자부품(200)의 파손 또는 절연재의 들뜸 등의 불량이 발생될 수 있다.
이에 따라, 코어(110)에 매립된 전자부품(200)의 외부에 탄성체(203)를 도포하여 전자부품(200)에 전달되는 응력 집중을 완화하고, 전자부품(200)을 감싸고 있는 절연재와 들뜸을 방지하도록 함이 바람직하다.
상기 탄성체(203)는 전자부품(200)의 외주면 전체를 감싸도록 형성할 수 있다. 또한, 탄성체(203)는 응력이 집중되는 부위에 제한적으로 도포함이 공정상, 원가 절감면에서 유리할 수 있는 바, 모듈러스(modulus)가 높은 재질로 이루어진 외부전극(202)의 일면 또는 양면에 도포될 수 있다. 이때, 탄성체(203)가 외부전극(202)의 일면에 국부적으로 도포될 경우에는 전자부품(200) 삽입 위치의 전체적인 열팽창계수를 저하시키지 않을 수 있다.
상기 탄성체(203)는 인쇄회로기판(100)의 코어(110)를 구성하는 재질이 대략 25 ~ 29GPa의 모듈러스를 가지고, 코어(110)에 내장된 전자부품(200)의 외부전극(202)을 구성하는 구리(Cu) 재질의 모듈러스는 대략 117GPa임에 따라 이들 재질보다 모듈러스가 낮은 재질로 구성됨이 바람직하다.
대표적으로, PDMS(polydimethylsilozane)로 구성됨이 바람직할 수 있다. 탄성체(203)를 PDMS로 사용하는 이유는 모듈러스가 360KPa ~ 1.8MPa로 코어(110)와 전자부품(200)의 외부전극(202)보다 현저히 낮은 모듈러스를 가지기 때문에 코어(110)와 전자부품(200)에 비해 상대적인 탄성률을 가질수 있기 때문에 높은 모듈러스를 가지는 부위에서 응력 집중을 방지할 수 있고, 연신율(elongation)이 최대 160%까지 가능한 재질이기 때문에 얇은 막 형태로 구성될 수 있어 인쇄회로기판(100)의 전체적인 두께를 저해하지 않는 범위 내로 사용 가능하기 때문이다.
또한, 상기 탄성체(203)는 PDMS 외에도 아래의 표 1과 같은 재질로 구성될 수 있다.
상기 탄성체(203)는 도 2와 도 3에 도시된 바와 같이, 전자부품(200)의 외부전극(202) 중 외부전극(202)의 일부분에 형성되도록 도포될 수 있으며, 경우에 따라 일면의 외부전극(202) 전체가 커버되도록 도포될 수 있다.
또한, 탄성체(203)는 모듈러스가 작은 재질로 구성됨에 있어 액상의 재질을 경화시켜 형성될 수 있는 바, 액상수지 도포기(dispenser)를 이용하여 액상 재질의 PDMS를 균일한 두께로 도포하여 경화시킴에 의해서 탄성이 부여되도록 할 수 있다. 이 외에도 프린팅 방식이나 스퀴즈 방식 및 테이핑 방식 등 다양한 방식으로 탄성체가 구비되도록 할 수 있으며, 이에 대해서는 아래의 인쇄회로기판 제조방법에서 좀 더 구체적으로 설명하기로 한다.
이와 같이 전자부품(200)이 내장된 코어(110)의 상, 하부에는 각각 절연층(120a, 120b)이 형성될 수 있다. 절연층(120a, 120b)은 프리프레그와 같은 절연 수지재가 적층되고 경화되어 형성되며, 절연층(120a, 120b)의 적층, 경화시 전자부품(200)의 외주면과 상호 견고하게 밀착되어 결합될 수 있다.
그리고, 절연층(120a, 120b)에는 다수의 비아(121)가 형성될 수 있다. 비아(121)는 캐비티(111)와 마찬가지로 레이져 가공 또는 CNC를 이용한 드릴링 가공에 의해서 비아홀이 형성될 수 있으며, 비아홀을 가공한 후에 비아홀의 내부를 포함한 절연층(120a, 120b)의 상면에 도금층을 형성함에 의해서 도금층이 충진된 비아(121)로 구성될 수 있으며, 절연층(120a, 120b) 상의 도금층을 패터닝하여 전자부품(200)과 비아(121)를 통해 전기적으로 연결되는 외부 회로층(130)이 형성될 수 있다.
또한, 상기 외부 회로층(130)이 형성된 절연층(120a, 120b) 상에는 외부로 노출된 회로 패턴 외의 부분들을 보호하기 위한 솔더 레지스트층(140)이 더 형성될 수 있다.
한편, 상기 절연층(120a, 120b)에 형성된 비아(121) 중 전자부품(200)과 직접 연결되는 비아(121)는 전자부품(200) 양측의 외부전극(202)과 일단부가 연결되고, 타단부가 외부 회로층(130)을 구성하는 회로 패턴과 연결되어 전자부품(200)과 외부 회로층(130) 간의 전기적 연결이 이루어질 수 있다. 이때, 전자부품(200)은 비아(121)를 통해 외부 회로층(130)과 연결됨에 있어 외부전극(202)의 상, 하면에 모두 비아(121)가 연결될 수 있고, 상면과 하면 중 어느 일면에만 비아(121)가 연결될 수 있다.
여기서, 앞서 언급하였듯이 전자부품(200)의 외주면 전체 또는 상기 전자부품(200)의 외부전극(202)에 탄성체(203)가 형성됨에 의해서 외부전극(202)과 연결되는 비아(121)는 일단부가 탄성체(203)를 관통하여 형성됨이 바람직하다.
이와 같이 구성된 전자부품 내장 인쇄회로기판(100)은 코어(110) 상에 내장된 전자부품(200)의 표면 전체 또는 일부분의 외주면에 PDMS 재질의 탄성체(203)를 도포하여 절연층(120a, 120b)과 전자부품(200) 사이의 계면에서 형성된 탄성력에 의해 전자부품(200)에 집중되는 응력이 분산되도록 함으로써, 전자부품(200)의 파손이나 절연층과의 들뜸을 방지할 수 있다.
전자부품 내장 인쇄회로기판 제조방법
본 발명의 일실시예에 따른 인쇄회로기판의 제조방법을 아래 도시된 도면을 참조하여 설명하면 다음과 같다.
먼저, 도 4는 본 실시예에 따른 전자부품 내장 인쇄회로기판의 제조 공정이 도시된 공정도이다.
먼저, 도 4a는 코어에 캐비티가 형성된 상태의 단면도로서, 도시된 바와 같이 절연 재질로 구성된 코어(110)에 관통홀 형태의 캐비티(111)를 형성한다. 캐비티(111)는 레이져 가공 또는 드릴링 가공에 의해 형성될 수 있으며, 캐비티(111)는 소정의 크기로 형성되되, 내부에 삽입되는 전자부품(200)의 폭과 동일하거나 크게 형성될 수 있다.
이때, 상기 캐비티(111)의 형성 조건 외에 코어(110) 상에 비아(113)가 형성되어 내부 회로층(112)이 전기적으로 연결될 수 있으며, 캐비티(111)는 비아(113) 형성 시 동시에 형성될 수 있다.
이 후에, 상기 코어(110)의 하면에 캐리어(C)가 부착될 수 있다. 캐리어(C)는 관통홀로 구성된 캐비티(111) 내에 전자부품의 삽입시 전자부품(200)의 위치가 고정될 수 있도록 한 부재로, 전자부품(200)이 캐비티(111) 내에서 이탈되지 않도록 하고 상면에 탄성을 가진 접착부재가 도포되어 전자부품(200)이 고정될 수 있다.
이때, 상기 캐리어(C)는 도 4a에 도시된 바와 같은 베이스 필름(151) 상에 탄성을 가진 접착부재(152)가 도포될 수 있다. 베이스 필름(151)은 주로 PI, PET 등의 수지재로 구성될 수 있으며, 베이스 필름(151) 상에 도포된 접착부재(152)는 엘라스토머 또는 PDMS 등의 재질로 구성될 수 있다. 이 외에도 상기 표 1에 기재된 바의 소정이 탄성이 구비된 재질들 중에 하나가 선택될 수 있다.
다음으로, 도 4b는 코어의 캐비티에 전자부품이 삽입된 상태의 단면도로서, 도시된 바와 같이 코어(110)의 캐비티(111) 내에 전자부품(200)을 삽입하여 캐리어(C) 상에 위치하도록 한다. 전자부품(200)은 코어(110)의 두께와 동일한 높이을 가진 전자부품(200)이 삽입되는 것이 바람직하다.
상기 캐비티(111)에 전자부품(200)이 삽입되는 단계 이후에, 상기 전자부품(200)은 캐리어(C) 상에서 소정의 온도와 압력을 가하여 캐리어(C) 상에 고정되도록 할 수 있다. 전자부품(200)은 캐리어(C) 상에 고정될 때, 하면의 전체 또는 일부가 캐리어(C)의 접착부재(152) 상에 접촉될 수 있고, 바람직하게는 하면의 전체 또는 일부가 상기 접착부재(152) 상에 매립되게 할 수 있다.
상기에서 전자부품(200)에 소정의 압력과 온도를 가하여 전자부품(200)의 일부가 접착부재(152) 상에 매립되도록 하는 이유는, 이 후에 설명될 캐리어(C) 제거 단계에서 접착부재(152)의 잔사가 전자부품(200)의 일면에 남아있도록 하기 위함이다. 이에 대해서는 아래에서 좀 더 자세하게 후술하기로 한다.
다음, 도 4c는 코어 상에 상부 절연층이 형성된 상태의 단면도로서, 도시된 바와 같이 전자부품(200)이 내장된 코어(110)의 상부에 상부 절연층(120a)을 형성할 수 있다. 상부 절연층(120a)은 절연재의 적층에 의해서 형성될 수 있으며, 절연재의 가열, 압착에 의해서 소정의 두께로 경화될 수 있다. 이때, 절연재의 가열, 압착시 코어(110)의 캐비티(111)와 전자부품(200) 사이 공간으로 절연재의 일부가 유입되어 경화됨에 의해서 전자부품(200)이 고정될 수 있다. 이와 별도로 상부 절연층(120a)을 형성하기 전에 전자부품(200)과 캐비티(111)의 측벽 사이에는 별도의 접착제가 주입되어 전자부품(200)의 고정이 이루어지도록 할 수도 있다.
이 후에, 도 4d는 코어 상에서 캐리어가 제거된 상태의 단면도로서, 도시된 바와 같이 전자부품(200)이 내장된 코어(110)에 상부 절연층(120a)의 적층이 완료되면 코어(110) 하면에 부착된 캐리어(C)를 제거할 수 있다. 캐리어(C)는 베이스 필름(151)과 접착부재(152)의 복수층이 동시에 코어(110)의 하면에서 제거되는 바, 캐리어(C)의 제거시 전자부품(200)과의 접착면에 접착부재(152)의 일부가 잔사의 형태로 존재하도록 미제거될 수 있고, 잔사 형태의 접착부재(152)는 탄성체(203)로 기능하게 되며, 주로 코어(110) 또는 전자부품(200)보다 모듈러스가 낮은 엘라스토머 또는 PDMS 등의 수지재로 구성됨이 바람직하다.
상기 탄성체(203)는 접착부재(152)가 접촉된 전자부품(200)의 일면에 전체적으로 형성될 수 있으나, MLCC의 경우에는 외부전극(202)이 본체(201)의 외측으로 돌출됨에 따라 접착부재(152)와 주로 접촉되는 외부전극(202) 상에만 일부 형성될 수 있다. 이때, 캐리어(C)의 제거시 접착부재(152)의 잔사가 탄성체(203)로 형성되도록 하기 위해서는 캐비티(111)에 전자부품(200)을 삽입하는 단계에서 가열, 압착 시 특정 압력과 온도 이상으로 유지함이 바람직하다. 즉, 전자부품(200)의 고정시 특정 온도와 압력 이하로 유지되면 캐리어(C)의 제거시 접착부재(152)가 모두 제거되어 탄성체(203)를 구비할 수 없기 때문이다.
이와 같은 전자부품(200)의 삽입시, 가압 조건은 아래의 표 2를 통해 알 수 있는 데, 온도와 압력 조건을 2인자 4수준의 DOE를 통해 평가하였다. 표 2에 기재된 바와 같이 평가 결과 110℃ 이상, 30㎏f/㎠ 이상의 가압 조건에서 탄성체(203)로 기능하는 접착부재(152)의 잔사가 잔존할 수 있음을 알 수 있다.
다음으로, 도 4e는 하부 절연층이 적층된 상태의 단면도로서, 도시된 바와 같이 상부 절연층(120a)이 형성된 코어(110)를 뒤집어 상부 절연층(120a)의 반대면에 하부 절연층(120b)을 상부 절연층(120a)과 동일한 방식으로 적층할 수 있다. 하부 절연층(120b)도 가열, 압착에 의해 경화시켜 도 4e와 같이 절연층(120a)(120b)의 형성을 완료할 수 있다.
마지막으로, 도 4f는 상, 하부 절연층 상에 외부 회로층이 형성된 상태의 단면도로서, 도시된 바와 같이 상, 하부 절연층(120a)(120b) 상에 다수의 비아홀(121)을 형성하고, 비아홀(121) 내부와 상, 하부 절연층(120a)(120b) 상에 도금층을 형성하며, 도금층을 에칭하여 패터닝함에 의해서 외부 회로층(130)을 형성하고, 전자부품 내장 인쇄회로기판의 제작을 완료할 수 있다.
이때, 상기 상, 하부 절연층(120a)(120b) 상에 비아홀을 형성하는 단계에서, 탄성체(203)가 구비된 전자부품(200)의 외부전극(202)과 접촉되는 비아(121)는 상기 탄성체(203)를 관통하여 전기적으로 연결됨이 바람직하다.
그리고, 상기 탄성체(203)는 전자부품(200)의 외부전극(202) 상에 형성되되, 외부전극(202)의 일면에만 형성될 수 있고, 외부전극(202)의 양면에 모두 형성될 수도 있다.
전자부품 내장 인쇄회로기판의 전자부품 접합 신뢰성 평가
상기와 같은 제조공정을 통해 도 1과 같이 제작된 전자부품 내장 인쇄회로기판의 전자부품 접합 신뢰성을 표준 규격에 의해 실험하고, 그 결과를 살펴보면 아래와 같이 전자부품의 외주면에 탄성체를 형성하지 않고 인쇄회로기판을 제작한 경우보다 전자부품의 외주면에 탄성체를 형성하고 인쇄회로기판을 제작하였을 경우가 접합 신뢰성이 향상됨을 알 수 있다.
본 발명의 제조방법을 통해 제작된 전자부품 내장 인쇄회로기판에서 인쇄회로기판에 내장된 전자부품과 절연층의 접합 신뢰성 평가는 인쇄회로기판의 제작을 완료하고 도 5에 도시된 바와 같은 JESDEC-9702 표준 규격의 밴딩 시험에 의해 평가하였다. 인쇄회로기판의 밴딩 평가는 상용의 밴딩 평가 시험기를 통해 네개의 포인트 지점에 압력을 가하고, 100㎛의 깊이로 가압하여 휨을 발생시키고 2㎐의 빈도로 초당 2회씩 20000회의 밴딩을 반복하고 그 결과를 평가하였다.
이와 같은 규격에 의한 평가 결과, 인쇄회로기판의 내부에서 탄성체(203)가 형성된 전자부품(200)과 탄성체(203)가 형성되지 않은 전자부품(200)이 내장된 인쇄회로기판들을 비교하여 전자부품(200)과 절연층(120)의 내부박리(Delamination) 유무를 초음파 현미경을 통해 확인하였다. 도 6은 부품 내장 인쇄회로기판의 밴딩 시험 결과 전자부품과 절연층이 박리되지 않은 정상의 제품과 전자부품과 절연층이 박리된 불량 제품의 비교 사진으로 전자부품이 절연층에서 박리된 경우 오른쪽의 사진과 같이 전자부품의 박리 위치가 검은색으로 확인되고, 이는 인쇄회로기판의 단면 분석을 통해 실제로 전자부품과 절연층 간의 박리가 발생되었음을 확인하였다.
또한, 표 3에 기재한 바와 같이 전자부품의 외부전극에 탄성체를 형성한 경우와 전자부품의 외부전극에 탄성체를 형성하지 않은 경우의 밴딩 시험 결과를 살펴보면, 전자부품에 접합 코팅층을 형성한 두 가지 경우에 전자부품에 접합 코팅층을 형성하지 않은 경우보다 접합 신뢰성이 크게 향상되는 것을 확인할 수 있다.
이때, 표 3에 기재된 바와 같이 외부전극(202)에 탄성체(203)의 도포 유무에 따라 접합 신뢰성이 크게 개선됨을 알 수 있으며, 외부전극의 일면 또는 양면에 도포되는 것에 따라 접합 신뢰성의 향상 여부는 미비한 것으로 확인된다. 따라서, 본 발명에 따른 전자부품 내장 인쇄회로기판은 전자부품의 외부전극 중 어느 일면에 탄성체를 구비하여 접합 신뢰성을 향상시킴이 바람직하다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
110. 코어
111. 캐비티
112. 내부 회로층
120.120a 상,하부 절연층
121. 비아홀
130. 회로 패턴
200. 전자부품
201. 본체
202. 외부전극
203. 탄성체
111. 캐비티
112. 내부 회로층
120.120a 상,하부 절연층
121. 비아홀
130. 회로 패턴
200. 전자부품
201. 본체
202. 외부전극
203. 탄성체
Claims (16)
- 캐비티가 구비되고, 상, 하면에 내부 회로층이 형성된 코어;
상기 캐비티에 삽입되고, 외주면에 탄성체가 구비된 전자부품;
상기 코어의 상, 하부에 적층된 절연층;
상기 절연층 상에 패터닝된 외부 회로층; 및
상기 절연층에 상기 내부 회로층과 외부 회로층을 전기적으로 연결하는 비아;를 포함하고,
상기 비아 중 상기 전자부품과 접촉되는 비아는 상기 탄성체를 관통하여 연결되는 전자부품 내장 인쇄회로기판.
- 제1항에 있어서,
상기 전자부품은, 양측부에 구비된 외부전극들 및 상기 외부전극들 사이에 구비되는 본체를 포함하는 MLCC인 전자부품 내장 인쇄회로기판.
- 제2항에 있어서,
상기 탄성체는, 상기 전자부품의 측면을 제외한 양면 또는 일면에 구비된 전자부품 내장 인쇄회로기판.
- 제2항에 있어서,
상기 탄성체는, 상기 전자부품의 외부전극 상에 형성된 전자부품 내장 인쇄회로기판.
- 제1항에 있어서,
상기 탄성체를 관통하는 비아는 상기 전자부품의 외부전극에 일단부가 접촉되는 전자부품 내장 인쇄회로기판.
- 제1항에 있어서,
상기 탄성체는, 엘라스토머 또는 PDMS 중 어느 하나인 전자부품 내장 인쇄회로기판.
- 제6항에 있어서,
상기 탄성체는, 엘라스토머 또는 PDMS 중 어느 하나 외에 Rubber, Low Density polyethylene4, HDPE, Polyproylene, Bacteriophage capside5, PET, Polystyrene, Nyion, Diomond frustules, Midium-density fiberboard(MDF)7 중 어느 하나인 전자부품 내장 인쇄회로기판.
- 제1항에 있어서,
상기 절연층은, 상기 캐비티 및 상기 전자부품 사이의 공간을 충진하는 전자부품 내장 인쇄회로기판.
- 상, 하면에 내부 회로층이 구비된 코어에 캐비티를 형성하는 단계;
상기 코어의 하면에 베이스 필름 상에 접착부재가 적층된 캐리어를 부착하는 단계;
상기 캐비티 내에 전자부품을 삽입하고, 상기 전자부품을 그 상부에서 소정의 온도와 압력을 가하여 상기 캐리어 상에 고정하는 단계;
상기 전자부품이 내장된 상기 코어의 상부에 상부 절연층을 형성하는 단계;
상기 코어의 하면에 부착된 캐리어를 제거하되, 상기 전자부품의 외주면에 상기 접착부재의 일부가 잔사 형태로 잔존하도록 상기 캐리어를 제거하는 단계;
상기 상부 절연층이 형성된 상기 코어의 반대면에 하부 절연층을 형성하는 단계;
상기 상, 하부 절연층 상에 비아를 통해 상기 전자부품과 전기적으로 연결되는 외부 회로층을 형성하는 단계;
를 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
- 제9항에 있어서,
상기 캐리어를 제거하는 단계에서,
상기 전자부품의 외주면에 미제거된 접착부재는 탄성체로 기능하는 전자부품 내장 인쇄회로기판의 제조방법.
- 제9항에 있어서,
상기 접착부재는, 상기 코어 및 전자부품보다 모듈러스가 낮은 엘라스토머 또는 PDMS 중 어느 하나인 전자부품 내장 인쇄회로기판의 제조방법.
- 제11항에 있어서,
상기 접착부재는, 엘라스토머 또는 PDMS 중 어느 하나 외에 Rubber, Low Density polyethylene4, HDPE, Polyproylene, Bacteriophage capside5, PET, Polystyrene, Nyion, Diomond frustules, Midium-density fiberboard(MDF)7 중 어느 하나인 전자부품 내장 인쇄회로기판의 제조방법.
- 제9항에 있어서,
상기 캐비티 내에 상기 전자부품을 삽입하는 단계에서,
상기 전자부품은, 110℃ 이상의 온도 조건에서 30㎏f/㎠ 이상의 압력에 의해 상기 전자부품의 하면이 상기 캐리어의 접착부재 상에 일부 매립되게 가압되는 전자부품 내장 인쇄회로기판의 제조방법.
- 제10항에 있어서,
상기 캐리어를 제거하는 단계에서,
상기 탄성체는, 상기 전자부품의 하면에 형성되되, 상기 전자부품 중 응력이 집중되는 상기 외부전극 상에 형성되는 전자부품 내장 인쇄회로기판의 제조방법.
- 제10항에 있어서,
상기 상, 하부 절연층에 형성된 상기 비아 중 상기 전자부품과 연결되는 비아는 상기 외부전극과 접촉되고, 상기 외부전극에 형성된 상기 탄성체를 관통하여 전기적으로 연결되는 전자부품 내장 인쇄회로기판의 제조방법.
- 제9항에 있어서,
상기 외부 회로층을 형성하는 단계 이후에는,
상기 상, 하부 절연층상에 노출된 상기 외부 회로층 이외의 부분들을 보호하기 위한 솔더 레지스트층을 형성하는 단계를 더 포함하는 전자부품 내장 인쇄회로기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130119275A KR101522780B1 (ko) | 2013-10-07 | 2013-10-07 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
| JP2014067221A JP2015076599A (ja) | 2013-10-07 | 2014-03-27 | 電子部品内蔵印刷回路基板及びその製造方法 |
| US14/272,961 US20150096789A1 (en) | 2013-10-07 | 2014-05-08 | Electronic component embedded printed circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130119275A KR101522780B1 (ko) | 2013-10-07 | 2013-10-07 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150040582A true KR20150040582A (ko) | 2015-04-15 |
| KR101522780B1 KR101522780B1 (ko) | 2015-05-26 |
Family
ID=52776064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130119275A KR101522780B1 (ko) | 2013-10-07 | 2013-10-07 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150096789A1 (ko) |
| JP (1) | JP2015076599A (ko) |
| KR (1) | KR101522780B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150366081A1 (en) * | 2014-06-15 | 2015-12-17 | Unimicron Technology Corp. | Manufacturing method for circuit structure embedded with electronic device |
| TWI553792B (zh) * | 2014-12-02 | 2016-10-11 | 旭德科技股份有限公司 | 封裝結構及其製作方法 |
| JP6561745B2 (ja) | 2015-10-02 | 2019-08-21 | 株式会社村田製作所 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
| KR102567364B1 (ko) | 2016-01-27 | 2023-08-16 | 삼성전자주식회사 | 안테나 보조 장치 및 이를 포함하는 전자 장치 |
| JP6822192B2 (ja) * | 2017-02-13 | 2021-01-27 | Tdk株式会社 | 電子部品内蔵基板 |
| JP6780741B2 (ja) * | 2019-05-31 | 2020-11-04 | 株式会社村田製作所 | インダクタ部品、パッケージ部品およびスィッチングレギュレータ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4740406B2 (ja) * | 2000-02-09 | 2011-08-03 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP4604893B2 (ja) * | 2005-07-19 | 2011-01-05 | 住友電気工業株式会社 | 複合多孔質樹脂基材及びその製造方法 |
| TWI393511B (zh) * | 2007-05-29 | 2013-04-11 | Panasonic Corp | Dimensional printed wiring board and manufacturing method thereof |
| US7767496B2 (en) * | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
| JPWO2009118950A1 (ja) * | 2008-03-27 | 2011-07-21 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| US8299366B2 (en) * | 2009-05-29 | 2012-10-30 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| KR101084252B1 (ko) * | 2010-03-05 | 2011-11-17 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
| JP5001395B2 (ja) * | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
| JP2013038374A (ja) * | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | 配線板及びその製造方法 |
| JP2012204831A (ja) * | 2011-03-23 | 2012-10-22 | Ibiden Co Ltd | 電子部品内蔵配線板及びその製造方法 |
| KR20130032529A (ko) * | 2011-09-23 | 2013-04-02 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2013084692A (ja) * | 2011-10-06 | 2013-05-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
| US20140049928A1 (en) * | 2012-08-17 | 2014-02-20 | Taiyo Yuden Co., Ltd. | Substrate with built-in electronic component |
-
2013
- 2013-10-07 KR KR1020130119275A patent/KR101522780B1/ko active IP Right Grant
-
2014
- 2014-03-27 JP JP2014067221A patent/JP2015076599A/ja active Pending
- 2014-05-08 US US14/272,961 patent/US20150096789A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015076599A (ja) | 2015-04-20 |
| KR101522780B1 (ko) | 2015-05-26 |
| US20150096789A1 (en) | 2015-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
| KR100650614B1 (ko) | 다층기판 제조방법 | |
| KR101522780B1 (ko) | 전자부품 내장 인쇄회로기판 및 그 제조방법 | |
| KR101109702B1 (ko) | 전자 부품 실장 구조의 제조 방법 | |
| JP5395360B2 (ja) | 電子部品内蔵基板の製造方法 | |
| KR102032171B1 (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| US8780572B2 (en) | Printed circuit board having electronic component | |
| JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
| WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
| KR101104210B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| KR101018281B1 (ko) | 수동소자 내장형 인쇄회로기판 제조 방법 | |
| CN105744747A (zh) | 布线基板的制造方法 | |
| KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
| JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
| TWI530240B (zh) | 電路板及其製作方法 | |
| JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
| JP6195514B2 (ja) | 配線基板およびその製造方法 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP5766387B2 (ja) | 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板 | |
| WO2018096830A1 (ja) | 電子部品及びその製造方法 | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR101522787B1 (ko) | 부품 내장 인쇄회로기판 | |
| JP2008311508A (ja) | 電子部品パッケージおよびその製造方法 | |
| JP2010283268A (ja) | 部品内蔵基板の製造方法および部品内蔵基板 | |
| JP4470452B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 5 |