JPWO2019194200A1 - 部品内蔵基板 - Google Patents

Abstract

【課題】放熱効率の向上と、実装面と内蔵部品との間の配線長の短縮を実現することができる部品内蔵基板を提供する。【解決手段】本発明の一形態に係る部品内蔵基板は、金属製のコア基材と、半導体素子と、第１の樹脂層と、多層配線層と、層間接続部とを具備する。半導体素子は、コア基材よりも小さい厚みを有し、キャビティに収容され、コア基材の中心よりも第１の主面側に位置する。第１の樹脂層は、キャビティに充填され、半導体素子を封止する。多層配線層は、第１の主面側に配置された第１の配線パターンと、第２の主面側に配置された第２の配線パターンとを有する。層間接続部は、第１の配線パターンと半導体素子との間に第１の高さで形成された第１のビアと、第２の配線パターンと半導体素子との間に前記第１の高さよりも大きい第２の高さで形成された第２のビアとを有する。

Description

本発明は、金属製のコア基材に半導体素子を内蔵した部品内蔵基板に関する。

電子機器に対するニーズは情報通信産業の拡大に伴い多様化し、開発や量産開始の早期化に対するニーズも高まっている。特にスマートフォンでは、電話としての基本機能に加えて、インターネット、電子メール、カメラ、ＧＰＳ、無線ＬＡＮ、ワンセグテレビなどの多様な機能が追加され、機種も増加している。高機能なスマートフォンでは、電池容量の向上が課題となっており、メインボードの高密度実装化、小型・薄型化、及び機能ブロックのモジュール化が進められている。

一方、電源回路は、大電流を消費するため発熱しやすく、また、コンデンサや抵抗といった受動部品と比べてサイズが大きいコイル部品が必要なため、小型化が難しい。部品内蔵基板等の三次元実装技術を用いて、コイル以外の部品を基板に内蔵することは電源モジュールにも有効であるが、表層実装基板と比べて熱密度が増大するため、内蔵部品が発する熱を効率よく伝達することが求められる。このため近年では、金属製のコア基材を有する部品内蔵基板が広く用いられている（例えば特許文献１参照）。

特開２０１４−３８９３３号公報

金属製のコア基材を有する部品内蔵基板においては、内蔵部品の放熱効率の更なる向上と、実装面に搭載される電子部品との間の配線長の短縮が求められる。

以上のような事情に鑑み、本発明の目的は、放熱効率の向上と、実装面と内蔵部品との間の配線長の短縮を実現することができる部品内蔵基板を提供することにある。

上記目的を達成するため、本発明の一形態に係る部品内蔵基板は、金属製のコア基材と、半導体素子と、第１の樹脂層と、多層配線層と、層間接続部とを具備する。
前記コア基材は、第１の主面と、前記第１の主面とは反対側の第２の主面と、前記第１の主面と前記第２の主面との間を貫通するキャビティとを有する。
前記半導体素子は、前記コア基材よりも小さい厚みを有し、前記キャビティに収容され、前記コア基材の中心よりも前記第１の主面側に位置する。
前記第１の樹脂層は、前記キャビティに充填され、前記半導体素子を封止する。
前記多層配線層は、前記第１の主面側に配置された第１の配線パターンと、前記第２の主面側に配置された第２の配線パターンとを有する。
前記層間接続部は、前記第１の配線パターンと前記半導体素子との間に第１の高さで形成された第１のビアと、前記第２の配線パターンと前記半導体素子との間に前記第１の高さよりも大きい第２の高さで形成された第２のビアとを有する。

上記部品内蔵基板においては、半導体素子がコア基材の中心よりも第１の主面側に位置しているため、第１の配線パターンとの配線長を比較的短くすることができる。また、第２の配線パターンと連絡する第２のビアを第１のビアよりも大きな径で形成することができるため、当該第２のビアをサーマルビアとして機能させることが可能となり、これにより半導体素子の放熱効率の向上を図ることができる。

前記第２のビアは、前記第２の配線パターンと前記半導体素子との間を電気的に接続する表面導体層と、前記表面導体層の内部に充填された第２の樹脂層とを含んでもよい。
前記第２の樹脂層の代わりに、導電性ペーストまたはＣｕめっきで前記表面導体層の内部が充填されても良い。

前記第２のビアは、前記第１のビアよりも大きな径で形成されてもよい。

前記キャビティは、内方に向かって突出する環状突起部を含む内壁面を有し、前記半導体素子は、前記環状突起部と前記第１の主面との間に配置されてもよい。

前記部品内蔵基板は、前記第１の主面側に搭載され、前記半導体素子と電気的に接続される電子部品をさらに具備してもよい。

以上述べたように、本発明によれば、放熱効率の向上と、実装面と内蔵部品との間の配線長の短縮を実現することができる。

本発明の一実施形態に係る部品内蔵基板を備えた回路モジュールの外観斜視図である。 上記回路モジュールの要部の概略側断面図である。 上記部品内蔵基板の要部概略側断面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。

図１は、本発明の一実施形態に係る部品内蔵基板１０を備えた回路モジュール１００の外観斜視図、図２は回路モジュール１００の要部の概略側断面図、図３は部品内蔵基板１０の要部概略側断面図である。
なお、各図においてＸ軸、Ｙ軸及びＺ軸は、相互に直交する３軸方向を示しており、図２及び図３はそれぞれＹ軸方向から見た断面図である。

本実施形態の回路モジュール１００は、部品内蔵基板１０と、部品内蔵基板１０の表面（部品実装面）に実装された複数の電子部品２１と、部品内蔵基板１０の内部に収容された内蔵部品としての半導体素子２２と、電子部品２１を覆うモールド部３０とを備える。

回路モジュール１００においては、電子部品２１と半導体素子２２を含む所定の電子回路が三次元的に構築されている。回路モジュール１００は、部品内蔵基板１０の裏面（端子面）に設けられた外部接続端子３１を介して、図示しない実装基板（マザーボード）上に半田付け実装することが可能に構成される。

続いて、部品内蔵基板１０の詳細について説明する。

図２に示すように、部品内蔵基板１０は、金属製のコア基材１１０、外装部１２０、半導体素子２２、多層配線層１３０（第１の配線パターン１３１及び第２の配線パターン１３２）、第１の樹脂層１４０及び層間接続部１５０（第１のビア１５１及び第２のビア１５２）を有する基板モジュールである。

コア基材１１０は、銅や銅合金（銅を主材料とした金属）、ステンレス鋼等の鉄合金（鉄を主材料とした金属）などの所定厚み（例えば、３５〜５００μｍ）の金属板で構成される。コア基材１１０の平面形状は矩形であり、第１の主面１１１と、第２の主面１１２と、４つの側面１１３とを有する。コア基材１１０の内側には、半導体素子２２を収容する第１のキャビティ部Ｃ１と層間接続用のスルーホールＶを収容する第２のキャビティ部Ｃ２を含む複数のキャビティが形成されている。

外装部１２０は、第１の絶縁層１２１と、第２の絶縁層１２２と、第３の絶縁層１２３との積層構造を有する。第１の絶縁層１２１は、コア基材１１０の第１の主面１１１を被覆し、第２の絶縁層１２２は、コア基材１１０の第２の主面１１２を被覆する。第３の絶縁層１２３は、コア基材１１０の側面１１３を被覆する。

第１の絶縁層１２１、第２の絶縁層１２２及び第３の絶縁層１２３は、典型的には、同一の合成樹脂材料で構成され、例えば、エポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂、ポリイミド樹脂、あるいはこれにガラス繊維等のフィラーが混合された複合材料で構成される。

第１の配線パターン１３１は第１の主面１１１側に配置され、第２の配線パターン１３２は第２の主面１２側に配置される。すなわち、第１の配線パターン１３１は、第１の絶縁層１２１を介してコア基材１１０の第１の主面１１１に設けられ、第２の配線パターン１３２は、第２の絶縁層１２２を介してコア基材１１０の第２の主面１１２に設けられる。

第１の配線パターン１３１及び第２の配線パターン１３２は、典型的には銅箔で構成され、任意の形状にパターン形成される。特に、この配線パターンは、ビアやスルーホール上を覆うパッドまたは電極、電子部品と接続される電極、このパッドまたは電極と一体の配線等からなる。第１の配線パターン１３１の一部は、第１の絶縁層１２１を貫通するビアを介してコア基材１１０の第１の主面１１１に接続される。第２の配線パターン１３２の一部は、第２の絶縁層１２２を貫通するビアを介してコア基材１１０の第２の主面１１２に接続される。ここで、コア基材１１０との接続は、主にＧＮＤ接地が目的で電圧の安定等に寄与する。

第１の配線パターン１３１及び第２の配線パターン１３２は、ソルダレジストＳＲ１、ＳＲ２等の絶縁性保護膜により被覆される。ソルダレジストＳＲ１，ＳＲ２は適宜の位置に開口部を有し、これらの開口部を介して、第１の配線パターン１３１が電子部品２１の端子部に、第２の配線パターン１３２が外部接続端子３１にそれぞれ接続される。第１の配線パターン１３１が形成される基板表面は、電子部品２１が表面実装される実装面として構成される。外部接続端子３１は、例えば、半田などのロウ材からなる。

第１のキャビティ部Ｃ１に収容される半導体素子２２は、コア基材１１０の半分以下の厚みを有する。半導体素子２２は、典型的には、ＩＣ部品やディスクリート部品が用いられ、本実施形態では、大電流が流れるパワートランジスタが用いられる。パワートランジスタとしては、ＳｉからなるＢｉＰトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴなど、また、ＳｉＣやＧａＮなどからなるトランジスタが挙げられる。実装面に搭載される電子部品２１としては、コンデンサ部品やコイル部品など、典型的には半導体素子２２よりも大型の電子部品が用いられる。

半導体素子２２は、フェイスアップで、その能動面を第１の主面１１１側に向けて第１のキャビティ部Ｃ１に収容される。半導体素子２２は、コア基材１１０の中心よりも第１の主面１１１側に位置する。本実施形態において半導体素子２２の表面または電極は、コア基材１１０の第１の主面１１１と同一平面上に配置される。

第１の樹脂層１４０は、第１のキャビティ部Ｃ１及び第２のキャビティ部Ｃ２の内部に充填され、半導体素子２２を封止する電気絶縁性の樹脂材料で構成される。第１の樹脂層１４０は、典型的には、第１〜第３の絶縁層１２１〜１２３と同種の又は同一の有機材料を含む絶縁材料で構成される。これにより、外装部１２０との親和性が高められるため、外装部１２０に対する第１の樹脂層１４０の密着性が高まる。第１の樹脂層１４０は、外装部１２０の構成材料と同様に、ガラスまたは炭素からなる繊維、ガラスクロス、シリコン酸化物、酸化アルミニウム、炭酸カルシウム等の無機フィラーを含有してもよい。

層間接続部１５０は、第１のビア１５１と、第２のビア１５２とを有する。第１のビア１５１は、第１の配線パターン１３１と半導体素子２２（の能動面）との間に形成される。第２のビア１５２は、第２の配線パターン１３２と半導体素子２２（の非能動面）との間に形成される。

半導体素子２２は上述のように第１のキャビティ部Ｃ１の内部においてコア基材１１０の中心よりも第１の主面１１１側に位置し、本実施形態では、半導体素子２２の表面または電極は第１の主面１１１と実質的に同一平面上に位置する。第１のビア１５１は、第１の絶縁層１２１を介して第１の配線パターン１３１と半導体素子２２の能動面との間に接続され、第２のビア１５２は、第２の絶縁層１２２及び第１の樹脂層１４０を介して第２の配線パターン１３２と半導体素子２２の非能動面（裏面電極）との間に接続される。第１の絶縁層１２１及び第２の絶縁層１２２は第１の主面１１１及び第２の主面１１２上に概ね同一の厚みで形成されるため、第１のビア１５１の高さ（あるいは深さ）は、第２のビア１５２の高さ（あるいは深さ）よりも小さい（低い）。

一般に、ビアの高さ（あるいは深さ）が大きくなるほど、ビアの最大径は大きくなる傾向にある。したがって本実施形態においては、第１のビア１５１にあっては、第２のビア１５２よりも微細なピッチで形成することが可能となり、第２のビア１５２にあっては、第１のビアよりも低抵抗なビアを形成することが可能となる。したがって、第２のビア１５２を介して半導体素子２２から第２の配線パターン１３２へ大電流を流す場合とか、第２のビア１５２を半導体素子２２の放熱のためのサーマルビアとして機能させる場合に有利となる。また、第２のビア１５２が全て導体で形成される場合、基板を構成する周辺の樹脂、絶縁層の方が熱膨張係数（α）の値が大きいため、基板に反りを与えてしまう。その結果、配線パターンとビアの接続部分、半導体素子とビアとの接続部に応力が加わり、コンタクト不良が生じてしまう。しかしながら、ビアの高さ（深さ）があるため、ビア自体がたわみ、αのミスマッチによるクラックを防止できる。詳しくは後述する。

図３に示すように、第２のビア１５２は、第２の配線パターン１３２と半導体素子２２との間を電気的に接続する表面導体層５２１と、表面導体層５２１の内部に充填された第２の樹脂層５２２とを含む。表面導体層５２１は、第２の絶縁層１２２及び第１の樹脂層１４０にレーザ加工法等により穿設された孔部の内壁面に形成された銅めっき等の導体めっきで構成される。第２の樹脂層５２２は、典型的には、第２の絶縁層１２２を構成する樹脂材料で構成され、第２の絶縁層１２２の形成と同時に形成される。

第２のビア１５２の数は特に限定されず、単数でもよいが、典型的には複数設けられる。すべての第２のビア１５２は、半導体素子２２と第２の配線パターン１３２との間に接続される場合に限られず、第２のビア１５２の一部が、半導体素子２２と、コア基材１１０に電気的に接続される適宜の配線パターンとの間に接続されてもよい。

以上のように構成される本実施形態の部品内蔵基板１０においては、半導体素子２２の表面（能動面）及び裏面（非能動面）にそれぞれ第１のビア１５１及び第２のビア１５２が設けられているため、部品の片面にのみビアを接続する場合と比較して、抵抗値及び熱抵抗が下がることで導電経路及び伝熱経路が短くなる。また、サーマルビアを設けることが容易となり、半導体素子２２の非能動面の放熱性を高めることができる。

また本実施形態によれば、半導体素子２２が第１のキャビティ部Ｃ１においてコア基材１１０の中心よりも第１の主面１１１側に位置するため、第１のビア１５１で微細な信号配線を形成するとともに、第２のビア１５２で大電流が流れる配線や放熱ラインを形成することができる。このように、半導体素子２２の表裏で配線密度を異ならせたり、放熱ラインと微細の信号配線とを分けたりすることで、基板の小型化、薄型化を実現することができる。

さらに、第２のビア１５２が表面導体層５２１と第２の樹脂層５２２とにより構成されているため、第２のビア１５２が金属等の導体で充填される場合と比較して、部品内蔵基板１０に作用する曲げ応力等の外力に対して所定の応力緩和機能をもたせることができる。このため、第２のビア１５２が比較的高く（あるいは深く）形成される場合でも、所望とする接続信頼性を確保することができる。ただし、第２のビア１５２が金属等の導体で充填される場合でも、ビアの高さ（深さ）を大きくするほど、ビアがたわむため、αのミスマッチによるクラックが生じ難くなり、安定した接続を保つことができる。

さらに、半導体素子２２を第１の主面１１１側に偏って配置することで、以下のような作用効果を得ることができる。

例えば、第１のキャビティ部Ｃ１及び第２のキャビティ部Ｃ２は、ウェットエッチング法によって形成される。本実施形態において各キャビティ部Ｃ１，Ｃ２は、コア層１１０の第１の主面１１１及び第２の主面１１２の所定領域をそれぞれハーフエッチングすることで形成される。このため、両ハーフエッチング領域の合流部に相当する内壁面には、キャビティ部Ｃ１，Ｃ２の内方に突出する環状の突起部（環状突起部）Ｃｐが形成される場合がある（図３参照）。

上述のように本実施形態においては、半導体素子２２が第１のキャビティ部Ｃ１においてコア基材１１０の中心よりも第１の主面１１１側に位置している。半導体素子２２は、コア層１１０の厚み方向（Ｚ軸方向）と直交する方向に環状突起部Ｃｐの先端と対向しない位置に配置されることが好ましく、典型的には、環状突起部Ｃｐと第１の主面１１１との間に配置される。これにより、環状突起部Ｃｐと半導体素子２２の周面との絶縁距離を確保しやすくなるため、半導体素子２２の絶縁耐圧を向上させることができる。

また、本実施形態に於いて、電子部品２１が、単品で、コア基材表面の面積の占有比率で、本部品内蔵基板の５０％から１００％に近い程の占有率であったり、複数の素子で５０％から１００％に近い程の占有率であったりする場合がある。その場合、電子部品２１とコア基材１１０表面との間の接続部は、電子部品２１やモールド部３０の剛性によってある程度の信頼性確保につながる。一方、コア基材１１０の裏面側は、この剛性に寄与する部材が設けられていない。よってコア基材１１０の裏面側は、大きく反りの力が加わることになる。特に第２のビア１５２を金属で完全に埋めてしまうと、その硬さのため、第２のビア１５２と半導体素子２２とのコンタクト部分、第２のビア１５２と第２の配線パターン１３２とのコンタクト部分には、大きな応力が加わることになる。しかしながら、本実施形態の様に、ビア１５２の内部に第２の樹脂層５２２を充填する事により、ビア１５２自体に柔軟性が発生し、第２のビア１５２と第２の配線パターン１３２とのコンタクト不良を抑止することができる。

更には、第１のビア１５１が薄く、または浅く形成される事から、電子部品２１との間で以下のメリットが発生する。
電子部品２１がコンデンサである場合、ノイズ吸収が急峻であり、半導体素子２２の誤動作を防止できる。また電子部品２１がソレノイドであれば、ソレノイドと半導体素子の間でノイズを拾うことが少なくなる。この様に、半導体素子であるパワートランジスタから電子部品への電流は、パスが短く、抵抗値が小さくなり、信号処理として有効となる。
電流の流れを考えると、図２において右側の外部端子３１からスルーホールＶを介して電子部品に流れ、そして電子部品２１から第１のビア１５１を介して縦型のトランジスタ２２を流れ、その電流は第２のビア１５２を介して左側の外部端子３１へと流れる。またはその逆で電流が流れる。特に、トランジスタ２２は、多層基板の厚み方向に、流れるため発熱し第２のビア１５２が深いため、その径も第１のビアよりも大きいため、サーマルビアとして大きく寄与する。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば以上の実施形態では、例えば以上の実施形態では、部品内蔵基板１０の両主面に形成される配線層（配線パターン）の数をそれぞれ１層としたが、これに限られず、２層以上の多層配線構造が採用されてもよい。この場合、配線パターン１３１，１３２の上に層間絶縁膜を介して配線層がさらに形成される。

また、以上の実施形態では、コア基材１１０が半導体素子２２を収容する第１のキャビティ部Ｃ１を有する例について説明したが、内蔵部品を収容するキャビティ部の数は１つに限られず、複数あってもよい。この場合、収容される内蔵部品は半導体素子に限られず、コンデンサや抵抗素子等の受動部品であってもよい。

１０…部品内蔵基板
２１…電子部品
２２…半導体素子
１００…回路モジュール
１１０…コア基材
１１１…第１の主面
１１２…第２の主面
１３０…多層配線層
１３１…第１の配線パターン
１３２…第２の配線パターン
１４０…第１の樹脂層
１５０…層間接続部
１５１…第１のビア
１５２…第２のビア
５２１…表面導体層
５２２…第２の樹脂層
Ｃ１…第１のキャビティ部
Ｃｐ…環状突起部

Claims (7)

1. 第１の主面と、前記第１の主面とは反対側の第２の主面と、前記第１の主面と前記第２の主面との間を貫通するキャビティとを有する金属製のコア基材と
   前記コア基材よりも小さい厚みを有し、前記キャビティに収容され、前記コア基材の中心よりも前記第１の主面側に位置する半導体素子と、
   前記キャビティに充填され、前記半導体素子を封止する第１の樹脂層と、
   前記第１の主面側に配置された第１の配線パターンと、前記第２の主面側に配置された第２の配線パターンとを有する多層配線層と、
   前記第１の配線パターンと前記半導体素子との間に第１の高さで形成された第１のビアと、前記第２の配線パターンと前記半導体素子との間に前記第１の高さよりも大きい第２の高さで形成された第２のビアとを有する層間接続部と
   を具備する部品内蔵基板。
2. 請求項１に記載の部品内蔵基板であって、
   前記第２のビアは、前記第２の配線パターンと前記半導体素子との間を電気的に接続する表面導体層と、前記表面導体層の内部に充填された第２の樹脂層とを含む
   部品内蔵基板。
3. 請求項１又は２に記載の部品内蔵基板であって、
   前記第２のビアは、前記第１のビアよりも大きな径で形成される
   部品内蔵基板。
4. 請求項１〜３のいずれか１つに記載の部品内蔵基板であって、
   前記キャビティは、内方に向かって突出する環状突起部を含む内壁面を有し、
   前記半導体素子は、前記環状突起部と前記第１の主面との間に配置される
   部品内蔵基板。
5. 請求項１〜４のいずれか１つに記載の部品内蔵基板であって、
   前記第１の主面側に搭載され、前記半導体素子と電気的に接続される電子部品をさらに具備する
   部品内蔵基板。
6. 互いに対向する第１の主面および第２の主面を有する金属製のコア基材と、
   前記第１の主面および前記第２の主面にそれぞれ絶縁処理されて設けられた第１の配線パターンおよび第２の配線パターンと、
   前記第１の配線パターンと電気的に接続され、前記第１の主面側に実装され前記第１の主面の面積の５０％以上を占有する少なくとも一つの電子部品と、
   前記第１の主面に設けられ前記電子部を覆うモールド部と、
   前記コア基材に設けられたキャビティと、
   前記キャビティに設けられ、前記第１の主面側に偏って配置された、前記コア基材の厚みよりも薄いパワー半導体素子と、
   前記半導体素子の前記第１の主面側の表面に設けられた第１のビアと、
   前記半導体素子の前記第２の主面側の裏面に設けられ、前記第１のビアよりも長い第２のビアと、
   を具備し、
   前記第２のビアは、その内側表面に設けられた表面導体層と、前記表面導体層で構成される空間に充填された第２の樹脂層と、を有する
   部品内蔵基板。
7. 請求項６に記載の部品内蔵基板であって、
   前記電子部品は、チップコンデンサまたはソレノイドであり、
   前記パワー半導体素子は、縦型のトランジスタ、パワーＭＯＳ、ＩＧＢＴ、ＳｉＣまたはＧａＮから成る
   部品内蔵基板。

Images