CN107342268B - 半导体装置封装 - Google Patents

半导体装置封装 Download PDF

Info

Publication number
CN107342268B
CN107342268B CN201710165705.2A CN201710165705A CN107342268B CN 107342268 B CN107342268 B CN 107342268B CN 201710165705 A CN201710165705 A CN 201710165705A CN 107342268 B CN107342268 B CN 107342268B
Authority
CN
China
Prior art keywords
semiconductor device
coil
device package
conductive metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710165705.2A
Other languages
English (en)
Other versions
CN107342268A (zh
Inventor
余振华
黄子松
蔡豪益
曾明鸿
郭鸿毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107342268A publication Critical patent/CN107342268A/zh
Application granted granted Critical
Publication of CN107342268B publication Critical patent/CN107342268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/79—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for data transfer in combination with power transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

本公开部分实施例提供一种半导体装置封装。半导体装置封装包括一半导体装置。半导体装置封装也包括配置用于在磁流通过时产生电流的一线圈。半导体装置封装还包括环绕半导体装置以及线圈的一成型材料。并且，半导体装置封装包括位于成型材料之上的一导电金属件。一开口形成于导电金属件之上。

Description

半导体装置封装
技术领域
本发明实施例涉及一种半导体装置封装，特别涉及一种应用于以无线方式进行充电的半导体装置封装。
背景技术
半导体装置被用于多种电子应用，例如个人电脑、移动电话、数字相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上按序沉积绝缘或介电层材料、导电层材料以及半导体层材料，接着使用微影制程图案化所形成的各种材料层，以形成电路组件和零件于此半导体基板之上。通常数十个或数百个集成电路是在一个半导体晶圆上进行制造。各个晶粒是通过沿着划线对集成电路进行切割而分离。接着，各个晶粒个别例如在多个芯片模块中进行封装，或者在其他种类的封装中进行封装。
当半导体装置应用至电子设备时，一个电源供应元件通常连结至晶粒以供应电力并且以无线充电系统进行充电。在无线充电系统中，能量在充电站进行转换并产生电磁场至电子设备。在电子设备内的一感应线圈接收来自电磁场的能量并转换回电流，以对电池进行充电。
然而，该方法的一个缺点是，电子设备和充电站之间的能量损失的可能性造成充电效能降低。因此，需要一种方法以增强无线充电的效能。
发明内容
本发明部分实施例提供一种半导体装置封装。半导体装置封装包括一半导体装置。半导体装置封装还包括配置用于在磁流通过该线圈时产生电流的一线圈。半导体装置封装也包括环绕半导体装置以及线圈的一成型材料。另外，半导体装置封装包括位于成型材料之上的一导电金属件，一开口形成于导电金属件之上。
本发明部分实施例提供一种电子设备。电子设备包括一壳体。电子设备还包括放置于壳体内的一半导体装置。电子设备也包括放置于壳体并配置相邻半导体装置的一线圈。线圈是配置用于在磁流通过线圈时产生一电流。另外，电子设备包括放置于壳体并与线圈沿一轴线配置的导电金属件一开口形成于导电金属件，并且至少一通道形成于导电金属件之上，通道连结开口至导电金属件的边缘。
本发明部分实施例提供一种封装一半导体装置的方法。上述方法包括连接一半导体装置至重布层上方。上述方法还包括形成一成型材料在半导体装置与线圈上方。上述方法也包括形成一导电金属件在成型材料上方。重布层以及导电金属件位于成型材料的两侧。一开口形成于导电金属件之上以允许磁流通过。
附图说明
图1显示根据部分实施例的一电子设备以及一充电站的示意图。
图2显示根据本公开的部分实施例的导电金属件的上视图。
图3显示根据本公开的部分实施例的导电金属件的上视图。
图4显示根据本公开的部分实施例的导电金属件的上视图。
图5显示根据本公开的部分实施例的导电金属件的上视图。
图6显示根据本公开的部分实施例的导电金属件的上视图。
图7显示根据本公开的部分实施例的半导体装置封装的剖视图。
图8为部分实施例制造半导体装置封装的方法的流程图。
图9显示根据本公开的部分实施例的一电子设备的示意图。
图10显示根据本公开的部分实施例的一电子设备的示意图。
图11显示根据本公开的部分实施例的一电子设备的示意图。
附图标记说明：
10、10e、10f、10g～电子设备
11、11e、11f～壳体
111、111e、111f～盖板
113e、113f～穿孔
114f～通道
13～半导体装置封装
131～半导体装置
133～线圈
135、135a、135b、135c、135d、135g～导电金属件
1350、1350a、1350b、1350c、1350d～边缘
1351a、1351b、1351c、1351d～子部件
136、136d～开口
137、137d～通道
137c1～通道
137c2～通道
1371～内侧缘
140～重布层
141～绝缘材料
142～第一群接点
143～线结构
144～第二群接点
146～成型材料
147～介电层
148～介电层
149～铁氧磁体材料
15～电源供应件
20～充电站
211～交流电
212～传导线圈
213～主线圈
30～方法
31、32、33、34、35～程序
B1～磁流
B2～磁流
C1、C2～中心
I1～电流
I2～电流
I3～涡电流
S～轴线
具体实施方式
以下的公开内容提供许多不同的实施例或范例，以实施本发明的不同特征。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化发明的说明。当然，这些特定的范例并非用以限定本发明。例如，若是本说明书以下的公开内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与上述第二特征可能未直接接触的实施例。另外，本发明的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或特征部件与另一(多)元件或(多)特征部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语等。可以理解的是，除了附图所示出的的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。可以理解的是，在所述方法之前、期间及之后，可提供额外的操作步骤，且在某些方法实施例中，所述的某些操作步骤可被替代或省略。
应注意的是，此处所讨论的实施例可能未必叙述出可能存在于结构内的每一个部件或特征。举例来说，附图中可能省略一个或多个部件，例如当部件的讨论说明可能足以传达实施例的各个样态时可能将其从附图中省略。再者，此处所讨论的方法实施例可能以特定的进行顺序来讨论，然而在其他方法实施例中，可以以任何合理的顺序进行。
图1显示根据部分实施例的一电子设备10以及一充电站的示意图。在部分实施例中，电子设备10举例而言可为个人电脑、手机、数字相机、以及其他电子装备。充电站20配置用于对在电子设备10内部的一电源供应件15以无线(无接触)的技术进行充电。
在部分实施例中，充电站20为一电磁感应形式(electromagnetic inductiontype)的一种无接触充电设备，并且包括一传导线圈212以及一主线圈213。传导线圈212通过接收交流电211而作动。主线圈213用于电磁感应。当电子设备10放置于一个既定位置并且交流电供应至主线圈213，电源供应件15通过电磁感应而充电。
在部分实施例中，电子设备10包括一壳体11、一半导体装置封装13、以及一电源供应件15。电子设备10的元件可以增加或减少，并不以此实施例为限。
壳体11定义一空间以用于接收半导体装置封装13以及电源供应件15。壳体11可通过模制(molded)或铸造(cast)的塑胶材料所制成。半导体装置封装13通过线路电性连结于电源供应件15。在部分实施例中，半导体装置封装13以及电源供应件15设置于电路板(未图示于图1)，并且半导体装置封装13通过在电路板内的线圈结构电性连结于电源供应件15。
在部分实施例中，半导体装置封装13为三维基体电路封装(3D IC package)，上述三维基体电路封装包括一或多个装置或半导体装置垂直堆迭。举例而言，半导体装置封装13包括一半导体装置131、一线圈133、以及一导电金属件135。
半导体装置131可为一晶粒或一封装体。半导体装置131可包括数字系统级封装(digital SiP's)、射频(RF)系统级封装、感测器系统级封装(sensor SiP's)、混合信号系统级封装(mixed signal SiP's)、集成电路、驱动器、静电放电(ESD)以及/或者电磁干扰(EMI)保护电路、直流电/交流电转换器、具有内嵌芯片技术的系统级封装(SiP's withchip embedded technology)、分离无源元件(discrete passive devices)、BluetoothTM模块、电视模块、放大器以及/或者调频(AM以及/或者FM)模块、全球定位系统(GPS)模块、基频模块、相机模块、小区电台模块、音频模块、电源管理模块、中央处理单元(CPU)模块、无线区域网络(WLAN)模块、整合式无源元件(IPD)模块、IPD网络模块、发光二极管(LED)闪光模块、图形处理单元(GPU)模块、以及/或者视觉处理单元(VPU)模块。或者，半导体装置131根据半导体装置封装13的末端应用而可包括其他种类的功能、电路或封装。
线圈133与充电站20的主线圈213产生电磁感应。在部分实施例中，线圈133相邻半导体装置131配置。线圈133与半导体装置131位于两个不相互重叠的位置。线圈133可根据期望的图案而被提供，举例而言，回路形式(loop-form)。线圈133可通过导电材料，例如厚度介于约0.070mm至约0.105mm的铜。线圈133制造的一个示范例描述于关于第7、8图的说明中。
导电金属件135配置于通过成型由充电站20产生的磁流而强化充电效率。导电金属件135可利用选自于铜、铜合金、铝、铝合金、银、银合金、金、金合金、以及上述混合物的导电材料所制成。
在部分实施例中，导电金属件135相邻壳体11的盖板111配置。另外，导电金属件135放置在线圈133与盖板111之间，或者导电金属件135放置在半导体装置131与盖板111之间。在部分实施例中，导电金属件135在盖板111的投影重叠于线圈133在盖板11上的部分投影。或者，导电金属件135在盖板111的投影重叠于半导体装置131在盖板11上的投影。
图2显示根据本发明的部分实施例的导电金属件135的上视图。在部分实施例中，导电金属件135具有一矩形，且一开口136形成于导电金属件135的中心。开口136具有一圆形。然而，应当理解多种改变及变化可应用至本发明的实施例中。导电金属件135以及开口136的形状可为圆形、矩形、方形、椭圆形或者梯形。
在部分实施例中，一通道137形成于导电金属件135上。通道137连结开口136至导电金属件135的边缘1350。在部分实施例中，通道137沿着垂直于导电金属件135的边缘1350的一直线延伸，并且在开口136的径向方向上等宽度分布。亦即，通道137的内侧缘1371垂直于导电金属件135的边缘1350。然而，应当理解多种改变及变化可应用至本发明的实施例中。
在部分实施例中，通道137沿着倾斜于导电金属件135的边缘1350的方向延伸。通道137的内侧缘1371与导电金属件135的边缘1350间夹设一倾斜角。上述倾斜角可介于0度至180度之间。如图2所示，边缘1350的周长大于开口136的边缘的周长。边缘1350的周长与开口136的边缘的周长的比例介于约1.27至约3.54之间。
在部分实施例中，如图1所示，导电金属件135以及线圈133沿着轴线S配置。在部分实施例中，开口136的中心C2与线圈133的中心C1重合，藉此大部分通过开口136的磁流传递至线圈133的中心。然而，应当理解多种改变及变化可应用至本发明的实施例中。
在部分实施例中，开口136的中心C2与线圈133的中心C1是不重合的。在部分实施例中，开口136部分重叠于线圈133的边缘的最内部所定义的面积。在部分实施例中，开口136并未与线圈133的边缘的最内部所定义的面积所重叠。开口136的面积可小于线圈133的边缘的最内部所定义的面积。
如图1所示，在无线充电的程序中，电流I1由交流电111供应至充电站20以产生磁流B1。磁流B1通过开口136并受屏蔽效应影响而受导电金属件135所阻挡。接着，磁流B1感应出电流I2，且电源供应件15以电流I2进行充电。
在此同时，导电金属件135感应出涡流电流I3并沿如图2箭头所示的电流路径流动。由于边缘1350的周长大于开口136的边缘的周长，因此由电流环绕边缘1350流动所产生的磁流大于电流环绕开口136流动所产生的磁流。于是，涡流电流I3产生另一轴向磁流B2，并且增加电流I2以增加充电效率。
导电金属件135的形式并不受上述实施例所限制。下方说明提出导电金属件的一些示范性实施例。
参照图3，在部分实施例中，两个通道137形成于导电金属件135a之上。两个通道137形成于导电金属件135a的相对二侧。每一两个通道137连结开口136至导电金属件135a的边缘1350a，并且在开口136的径向方向上等宽度分布。导电金属件135a均等地被两个通道137分割为两个子部件1351a。导电金属件135a的配置对称于轴线S。
参照图4，在部分实施例中，四个通道137形成于导电金属件135b之上。四个通道137形成于导电金属件135b的四边并且每一通道137连结开口136至导电金属件135b的边缘1350b。导电金属件135b均等地被四个通道137分割为四个子部件1351b。导电金属件135b的配置对称于轴线S而构成。
参照图5，在部分实施例中，四个通道137c1以及四个通道137c2形成于导电金属件135c之上。四个通道137c1形成于导电金属件135c的四边，并且每一通道137c1连结开口136至导电金属件135c的边缘1350c。四个通道137c2形成于导电金属件135c的四个角落，并且每一通道137c2连结开口136至导电金属件135c的边缘1350c。通道137c1以及通道137c2交替绕开口136排列，并且在开口136的径向方向上等宽度分布。导电金属件135c均等地被通道137c1以及通道137c2分割为八个子部件1351a。导电金属件135a的配置对称于轴线S。
参照图6，在部分实施例中，一个钻石形状的开口136d形成于导电金属件135d之上，并且四个通道137d形成于导电金属件135d之上。四个通道137d形成于导电金属件135d的四边，并且每一通道137d连结开口136d至导电金属件135d的边缘1350d。导电金属件135d均等地被通道137d分割为四个子部件1351a。导电金属件135d的配置对称于轴线S。
在部分实施例中，形成于导电金属件的开口为封闭，并且没有通道形成于开口与导电金属件的边缘之间。磁流由开口塑型并传导至线圈133。
图7显示根据本发明的部分实施例的半导体装置封装13的剖视图。图8为本发明的部分实施例的制造半导体装置封装的方法30的流程图。为了举例，该流程以图7的示意图来说明。在不同的实施例中，部分阶段可以替换或是消去。可加入额外的特性至半导体装置结构中。在不同的实施例中，部分上述特性可以替换或是消去。
方法30起始于程序31，形成一重布层140。在部分实施例中，重布层140是由扇出型晶圆级(InFO wafer level)封装技术制成。线结构143形成于绝缘材料141内，并且第一群接点(group of contacts)142以及第二群接点144分别形成于重布层140的底侧与顶侧。
接着，方法30进行至程序32，设置半导体装置131至重布层140上方。在一些实施例中，多个电性连接器形成在半导体装置131。电性连接器可包括金属柱。半导体装置131通过金属柱连结至第二群接点144
在部分实施例中，多个介电层形成于半导体装置131的表面，其中至少下方部分或整体的金属柱位于介电层内。介电层的顶表面可与金属柱的顶端实质等高。介电层可包括聚酰亚胺、化成聚苯恶唑(PBO)、氧化物层、氮化物层或多个上述层体。或者，介电层省略设置。
接着，方法30进行至程序33，形成线圈133于重布层140的顶侧。在部分实施例中，线圈133可通过图样化形成于重布层140顶侧的一导电层而制成，线圈133是根据期望的形状(回路形式)而制成。或者，线圈133可形成于绝缘材料141当中，并且线结构143以及线圈133在同时间制成。
接着，方法30进行至程序34，形成成型材料(molding material)146在半导体装置131上方并且形成线圈133在重布层140暴露的部分上方。成型材料146可为压缩成型并且可以包括环氧树脂，橡胶或聚酰亚胺(PI)。在一些实施例中，成型材料146可以其他材料取代。成型材料146填充半导体装置131与线圈133之间的空间。在成型材料146设置之后，固化成型材料146。在一些实施例中，执行一平坦化制程以减少成型材料146的厚度。
接着，方法30进行至程序35，形成导电金属件135在成型材料146上方。在部分实施例中，重布层140以及导电金属件135位于成型材料146的相对二侧。成型材料146分离重布层140以及导电金属件135。导电金属件135的面积可介于约10*10mm2至约70*70mm2之间。
在部分实施例中，半导体装置131的顶端以及线圈133与成型材料146的顶表面等高。在此状况下，在形成导电金属件135的制程之前，一介电层147形成于成型材料146的顶表面。接着，导电金属件135形成于介电层147之上。然而，若成型材料146覆盖半导体装置131以及线圈133的顶端，使半导体装置131以及线圈133的顶端并未暴露，导电金属件135可直接形成于成型材料146的顶表面之上。
导电金属件135可通过形成一导电层于成型材料146或介电层147的上方，并且上述导电层根据所需图案进行图案化。在部分实施例中，形成另一介电层148于导电金属件135的上方以保护导电金属件135。
在部分实施例中，方法30还包括形成一铁氧磁体材料149在重布层140连结半导体装置的一侧。铁氧磁体材料对于磁场具有高穿透性(u’>50)并且可聚集磁场。通过设置铁氧磁体材料149以聚集磁场。在部分实施例中，LM性能(互感效应)增加5个百分比或者更多。
图9显示根据本发明的部分实施例的一电子设备10e的示意图。在图9的实施例中，与图1所示的实施例相同或相似的特征将施予相同的标号，且其特征将不再说明，以简化说明内容。
在部分实施例中，电子设备10e包括以金属材料所制成的一壳体11e。为协助无线充电，一穿孔113e形成于壳体11e的盖板111e之上。导电金属件135的开口136重合于穿孔113e的中心。磁流通过穿孔113e及开口136以对在壳体11e内的电池(未显示于图9)进行充电。盖板111e的宽度可介于约55mm至约250mm之间，并且盖板111e的长度可介于约130mm至约300mm之间。导电金属件135可与盖板111e间隔约1mm至约3mm的距离。
在部分实施例中，一相机模块(未显示于图9)相对于穿孔113e放置壳体内。相机模块接收通过穿孔的光线并产生影像。
图10显示根据本发明的部分实施例的一电子设备的示意图。在图10的实施例中，与图1所示的实施例相同或相似的特征将施予相同的标号，且其特征将不再说明，以简化说明内容。
在部分实施例中，电子设备10f包括以金属材料所制成的一壳体11f。为协助无线充电，一穿孔113f形成于壳体11f的盖板111f之上。导电金属件135的开口136重合于穿孔113f的中心。磁流通过穿孔113f及开口136以对在壳体11f内的电池(未显示于图10)进行充电。
另一方面，一通道114f形成于盖板111f之上并且在穿孔113f的径向方向上等宽度分布。通道114f连接穿孔113f至盖板111f的边缘。涡流电流在无线充电的过程当中因为磁流的射入而产生，此诱导而出的涡流电流产生另一辅助磁流以增强充电效能。盖板111f的宽度可介于约55mm至约250mm之间，并且盖板111f的长度可介于约130mm至约300mm之间。导电金属件135可与盖板111f间隔约1mm至约3mm的距离。
在部分实施例中，一相机模块(未显示于图10)相对于穿孔113f放置壳体11f内。相机模块接收通过穿孔113f的光线并产生影像。
图11显示根据本发明的部分实施例的一电子设备10g以及充电站20的示意图。在图11的实施例中，与图1所示的实施例相同或相似的特征将施予相同的标号，且其特征将不再说明，以简化说明内容。电子设备10g与电子设备10的差异包括，电子设备10g包括设置于壳体11的盖板111的导电金属件135g。导电金属件135g与半导体装置封装13g间隔设置。导电金属件135g可为上述任一实施的导电金属件的形式。导电金属件135g可通过粘胶材料连结至盖板111。
上述具有无线充电功能的电子设备的实施例采用一导电金属件以强化充电效能。来自充电站的磁流在形成在导电金属件上的开口进行汇聚，藉此增加充电效能。在部分实施例中，LM效能增强百分之30或者更多。另外，导电效能也通过在导电金属件的边缘流动的电流所诱发的辅助磁流而获得强化。在导电效能提升之际，也可减少不必要的电力消耗以及充电过程中所产生的热辐射。
本发明部分实施例提供一种半导体装置封装。半导体装置封装包括一半导体装置。半导体装置封装还包括配置用于在磁流通过线圈时产生电流的一线圈。半导体装置封装也包括环绕半导体装置以及线圈的一成型材料。另外，半导体装置封装包括位于成型材料之上的一导电金属件，一开口形成于导电金属件之上。
本发明部分实施例提供一种电子设备。电子设备包括一壳体。电子设备还包括放置于壳体内的一半导体装置。电子设备也包括放置于壳体并配置相邻半导体装置的一线圈。线圈配置用于在磁流通过线圈时产生一电流。另外，电子设备包括放置于壳体并与线圈沿一轴线配置的导电金属件一开口形成于导电金属件，并且至少一通道形成于导电金属件之上，通道连结开口至导电金属件的边缘。
本发明部分实施例提供一种封装一半导体装置的方法。上述方法包括连接一半导体装置至重布层上方。上述方法还包括形成一成型材料在半导体装置与线圈上方。上述方法也包括形成一导电金属件在成型材料上方。重布层以及导电金属件位于成型材料的两侧。一开口形成于导电金属件之上以允许磁流通过。
以上概略说明了本发明数个实施例的特征，使所属技术领域中技术人员对于后续本发明的详细说明更为容易理解。任何所属技术领域中技术人员应了解到本说明书可轻易作为其它结构或制程的变更或设计基础，以进行相同于本发明实施例的目的及/或获得相同的优点。任何所属技术领域中技术人员也可理解与上述等同的结构或制程并未脱离本发明的构思和保护范围内，且可在不脱离本发明的构思和范围内，当可作变动、替代与润饰。

Claims (39)

1.一种半导体装置封装，包括：
一半导体装置；
一介电层；
一线圈，围绕一轴线，配置用于在磁流通过该线圈时产生电流，其中该半导体装置以及该线圈设置在该介电层的一相同侧上；
一成型材料，环绕该半导体装置以及该线圈；
一导电金属件，位于该成型材料之上，且包括围绕该轴线排列的多个子部件；以及
一铁氧磁体材料，其中该介电层与该铁氧磁体材料位在该半导体装置的两侧。
2.如权利要求1所述的半导体装置封装，其中该多个子部件的数量大于二。
3.如权利要求1所述的半导体装置封装，其中该导电金属件对应该线圈的中心排列。
4.如权利要求1所述的半导体装置封装，其中该半导体装置封装适应于一电子设备，该电子设备包括由金属材料制成的一壳体，其中一穿孔形成于该壳体上，且该半导体装置封装位在该壳体中且对应于该穿孔排列。
5.如权利要求1所述的半导体装置封装，其中该半导体装置封装适应于一电子设备，其中该电子设备包括由塑胶材料制成的一壳体，且该半导体装置封装位于该壳体中。
6.如权利要求1所述的半导体装置封装，还包括一重布层，电性连接该半导体装置，其中该导电金属件及该重布层排列在该半导体装置两侧。
7.如权利要求1所述的半导体装置封装，其中该导电金属件对称于该线圈围绕的该轴线。
8.如权利要求1所述的半导体装置封装，其中该轴线朝垂直该导电金属件的一方向延伸。
9.如权利要求1所述的半导体装置封装，其中该导电金属件由两个子部件组成，且在该轴线附近，该多个子部件间的一空间的宽度朝远离该轴线的一方向降低。
10.如权利要求1所述的半导体装置封装，其中该导电金属件由两个子部件组成，且在该导电金属件的一外边缘附近，该多个子部件间的一空间具有均一的宽度。
11.一种电子设备，包括：
一壳体，具有一穿孔；
一半导体装置，位在该壳体中；
一介电层；
一线圈，位在该壳体中，且邻近该半导体装置排列，其中该线圈配置在磁流通过该线圈时产生一电流，该半导体装置以及该线圈设置在该介电层的一相同侧上；
一导电金属件，位在该壳体中并与该线圈沿一轴线配置，其中一开口形成于该导电金属件上，该开口的中心与该穿孔的中心在该轴线上，并且至少一通道形成于该导电金属件之上并连接该开口至该导电金属件的一边缘；以及
一铁氧磁体材料，其中该介电层与该铁氧磁体材料位在该半导体装置的两侧。
12.如权利要求11所述的电子设备，其中该半导体装置封装还包括一成型材料，围绕该半导体装置及该线圈，且该导电金属件位于该成型材料上，以建立一半导体装置封装。
13.如权利要求11所述的电子设备，其中该半导体装置封装还包括一成型材料，围绕该半导体装置及该线圈，以建立一半导体装置封装，且该导电金属件连接到该壳体且与该半导体装置封装隔开一距离。
14.如权利要求11所述的电子设备，其中该至少一通道的数量大于二，且该至少一通道的每一者将该开口连接到该导电金属件的该边缘。
15.如权利要求11所述的电子设备，其中该导电金属件包括多个子部件，围绕该开口的中心排列，其中该多个子部件相邻之二二者被将该开口连接到该导电金属件之该边缘的该通道分隔。
16.如权利要求11所述的电子设备，其中该开口的中心对应该线圈的中心排列。
17.如权利要求11所述的电子设备，其中该壳体系由金属材料制成。
18.如权利要求11所述的电子设备，其中该壳体系由塑胶材料制成。
19.如权利要求11所述的电子设备，其中该导电金属件对称于该导电金属件及该线圈排列的该轴线。
20.一种半导体装置封装，包括：
一半导体装置；
一介电层；
一线圈，围绕一轴线，且配置在磁流通过该线圈时产生一电流；
一成型材料，围绕该半导体装置及该线圈；
一导电金属件，位在该介电层中以及位在该成型材料上且包括对称于该轴线排列的两个子部件，其中该半导体装置以及该线圈设置在该介电层的一相同侧上；以及
一铁氧磁体材料，其中该介电层与该铁氧磁体材料位在该半导体装置的两侧。
21.一种半导体装置封装，包括：
一半导体装置；
一线圈，配置以接收磁流；
一成型材料，围绕该半导体装置；
一导电件，位在邻近该成型材料的一介电层中，其中该导电件具有一开口，且该半导体装置以及该线圈设置在该介电层的一相同侧上；以及
一铁氧磁体材料，其中该介电层与该铁氧磁体材料位在该半导体装置的两侧。
22.如权利要求21所述的半导体装置封装，其中该导电件及该线圈彼此对准。
23.如权利要求21所述的半导体装置封装，其中该线圈围绕一轴线，且该轴线朝垂直该导电件的方向延伸。
24.如权利要求23所述的半导体装置封装，其中该导电件对称于该轴线。
25.如权利要求21所述的半导体装置封装，还包括一重布层，电性连接该半导体装置，其中该导电件及该重布层排列在该半导体装置两侧。
26.如权利要求21所述的半导体装置封装，其中一通道形成于该导电件上，且该通道将该开口连接到该导电件的一边缘，其中该通道将该导电件的该边缘分散。
27.如权利要求21所述的半导体装置封装，其中该开口形成在该导电件的中心。
28.一种电子设备，包括：
一壳体，具有一穿孔；
一电源，位在该壳体中；以及
一半导体装置封装，位在该壳体中，其中该半导体装置封装包括：
一半导体装置；
一成型材料；
一介电层，邻近该成型材料；
一线圈，配置用于在磁流通过该线圈时产生电流，其中该半导体装置以及该线圈设置在该介电层的一相同侧上；
一导电件，位在该介电层中，其中该导电件具有一开口，该开口重合于该穿孔的中心；以及
一铁氧磁体材料，其中该介电层与该铁氧磁体材料位在该半导体装置的两侧。
29.如权利要求28所述的电子设备，其中该成型材料围绕该半导体装置。
30.如权利要求28所述的电子设备，其中该半导体装置封装还包括一成型材料，围绕该半导体装置，且该导电件与该半导体装置封装隔开一距离。
31.如权利要求28所述的电子设备，其中该导电件包括一开口及多个子部件，其中该多个子部件围绕该开口的中心而排列，该开口与该导电件的一边缘借由一通道连接，且该多个子部件相邻的每二者被该通道分隔。
32.如权利要求28所述的电子设备，其中该导电件包括一开口，且该开口的中心对应于一线圈的中心排列。
33.如权利要求28所述的电子设备，其中该壳体由金属材料制成。
34.如权利要求28所述的电子设备，其中该壳体系由塑胶材料制成。
35.一种半导体装置封装，包括：
一半导体装置；
一介电层；
一线圈，配置以接收磁流；
一成型材料，围绕该半导体装置；
一导电件，位在该介电层中，且邻近于该半导体装置，其中该导电件具有一开口以及一通道，且该通道从该导电件的一边缘延伸到该开口，且该半导体装置以及该线圈设置在该介电层的一相同侧；以及
一铁氧磁体材料，其中该介电层与该铁氧磁体材料位在该半导体装置的两侧。
36.如权利要求35所述的半导体装置封装，还包括另一通道，从该导电件的另一边缘延伸到该开口。
37.如权利要求36所述的半导体装置封装，其中该通道、该另一通道及该开口之中心沿一直线对准。
38.如权利要求35所述的半导体装置封装，还包括一重布层，电性连接到该半导体装置，其中该导电件及该重布层排列在该半导体装置两侧。
39.如权利要求35所述的半导体装置封装，其中该导电件对应于该线圈的中心排列。
CN201710165705.2A 2016-04-29 2017-03-20 半导体装置封装 Active CN107342268B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329224P 2016-04-29 2016-04-29
US62/329,224 2016-04-29
US15/254,135 2016-09-01
US15/254,135 US10097030B2 (en) 2016-04-29 2016-09-01 Packaged semiconductor devices with wireless charging means

Publications (2)

Publication Number Publication Date
CN107342268A CN107342268A (zh) 2017-11-10
CN107342268B true CN107342268B (zh) 2021-06-18

Family

ID=60157075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710165705.2A Active CN107342268B (zh) 2016-04-29 2017-03-20 半导体装置封装

Country Status (3)

Country Link
US (4) US10097030B2 (zh)
CN (1) CN107342268B (zh)
TW (1) TWI738738B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构
CN204696809U (zh) * 2013-01-21 2015-10-07 株式会社村田制作所 受电装置、送电装置及电力输送系统

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
CN101996962B (zh) * 2004-10-28 2013-01-16 京瓷株式会社 电子部件模块以及无线通信设备
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
EP2590260B1 (en) * 2008-05-21 2014-07-16 Murata Manufacturing Co., Ltd. Wireless IC device
CN102308349B (zh) * 2009-02-07 2016-06-29 株式会社村田制作所 带平板状线圈的模块的制造方法及带平板状线圈的模块
US9138994B2 (en) 2009-03-03 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of fabrication thereof
US8362578B2 (en) 2009-06-02 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Triple-axis MEMS accelerometer
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
US8762925B2 (en) 2011-02-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS modeling system and method
US9065358B2 (en) 2011-07-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure and method of forming same
US9697459B2 (en) * 2014-08-10 2017-07-04 Féinics Amatech Teoranta Passive smart cards, metal cards, payment objects and smart jewelry
JP5667019B2 (ja) * 2011-09-14 2015-02-12 株式会社東芝 無線電力伝送装置およびその方法
WO2014007789A2 (en) * 2011-12-21 2014-01-09 Intel Corporation Coil and ferrite configuration to facilitate near field coupling
US8987059B2 (en) 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US9085456B2 (en) 2012-01-16 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Support structure for TSV in MEMS structure
US9139423B2 (en) 2012-01-19 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
US9139420B2 (en) 2012-04-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device structure and methods of forming same
US8853801B2 (en) 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
US20150269477A1 (en) * 2012-08-30 2015-09-24 David Finn Dual-interface hybrid metal smartcard with a booster antenna or coupling frame
US8748205B1 (en) 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
WO2014129279A1 (ja) * 2013-02-19 2014-08-28 株式会社村田製作所 インダクタブリッジおよび電子機器
US9040334B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices and methods of forming same
US9085455B2 (en) 2013-03-14 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9187317B2 (en) 2013-03-14 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor and microphone devices and methods of forming same
JP2014207737A (ja) * 2013-04-11 2014-10-30 日立オートモティブシステムズ株式会社 電力変換装置
JP5796599B2 (ja) * 2013-05-23 2015-10-21 株式会社デンソー 半導体モジュールおよびスイッチング素子の駆動装置
JP6032366B2 (ja) * 2013-07-01 2016-11-24 株式会社村田製作所 ワイヤレス電力伝送システム
US8994129B2 (en) 2013-07-19 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming micro-electro mechanical system device
US9233839B2 (en) 2013-08-01 2016-01-12 Taiwan Semiconductor Manufacturing Company Limited MEMS device and method of forming the same
JP6258816B2 (ja) * 2013-10-29 2018-01-10 パナソニック株式会社 無線送電装置及び無線電力伝送システム
US9254999B2 (en) 2013-11-21 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming micro-electro mechanical device
US9725310B2 (en) 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9114396B2 (en) 2014-01-16 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making flowcell with micro-fluid structure
CN106463832B (zh) * 2014-04-30 2019-04-26 株式会社村田制作所 天线装置和电子设备
JP6549436B2 (ja) * 2015-07-22 2019-07-24 デクセリアルズ株式会社 アンテナ装置
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
US10074472B2 (en) * 2015-12-15 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. InFO coil on metal plate with slot
JP6551546B2 (ja) * 2016-01-27 2019-07-31 株式会社村田製作所 インダクタ部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204696809U (zh) * 2013-01-21 2015-10-07 株式会社村田制作所 受电装置、送电装置及电力输送系统
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
US11837517B2 (en) 2023-12-05
TWI738738B (zh) 2021-09-11
US20220166254A1 (en) 2022-05-26
CN107342268A (zh) 2017-11-10
US11251644B2 (en) 2022-02-15
US20200266664A1 (en) 2020-08-20
US10097030B2 (en) 2018-10-09
US20170317023A1 (en) 2017-11-02
TW201739014A (zh) 2017-11-01
US20190020212A1 (en) 2019-01-17
US10651675B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
US11728292B2 (en) Semiconductor package assembly having a conductive electromagnetic shield layer
US20190252351A1 (en) Semiconductor package structure having an antenna pattern electrically coupled to a first redistribution layer (rdl)
US11600431B2 (en) InFO coil on metal plate with slot
US20180063948A1 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US8558344B2 (en) Small size and fully integrated power converter with magnetics on chip
US9219028B1 (en) Die-to-die inductive communication devices and methods
US20140320369A1 (en) Shielding layer for a device having a plurality of antennas
US10651898B2 (en) Vertical ferrite antenna including pre-fabricated connection members
TW201724926A (zh) 具有被動元件的低剖面封裝
JP2008092131A (ja) アンテナ素子及び携帯情報端末
CN109585309A (zh) 半导体器件和方法
CN114256213A (zh) 电子封装件及其制法
US8008754B2 (en) Semiconductor package having an antenna with reduced area and method for fabricating the same
CN107342268B (zh) 半导体装置封装
US20150311271A1 (en) Landside embedded inductor for fanout packaging
US9275940B2 (en) Semiconductor device and manufacturing method thereof
US10446508B2 (en) Semiconductor package integrated with memory die
KR101053544B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101698292B1 (ko) 반도체 모듈
KR20110080491A (ko) 반도체 칩 패키지 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant