CN1436370A - 半导体芯片和使用了该半导体芯片的半导体器件 - Google Patents

半导体芯片和使用了该半导体芯片的半导体器件 Download PDF

Info

Publication number
CN1436370A
CN1436370A CN01810985A CN01810985A CN1436370A CN 1436370 A CN1436370 A CN 1436370A CN 01810985 A CN01810985 A CN 01810985A CN 01810985 A CN01810985 A CN 01810985A CN 1436370 A CN1436370 A CN 1436370A
Authority
CN
China
Prior art keywords
semiconductor chip
circuit
wiring layer
mentioned
formation face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01810985A
Other languages
English (en)
Other versions
CN1275328C (zh
Inventor
菊地裕二
岸本清治
中川和成
日野吉晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Hitachi Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Publication of CN1436370A publication Critical patent/CN1436370A/zh
Application granted granted Critical
Publication of CN1275328C publication Critical patent/CN1275328C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07756—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being non-galvanic, e.g. capacitive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种能防止因噪声引起的误工作及通信特性的恶化的、与再布线层形成为一体的半导体芯片和一种通信特性良好的半导体器件。在该半导体芯片中，经绝缘层(2)在电路形成面(1a)上形成再布线层(3)，以便用该再布线层(3)形成天线线圈(4)。该天线线圈(4)围绕在该电路形成面(1a)上形成的模拟电路(21)的周边而形成，以避免在该模拟电路(21)上形成。该模拟电路(21)可以通过将在半导体芯片(1A)中形成的全部模拟电路集合在一起而形成，该模拟电路(21)也可以是例如电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部以及构成存储器部分的电压升压电路及放大电路那样的特别容易受到噪声影响的模拟电路的一个，或可以是在半导体芯片(1A)中形成的模拟电路的一部分中具备的线圈。

Description

半导体芯片和使用了该半导体芯片的半导体器件
技术领域
本发明涉及在电路形成面上经绝缘层与再布线层形成为一体的半导体芯片和安装了该半导体芯片的半导体器件，特别是涉及上述再布线层的排列。
背景技术
安装了半导体芯片的卡形、标签形或硬币形等的半导体器件因为具备丰富的信息量和高的安全性能，故在交通、流通和信息通信等的领域中正在得到普及。其中，由于近年来开发的非接触通信式半导体器件在基体上不设置外部端子，利用无线方式进行来自读写器的功率的接收和与读写器之间的信号的发送接收，故具有下述特征：从本质上说没有象接触式半导体器件那样的外部端子损坏的情况，保存等的处理是容易的，能耐受长时间的使用，而且难以进行数据的改写，在安全性能方面更为良好，因此，预期今后会在更广泛的领域中得到普及。
迄今为止，作为安装这种非接触式半导体器件的半导体芯片，尽管使用了没有配备非接触通信用的天线线圈的半导体芯片，以非接触方式进行来自外部装置的功率的接收和与外部装置之间的信号的发送接收，但近年来，如图16和图17中所示，提出了在电路形成面上经绝缘层2形成再布线层3、用该再布线层3与天线线圈4形成为一体的“芯片上线圈”类型的半导体芯片1。
如果使用“芯片上线圈”类型的半导体芯片1，则由于没有必要另外准备天线线圈，不需要天线线圈与半导体芯片的连接及该连接部的保护处理等，故可使非接触式半导体器件的制造变得容易，可谋求其低成本。
此外，近年来，不管是非接触式还是接触式，作为在半导体器件上安装的半导体芯片，提出了如图18和图19中所示那样的芯片尺度封装(以下，称为「 CSP 」)类型的半导体芯片8，其中，在沿外周形成了多个输入输出端子(焊盘)5的半导体芯片的电路形成面上经绝缘层2形成了再布线层3，利用该再布线层3形成了一端连接到上述输入输出端子5上、另一端上形成了凸点7的、在半导体芯片的整个面上进行了布局的凸点设定用布线6。
如果使用该CSP类型的半导体芯片8，则由于可在半导体芯片8的整个面上自由地对凸点7进行布局，故与在沿外周形成的输入输出端子5上形成凸点7的情况相比，可增加凸点7的排列间距和凸点尺寸，可谋求输入输出端子5的多端子化和使半导体芯片的倒装安装变得容易。
在被应用于半导体器件的半导体芯片的电路形成面上，如图16和图18中所示，分成块地形成了电源电路11、运算放大器12、比较放大器13、RF接收部14、RF发送部15、RF合成部16、逻辑部18等，在要求更高的安全性能的情况下，也有内置微处理器的情况。上述的电源电路11、运算放大器12、比较放大器13、RF接收部14、RF发送部15、RF合成部16几乎都用模拟电路来构成，在存储部18中使用了EEPROM等作为存储元件的情况下，在其一部分中存在电压升压电路或放大电路等的模拟电路。与此不同，逻辑部17基本上用数字电路来构成。再有，在以往已知的半导体器件安装用的半导体芯片中，在上述模拟电路的一部分中具备线圈部。
在与再布线层3一体形成的芯片上线圈类型的半导体芯片1和CSP类型的半导体芯片8中，由于半导体芯片1、8的电路形成面经具有较高的介电常数的绝缘层与再布线层3靠近地配置，故如在图20中示意性地示出的那样，在电路形成面上形成的电路与再布线层3之间形成寄生电容C。
然而，在现有的“芯片上线圈”类型的半导体芯片1和CSP类型的半导体芯片8中，对在模拟电路的形成部上生成寄生电容C的情况的不良影响还未作任何考虑，如图16和图19中所示那样，在与模拟电路的形成部相对的位置上形成了天线线圈4或凸点设定用布线6。
因此，在现有的“芯片上线圈”类型的半导体芯片1和CSP类型的半导体芯片8中存在下述问题：在电路形成面上形成的电路与再布线层3之间形成寄生电容C，在再布线层3中发生的电动势(交流)与寄生电容C耦合，产生静电感应噪声，再者，起因于该静电感应噪声而发生串扰噪声、减幅振荡(LC共振偏移)和电源噪声等，因此就产生误工作及通信特性的恶化。
此外，由于现有的“芯片上线圈”类型的半导体芯片1和CSP类型的半导体芯片8的电路形成面和再布线层3经绝缘层2相对地配置，故也容易在电路形成面上形成的各电路中发生电磁感应噪声，也容易产生因电磁感应噪声引起的误工作及通信特性的恶化。
因上述静电感应噪声和电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的噪声对上述电源电路11、运算放大器12、比较放大器13、RF接收部14、RF发送部15、RF合成部16等的模拟电路、特别是处理微小电压波形的运算放大器12和比较放大器13及处理微小信号的存储部18中具备的电压升压电路或放大电路以及线圈等有很大的影响。此外，由于这些噪声在所处理的电压波形或信号的频率越高的电路中其不良影响越大，故例如在与携带电话机等中被应用的高频相对应的半导体芯片中，特别需要抑制上述噪声的发生。
发明内容
本发明是为了解决这样的课题而进行的，其课题的目的在于提供难以产生因噪声引起的误工作及通信特性的恶化的、与再布线层形成为一体的半导体芯片和提供通信特性良好的半导体器件。
本发明为了解决上述课题，关于半导体芯片，第1，在电路形成面上经绝缘层与再布线层形成为一体而构成的半导体芯片中，作成了经上述绝缘层以不重叠的方式排列在上述电路形成面上形成的模拟电路的全部或一部分和上述再布线层的结构。
这样，如果经上述绝缘层以不重叠的方式排列在上述电路形成面上形成的模拟电路的全部或一部分和上述再布线层，则由于在模拟电路与再布线层之间不形成寄生电容，故可防止作用于模拟电路的静电电容噪声的发生。此外，由于模拟电路与再布线层不相对配置，故可防止作用于模拟电路的电磁感应噪声的发生。于是，防止了因这些静电感应噪声或电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的发生，即使对于与高频相对应的与再布线层形成为一体的半导体芯片，也可消除因噪声引起的误工作及通信特性的恶化。再有，即使不排列成使在电路形成面上形成的全部模拟电路不与再布线层重叠，如果排列成使特别容易受到噪声的影响的模拟电路不与再布线层重叠，则也可在实用上使因噪声引起的误工作及通信特性的恶化不成为问题。此外，由于数字电路与模拟电路相比难以受到噪声的影响，故即使再布线层经绝缘层重叠在电路形成面上形成的数字电路上，也不会在与再布线层形成为一体的半导体芯片中产生误工作或产生通信特性的恶化。
本发明中，关于半导体芯片，第2，在电路形成面上经绝缘层与再布线层形成为一体而构成的半导体芯片中，作成了经上述绝缘层以不重叠的方式排列在上述电路形成面上形成的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和上述再布线层的结构。
如上所述，在电路形成面上形成的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部几乎都用容易受到噪声影响的模拟电路构成。因而，如果经绝缘层以不重叠的方式排列这些各电路块和再布线层，则对于各电路块来说，可防止因静电感应噪声或电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的发生，可消除因噪声引起的误工作及通信特性的恶化。
本发明中，关于半导体芯片，第3，在电路形成面上经绝缘层与再布线层形成为一体而构成的半导体芯片中，作成了经上述绝缘层以不重叠的方式排列在上述电路形成面上形成的线圈和上述再布线层的结构。
这样，对于在电路形成面上形成了线圈的半导体芯片来说，如果经绝缘层以不重叠的方式排列该线圈和再布线层，则由于静电感应噪声或电磁感应噪声难以作用于线圈，可防止减幅振荡等的发生，可消除因噪声引起的误工作及通信特性的恶化。
本发明中，关于半导体芯片，第4，作成了用在上述第1至第3课题解决手段中记载的再布线层形成其两端连接到上述电路形成面上形成的输入输出端子上的非接触通信用的天线线圈的结构。
这样，如果用再布线层形成非接触通信用的天线线圈，则由于可得到在耐噪声性能方面良好的芯片上的线圈，故可制造低成本的、在耐噪声性能方面良好的非接触式半导体器件。
本发明中，关于半导体芯片，第5，作成了用在上述第1至第3课题解决手段中记载的再布线层形成其一端连接到上述电路形成面上形成的输入输出端子上、其另一端上形成了凸点的凸点设定用布线的结构。
这样，如果用再布线层形成凸点设定用布线，则由于可得到在耐噪声性能方面良好的CSP类型的半导体芯片，故可制造多端子的、在耐噪声性能方面良好的半导体器件。
本发明中，关于半导体芯片，第6，作成了在上述第1至第5课题解决手段中记载的电路形成面上形成的电路是利用CMOS技术形成的无线通信电路的结构。
本申请的发明人根据实验得知下述事实：用CMOS技术制造的无线芯片与用硅双极型技术制造的晶体管相比，因为各个晶体管特性的离散性大、动态范围等的特性因浮置电容等的影响的缘故容易恶化，故在模拟电路上形成了再布线层的情况的影响较大。根据数值模拟，确认了因模拟电路上的再布线产生的对无线通信特性的影响与使用了硅双极型技术的情况相比，为2～8倍。因而，对于利用CMOS技术在电路形成面上形成了无线通信电路的半导体芯片来说，通过将再布线层排列成不在模拟电路上形成再布线层，可防止特别容易受到再布线层影响的这种半导体芯片的通信特性的恶化。
本发明中，关于半导体芯片，第7，作成了在上述第1至第6课题解决手段中记载的电路形成面上形成的电路是在与外部装置之间发送、接收或发送接收800MHz以上的频率的信号的无线通信电路的结构。
本申请的发明人根据实验得知下述事实：因模拟电路上的再布线产生的对无线通信特性的影响与无线通信用的频率有关，如果频率为800MHz以上，则通信特性急剧地恶化。这一点的原因可认为是，在发送接收约几个MHz的低频的情况下，流过再布线内的电流在再布线的中心附近流动，而如果成为800MHz以上的高频，则要考虑流过再布线的表层的表面效应。因表面效应产生的对电路的影响成为由噪声导致的错误率的上升及通信距离的急剧的减少、以致不能进行通信的原因。因而，对于形成了发送、接收或发送接收800MHz以上的无线通信电路的半导体芯片来说，通过将再布线层排列成不在模拟电路上形成再布线层，可防止特别容易受到再布线层的影响的这种半导体芯片的通信特性的恶化。
另一方面，本发明为了解决上述的课题，关于半导体器件，第1，在规定尺寸和规定形状的基体上安装了半导体芯片而构成的半导体器件中，作成了安装在电路形成面上经绝缘层与再布线层形成为一体的、且经上述绝缘层以不重叠的方式排列了在上述电路形成面上形成的模拟电路的全部或一部分和上述再布线层的半导体芯片作为上述半导体芯片的结构。
这样，如果安装经上述绝缘层以不重叠的方式排列了在电路形成面上形成的模拟电路和再布线层的半导体芯片，则由于在半导体芯片的模拟电路中不产生因静电感应噪声或电磁感应噪声引起的误工作或通信特性的恶化，故可得到通信特性良好的半导体器件。
本发明中，关于半导体器件，第2，在规定尺寸和规定形状的基体上安装了半导体芯片而构成的半导体器件中，作成了安装在电路形成面上经绝缘层与再布线层形成为一体的、且经上述绝缘层以不重叠的方式排列了在上述电路形成面上形成的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和上述再布线层的半导体芯片作为上述半导体芯片的结构。
这样，如果安装经上述绝缘层以不重叠的方式排列了在电路形成面上形成的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和再布线层的半导体芯片，则由于在最容易受到噪声的较强的不良影响的这些电路中不产生因静电感应噪声或电磁感应噪声引起的误工作或通信特性的恶化，故可得到通信特性良好的半导体器件。
本发明中，关于半导体器件，第3，在规定尺寸和规定形状的基体上安装了半导体芯片而构成的半导体器件中，作成了安装在电路形成面上经绝缘层与再布线层形成为一体的、且经上述绝缘层以不重叠的方式排列了在上述电路形成面上形成的线圈和上述再布线层的半导体芯片作为上述半导体芯片的结构。
这样，如果安装经上述绝缘层以不重叠的方式排列了在电路形成面上形成的线圈和再布线层的半导体芯片，则由于静电感应噪声或电磁感应噪声不作用于容易受到噪声的较强的不良影响的线圈，故可得到通信特性良好的半导体器件。
附图说明
图1是第1实施形态例的半导体芯片1A的平面图，图2是图1的A-A剖面图，图3是第2实施形态例的半导体芯片1B的平面图，图4是第3实施形态例的半导体芯片1C的平面图，图5是图4的B-B剖面图，图6是第4实施形态例的半导体芯片1D的平面图，图7是第5实施形态例的半导体芯片1E的平面图，图8是经过规定工艺完成的所谓的完成晶片的平面图，图9A、9B、9C、9D、9E和9F是示出再布线层形成方法的第1例的工序图，图10是形成了再布线层3的完成晶片的平面图，图11A、11B、11C、11D和11E是示出再布线层形成方法的第2例的工序图，图12是第1实施形态例的半导体器件的剖面图，图13是第2实施形态例的半导体器件的剖面图，图14是第2实施形态例的半导体器件中具备的升压线圈的平面图，图15是第3实施形态例的半导体器件的主要部分的剖面图，图16是现有芯片上线圈类型的半导体芯片的平面图，图17是现有的芯片上线圈类型的半导体芯片的剖面图，图18是现有的CSP类型的半导体芯片的平面图，图19是现有的CSP类型的半导体芯片的剖面图，图20是在半导体芯片的电路部与天线线圈之间形成的寄生电容的说明图。
具体实施方式
(半导体芯片的第1例)
根据图1和图2说明本发明的半导体芯片的第1例。图1是第1实施形态例的半导体芯片1A的平面图，图2是图1的A-A剖面图。
本例的半导体芯片1A是芯片上线圈类型的半导体芯片，如图1和图2中所示，经绝缘层2在电路形成面1a上形成再布线层3，利用该再布线层3与天线线圈4形成为一体。而且，在本例的半导体芯片1A中，避开在电路形成面1a的中央部分上形成的模拟电路21，在其周边部分上形成了方形螺旋状的天线线圈4。
上述模拟电路21可以是将应在半导体芯片1A上形成的全部模拟电路集中在一起的电路，也可以是例如电源电路11、运算放大器12、比较放大器13、RF接收部14、RF发送部15、RF合成部16以及构成上述存储部18一部分的电压升压电路或放大电路等那样的特别容易受到噪声影响的模拟电路的1个电路。再者，也可以是在半导体芯片1A上形成的模拟电路的一部分中具备的线圈。
本例的半导体芯片1A是通过在作为基底的半导体芯片(更实际地说，是在被切成各个半导体芯片之前的完成晶片)的电路形成面1a上经绝缘层2形成再布线层3而制造的。作为成为本例的半导体芯片1A的基底的半导体芯片，可使用属于众所周知的任意的半导体芯片，但为了谋求作为最终制品的非接触式半导体器件的薄型化，使用利用化学研磨或机械研磨或这些方法的组合对电路的非形成面1b进行了减薄的裸芯片是特别理想的。其厚度为300微米以下是较为理想的，特别是对于被应用于薄形卡的芯片，其厚度约为50微米～150微米是较为理想的。此外，也可使用利用CMOS技术在电路形成面上形成了无线通信电路的芯片或在电路形成面上形成了在与外部装置之间发送、接收或发送接收800MHz以上的频率信号的无线通信电路的芯片。
再有，在图1的例子中，缠绕了多圈线圈来形成天线线圈4，但关于该天线线圈4的圈数不限定于此，可定为1圈以上的任意的圈数。再者，即使关于天线线圈4的平面形状，也不限定于图1和图2的例子，例如也可对角部进行倒角，作成因形状效果引起的通信特性的恶化少的形状。此外，也可将绝缘层2和再布线层3层叠成多级，以增加再布线层3的圈数。
由于本例的半导体芯片1A中避开在电路形成面1a的中央部分上形成的模拟电路21来形成天线线圈4，将模拟电路21与天线线圈4排列成彼此不重叠，故在模拟电路21与天线线圈4之间不形成寄生电容，可防止作用于模拟电路21的静电电容噪声的发生。此外，由于不相对地配置模拟电路21与天线线圈4，故可防止作用于模拟电路21的电磁感应噪声的发生。于是，防止了因这些静电感应噪声或电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的发生，即使对于与高频相对应的芯片上线圈，也可消除因噪声引起的误工作及通信特性的恶化。
特别是，在使用了利用CMOS技术在电路形成面上形成了无线通信电路的芯片作为成为半导体芯片1A的基底的半导体芯片的情况下，可防止特别容易受到再布线层3(天线线圈4)的影响的这种半导体芯片的通信特性的恶化。此外，在使用了在电路形成面上形成与外部装置之间发送、接收或发送接收800MHz以上的频率信号的无线通信电路的芯片作为成为半导体芯片1A的基底的半导体芯片的情况下，可防止特别容易受到再布线层3(天线线圈4)的影响的这种半导体芯片的通信特性的恶化。
(半导体芯片的第2例)
根据图3说明本发明的半导体芯片的第2例。图3是第2实施形态例的半导体芯片1B的平面图。
本例的半导体芯片1B也是芯片上线圈类型的半导体芯片，如图3中所示，经绝缘层2在电路形成面1a上形成再布线层3，利用该再布线层3与天线线圈4形成为一体。而且，在本例的半导体芯片1B中，避开在电路形成面1a的一个角部上形成的模拟电路21，在其周边部分上形成了不规则螺旋状的天线线圈4。关于其它部分，由于与上述的第1实施形态例的半导体芯片1A相同，故省略其说明。
由于本例的半导体芯片1B中也避开在电路形成面1a的一个角部上形成的模拟电路21来形成天线线圈4，将模拟电路21与天线线圈4排列成彼此不重叠，故可消除作用于模拟电路21的噪声的影响，可得到与上述的第1实施形态例的半导体芯片1A同样的效果。
(半导体芯片的第3例)
根据图4和图5说明本发明的半导体芯片的第3例。图4是第3实施形态例的半导体芯片1C的平面图，图5是图4的B-B剖面图。
本例的半导体芯片1C是CSP类型的半导体芯片，如图4和图5中所示，经绝缘层2在电路形成面1a上形成再布线层3，利用该再布线层3形成了一端连接到输入输出端子5上、另一端在半导体芯片1C的整个面上进行了布局的凸点设定用布线6，在该凸点设定用布线6的另一端上形成了凸点7。而且，本例的半导体芯片1C中，凸点设定用布线6避开在电路形成面1a的一部分上形成的模拟电路21而分布在其周边部分，以模拟电路21的形成部分为边界，只在其侧方排列了凸点7。关于其它部分，由于与上述的第1实施形态例的半导体芯片1A相同，故省略其说明。
由于本例的半导体芯片1C中也避开在电路形成面1a的一部分上形成的模拟电路21来形成凸点设定用布线6和凸点7，将模拟电路21与凸点设定用布线6和凸点7排列成彼此不重叠，故可消除作用于模拟电路21的噪声的影响，可得到与上述的第1实施形态例的半导体芯片1A同样的效果。
(半导体芯片的第4例)
根据图6说明本发明的半导体芯片的第4例。图6是第4实施形态例的半导体芯片1D的平面图。
本例的半导体芯片1D也是CSP类型的半导体芯片，如图6中所示，经绝缘层2在电路形成面1a上形成再布线层3，利用该再布线层3形成了一端连接到输入输出端子5上、另一端在半导体芯片1D的整个面上进行了布局的凸点设定用布线6，在该凸点设定用布线6的另一端上形成了凸点7。而且，本例的半导体芯片1D中，凸点设定用布线6避开在电路形成面1a的一部分上形成的模拟电路21而分布在其周边部分，以模拟电路21的形成部分为边界，在其上方和侧方排列了凸点7。关于其它部分，由于与上述的第3实施形态例的半导体芯片1C相同，故省略其说明。
由于本例的半导体芯片1D中也避开在电路形成面1a的一部分上形成的模拟电路21来形成凸点设定用布线6和凸点7，将模拟电路21与凸点设定用布线6和凸点7排列成彼此不重叠，故可得到与上述的第3实施形态例的半导体芯片1C同样的效果。
(半导体芯片的第5例)
根据图7说明本发明的半导体芯片的第4例。图7是第5实施形态例的半导体芯片1E的平面图。
本例的半导体芯片1E也是CSP类型的半导体芯片，如图7中所示，经绝缘层2在电路形成面1a上形成再布线层3，利用该再布线层3形成了一端连接到输入输出端子5上、另一端在半导体芯片1E的整个面上进行了布局的凸点设定用布线6，在该凸点设定用布线6的另一端上形成了凸点7。而且，本例的半导体芯片1E中，凸点设定用布线6避开在电路形成面1a的2个部位上形成的模拟电路21而分布在其周边部分，在模拟电路21的形成部分的前后左右排列了凸点7。关于其它部分，由于与上述的第3实施形态例的半导体芯片1C相同，故省略其说明。
由于本例的半导体芯片1E中也避开在电路形成面1a的一部分上形成的模拟电路21来形成凸点设定用布线6和凸点7，将模拟电路21与凸点设定用布线6和凸点7排列成彼此不重叠，故可得到与上述的第3实施形态例的半导体芯片1C同样的效果。
(再布线层的形成方法的第1例)
以下，根据图8至图10，说明构成上述天线线圈4或凸点设定用布线6的再布线层3的形成方法的第1例。图8是经过规定工艺完成的所谓完成晶片的平面图，图9是示出再布线层3的形成方法的第1例的工序图，图10是形成了再布线层3的完成晶片的平面图。
如图8中所示，在完成晶片31中，在除了最外周部的内周部分上，以等间隔形成了多个半导体芯片用的电路32，在其电路形成面一侧，形成了所需要的表面保护层33(参照图9)。
在图9A、9B、9C、9D、9E和9F示出的再布线层的形成方法的第1例中，首先，如图9(A)中所示，在完成晶片31的电路形成面上形成的表面保护层33上，使用铝或铝合金或铜或铜合金，均匀地形成金属溅射层或金属蒸镀层34。其次，如图9(B)中所示，在金属溅射层或金属蒸镀层34上均匀地形成光致抗蚀剂层35，在光致抗蚀剂层35上覆盖形成了包含天线线圈4或凸点设定用布线6的所需要图形的掩摸36，从掩摸36的外侧照射规定波长的光300，对光致抗蚀剂层35进行曝光。其后，进行已被曝光的光致抗蚀剂层35的显影处理，如图9(C)中所示，除去光致抗蚀剂层35的曝光部分，使与上述金属溅射层或金属蒸镀层34的上述曝光图形对应的部分露出。在金属溅射层或金属蒸镀层34的露出图形中，如图10中所示，包含环状的电极部37、在除了上述模拟电路21的部分上形成的天线线圈4或凸点设定用布线6和连接这些电极部37与各天线线圈4或凸点设定用布线6的引线部38。其次，以上述电极部37为一个电极，对金属溅射层或金属蒸镀层34的露出部分进行电镀或精密电铸，如图9(D)中所示，在金属溅射层或金属蒸镀层34的露出部分上层叠金属电镀层39。其次，利用灰化处理等除去附着于完成晶片31的表面上的光致抗蚀剂层35，如图9(E)中所示，得到在均匀的金属溅射层或金属蒸镀层34上形成了具有电极部37、天线线圈4或凸点设定用布线6和引线部38的金属电镀层39的完成晶片31。其次，有选择地刻蚀从金属电镀层39露出的金属溅射层或金属蒸镀层34，如图9(F)中所示，除去从金属电镀层39露出的金属溅射层或金属蒸镀层34。由此，可得到形成了金属溅射层或金属蒸镀层34和金属电镀层39的完成晶片31。最后，对上述完成晶片31进行划片，得到图1至图7中示出的所需要的半导体芯片1C元件1A～1E。
再有，在本例中，使用了电镀法或精密电铸法作为金属电镀层39的形成方法，但也可代之以使用无电解电镀法来形成上述金属电镀层39。此时，由于在金属电镀层39的形成中不需要形成电极，故在光致抗蚀剂层35的曝光时不需要形成电极部37和引线部38。
无电解电镀也称为化学电镀，将基底金属浸在金属的金属盐溶液中，使金属离子在基底的表面上析出，其特征在于，用比较简单的设备可得到密接力强的、均匀的、具有足够厚度的电镀层。上述金属盐成为所电镀的金属离子的供给源，在电镀铜的情况下，可使用硫酸铜、氯化铜、硝酸铜等的溶液作为电镀液。铜等的金属离子只在成为基底的金属溅射层或金属蒸镀层34上析出，不在绝缘性的表面保护层33上析出。基底材料对电镀金属离子的离子化倾向小、且必须对于电镀金属离子的析出具有催化剂的作用。因此，在由铝构成的金属溅射层或金属蒸镀层6上电镀铜的情况下，最好在铝层的表面上以几微米以下的厚度形成镍，浸在硝酸锌溶液中几秒，进行置换为锌的前处理。
另一方面，电镀法和精密电铸法是下述的方法：将形成了金属溅射层或金属蒸镀层34的完成晶片31和由电镀金属构成的电极浸在包含电镀金属离子的电镀浴中，将在完成晶片31上形成的金属溅射层或金属蒸镀层34作为阴极，将浸在电镀浴中的电极作为阳极施加电压，使电镀浴中的金属离子在金属溅射层或金属蒸镀层34的表面上析出。在电镀法和精密电铸法中，在电镀铜的情况下，也将硫酸铜、氯化铜、硝酸铜等的溶液作为电镀液来使用。
在本例的再布线层3的形成方法中，由于在完成晶片31上形成包含所需要的天线线圈4或凸点设定用布线6的所需要的导电图形，其后对完成晶片31进行划片来得到所需要的半导体芯片1A～1E，故与在各个半导体芯片上形成天线线圈4或凸点设定用布线6的情况相比，可高效率地制造芯片上的线圈或CSP类型的半导体芯片，可降低其制造成本。此外，由于能对于在晶片31上形成的全部半导体芯片高精度地形成均匀厚度的天线线圈4或凸点设定用布线6，故可减小通信特性的离散性。再者，如果对于各个半导体芯片1A～1E使用溅射法或真空蒸镀法形成天线线圈4或凸点设定用布线6，则在半导体芯片1A～1E的外周部上附着了不需要的导体，半导体芯片的绝缘性成为问题，但在完成晶片31上形成了包含天线线圈4或凸点设定用布线6的所需要的导电图形的情况下，即使在溅射时等不需要的导体附着于完成晶片31的外周部上，由于该部分作为不需要的部分，是本来应进行处置的部分，故也不会对各个半导体芯片1A～1E的绝缘性产生不良影响。另外，在本来的再布线层3的形成方法中，由于在有光致抗蚀剂层35的状态下进行金属电镀层39的形成，其后通过刻蚀除去没有层叠金属溅射层或金属蒸镀层34的金属电镀层39的部分，故图9E中所示，只在金属溅射层或金属蒸镀层34的上表面上层叠金属电镀层39，在宽度方向上不扩展，故可形成精密的天线线圈4或凸点设定用布线6，可在狭窄的面积内形成圈数多的天线线圈4或凸点设定用布线6。
(再布线层的形成方法的第2例)
其次，根据图11A、11B、11C、11D、11E，说明再布线层3的形成方法的第2例。图11A、11B、11C、11D、11E是示出再布线层3的形成方法的第2例的工序图。
在本例的再布线层3的形成方法中，如图11(A)中所示，在完成晶片31的表面保护层33上，均匀地形成光致抗蚀剂层35，在已被形成的光致抗蚀剂层35上覆盖形成了包含天线线圈4或凸点设定用布线6的所需要图形的掩摸36，从掩摸36的外侧照射规定波长的光300，对光致抗蚀剂层35进行曝光。其后，进行已被曝光的光致抗蚀剂层35的显影处理，如图11(B)中所示，除去光致抗蚀剂层35的曝光部分，使与表面保护层33的上述曝光图形对应的部分露出。在光致抗蚀剂层35的露出图形中，如图10中所示，可作成包含电极部37、在除了上述模拟电路21的部分上形成的天线线圈4或凸点设定用布线6和引线部38的形状。其次，将显影处理后的完成晶片31装在溅射装置或真空蒸镀装置中，如图11(C)中所示，在上述表面保护层33的露出部分上形成金属溅射层或金属蒸镀层34。其次，如图11(D)中所示，在利用灰化处理等除去附着于完成晶片31的表面上的光致抗蚀剂层35后，以电极部37为一个电极，对金属溅射层或金属蒸镀层34进行电镀，如图11(E)中所示，在金属溅射层或金属蒸镀层34的露出部分上层叠金属电镀层39。最后，对上述完成晶片31进行划片，得到图1至图7中示出的所需要的半导体芯片1C元件1A～1E。
再有，在本例的再布线层3的形成方法中，使用了电镀法或精密电铸法作为金属电镀层39的形成方法，但也可代之以使用无电解电镀法来形成上述金属电镀层39。此时，由于在金属电镀层39的形成中不需要形成电极，故在光致抗蚀剂层35的曝光时不需要形成电极部37和引线部38。
本例的再布线层3的形成方法除了具有与上述第1例的再布线层3的形成方法同样的效果外，由于能减少在完成晶片31上形成导电图形用的工序数，故可以更高的效率来制造芯片上线圈或CSP类型的半导体芯片。
(半导体器件的第1例)
其次，根据图12说明本发明的半导体器件的第1例。图12是第1实施形态例的半导体器件40。
第1实施形态例的半导体器件40的特征在于，如图12中所示，将上述芯片上线圈类型的半导体芯片1A或1B封在用粘接剂层41和2片覆盖片42构成的基体内。作为构成粘接剂层41的粘接剂，只要是具有所需要的粘接强度的粘接剂，就可使用属于众所周知的任意的粘接剂，但因为良好的批量生产性，故使用热熔性粘接剂是特别理想的。此外，作为覆盖片42，只要是具有所需要的强度和印刷性的片状材料，就可使用属于众所周知的任意的片状材料，但使用例如象聚对苯二甲酸乙二酯那样的即使燃烧有害物质的发生也少的高分子片或纸是特别理想的。将半导体芯片1A或1B固定在单面上形成了粘接剂层41的第1覆盖片42的粘接剂层41上，其次，通过将在单面上形成了粘接剂层41的第2覆盖片42的粘接剂层41粘接在上述第1覆盖片42的半导体芯片粘接面上，可形成本例的半导体器件40。
由于本例的半导体器件40中安装了以不经绝缘层2重叠的方式排列了模拟电路21和天线线圈4的半导体芯片1A或1B，故在模拟电路21与天线线圈4之间不形成寄生电容，故可防止作用于模拟电路21的静电电容噪声的发生。此外，由于模拟电路21与天线线圈4不相对配置，故可防止作用于模拟电路21的电磁感应噪声的发生。于是，防止了因这些静电感应噪声或电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的发生，可改善安装了芯片上线圈类型的半导体芯片1A或1B的非接触式半导体器件的通信特性。此外，由于可只利用2片覆盖片42进行包封来制造所需要的半导体芯片1A或1B，故可廉价地且以超小型的方式来制造。
(半导体器件的第2例)
其次，根据图13和图14说明本发明的半导体器件的第2例。图13是第2实施形态例的半导体器件的剖面图，图14是第2实施形态例的半导体器件中具备的升压线圈的平面图。
第2实施形态例的半导体器件50，如图13中所示，其特征在于，在由粘接剂层41和覆盖片42构成的基体内包封了上述芯片上线圈类型的半导体芯片1A或1B和绝缘基板52，在该绝缘基板52上形成了升压线圈51，该升压线圈51用来强化与该半导体芯片1A或1B一体形成的天线线圈4与在未图示的读写器上具备的天线线圈的电磁耦合。
如图14中所示，升压线圈51由线圈直径小的第1线圈51a和线圈直径大的第2线圈51b构成，互相进行了导电性的连接。第1线圈51a是主要与天线线圈4进行电磁耦合的线圈，将其平面形状和尺寸形成为与天线线圈4相同或成为相似形，其中，上述的天线线圈4与半导体芯片1A或1B一体地形成。另一方面，第2线圈51b是主要与读写器中具备的天线线圈进行电磁耦合的线圈，在容纳于由粘接剂层41和覆盖片42构成的基体内的范围内，将其平面形状和尺寸形成得尽可能地大。再有，在图14的例子中，第1线圈51a和第2线圈51b都被形成为具有多个圈数的矩形的螺旋状，但各线圈51a、51b的圈数或平面形状不限定于此，可任意地形成。该升压线圈51可用对在绝缘基板52的单面上形成的均匀厚度的导电性金属层进行刻蚀以形成所需要的线圈图形的刻蚀法或在绝缘基板52的单面上使用导电油墨采用印刷方法形成所需要的线圈图形的印刷法来形成。
再有，关于构成粘接剂层41的粘接剂的种类及构成覆盖片42的片状材料的种类，由于与第1实施形态例的半导体器件40相同，故为了避免重复而省略说明。
本例的半导体器件50除了与第1实施形态例的半导体器件40同样的效果外，由于具备升压线圈，与具有能强化和半导体芯片1A或1B一体形成的天线线圈4与在未图示的读写器上具备的天线线圈的电磁耦合的效果。
(半导体器件的第3例)
其次，根据图15说明本发明的半导体器件的第3例。图15是第3实施形态例的半导体器件的主要部分的剖面图。
第3实施形态例的半导体器件60，如图15中所示，由下述部分构成：第1布线层61、第1绝缘层62、第2布线层63、连接第1布线层61与第2布线层63的连接部63a、第2绝缘层64、半导体芯片1C、其它安装部件66、连接第2布线层63与半导体芯片1C的导体67、连接第2布线层63与其它安装部件66的导体68、将半导体芯片1C与其它安装部件66和导体67、68密封为一体的模塑树脂69、在第1布线层61的外表面上局部形成的镍层(金属膜)70、覆盖第1布线层61的外表面的保护树脂层71以及在镍层70上形成的外部端子72。
通过对铜或铜合金进行电镀(电铸)来形成第1布线层61、第2布线层63和连接部63a。作为铜合金，因为在耐腐蚀性及密接性方面良好，故铜-镍合金或铜-镍-银合金是特别合适的。连接部63a在第1绝缘层62上开出的第1开口部62a内形成，它导电性地连接第1布线层61与第2布线层63。
第1绝缘层62、第2绝缘层64和保护树脂层71由绝缘性树脂形成。作为绝缘性树脂，为了使该第1绝缘层62、第2绝缘层64和保护树脂层71的形成变得容易，也可使用感光性树脂。在第1绝缘层62上以所需要的排列形成用来形成连接部63a的第1开口部62a，在第2绝缘层64上以所需要的排列形成用来贯通导体67、68的第2开口部64a。
作为其它安装部件66，可安装晶体管、二极管、电阻、电感器、电容器、石英振荡器、滤波器、平衡-不平衡变换器、天线、功能模块等的片状部件及外部连接器等。再有，在上述功能模块中包含VCO、PLL或电源调整器等。
作为连接其它安装部件66与第2布线层63的导体68，也可使用导电膏及各向异性导电粘接剂等，但因为可进行廉价且可靠性高的连接，故焊锡是特别合适的。
模塑树脂69用来对上述半导体芯片1C、其它安装部件66和这些各安装部件1C、66与第2布线层63的连接部进行树脂密封使其成为一体，可使用迄今为止适用于半导体芯片的树脂密封的各种树脂材料来形成。
镍层70使外部端子72的形成变得容易，在打算形成外部端子72的第1布线层61的端子部上被形成。
外部端子72是为了将本实施形态例的半导体器件60连接到例如印刷布线基板上而使用的，因为可容易地进行廉价且可靠性高的连接，故用焊锡来形成是特别理想的。
本例的半导体器件60除了与第1实施例的半导体器件40同样的效果外，由于用布线层61、63和保护树脂层62、64来构成安装部件1C、66的布线手段，故可省略与现有的多层基板的核心材料相当的部分，可得到薄形且廉价的半导体器件。此外，由于使用了布线层61、63，故与使用了具备由引线框或金属箔刻蚀或导电膏印刷形成的布线层的基板的情况相比，可谋求布线图形的高密度化、高精度化、微小化和均质化，可得到小型且与高频的适应性高的半导体模块。再者，由于将第1布线层61和与其导电性地连接的第2布线层63形成为2层，故可减少布线层61、63的形成面积，可谋求半导体器件的小型化。
再者，在上述实施形态例中，将布线层形成为2层，但当然也可形成为3层以上。此外，在上述实施形态例中，使用了CSP类型的半导体芯片1C作为半导体芯片，但也可使用其它的CSP类型的半导体芯片1D、1E。
在本发明的第1方面所述的发明中，由于以不经绝缘层重叠的方式排列在半导体芯片的电路形成面上形成的模拟电路和再布线层，故在模拟电路与再布线层之间不形成寄生电容，可防止作用于模拟电路的静电电容噪声的发生。此外，由于模拟电路与再布线层不相对配置，故可防止作用于模拟电路的电磁感应噪声的发生。于是，防止了因这些静电感应噪声或电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的发生，即使对于与高频相对应的与再布线层形成为一体的半导体芯片，也可消除因噪声引起的误工作及通信特性的恶化。
在本发明的第2方面所述的发明中，由于以不经绝缘层重叠的方式排列在电路形成面上形成的模拟电路中的特别容易受到噪声的影响的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和再布线层，故对于各电路块来说，可防止因静电感应噪声或电磁感应噪声引起的串扰噪声、减幅振荡和电源噪声等的发生，可消除因噪声引起的误工作及通信特性的恶化。
在本发明的第3方面所述的发明中，由于以不经绝缘层重叠的方式排列在电路形成面上形成的模拟电路中的特别容易受到噪声的影响的线圈和再布线层，故静电感应噪声或电磁感应噪声难以作用于该线圈，可消除因噪声引起的误工作及通信特性的恶化。
在本发明的第4方面所述的发明中，由于用再布线层形成非接触通信用的天线线圈，故可得到在耐噪声性能方面良好的芯片上线圈类型的半导体芯片，可制造低成本的、在耐噪声性能方面良好的非接触式半导体器件。
在本发明的第5方面所述的发明中，由于用再布线层形成凸点设定用布线，故可得到在耐噪声性能方面良好的CSP类型的半导体芯片，故可制造多端子的、在耐噪声性能方面良好的半导体器件。
在本发明的第6方面所述的发明中，由于对于利用CMOS技术在电路形成面上形成了无线通信电路的半导体芯片来说，将再布线层排列成不在模拟电路上形成再布线层，故可防止特别容易受到再布线层的影响的这种半导体芯片的通信特性的恶化。
在本发明的第7方面所述的发明中，由于对于形成了发送、接收或发送接收800MHz以上的频率的信号的无线通信电路的半导体芯片来说，将再布线层排列成不在模拟电路上形成再布线层，故可防止特别容易受到再布线层的影响的这种半导体芯片的通信特性的恶化。
在本发明的第8方面所述的发明中，由于在半导体器件上安装以不经绝缘层重叠的方式排列在电路形成面上形成的模拟电路和再布线层的半导体芯片，故在半导体芯片的模拟电路中难以产生因静电感应噪声或电磁感应噪声引起的误工作或通信特性的恶化，可得到通信特性良好的半导体器件。
在本发明的第9方面所述的发明中，由于在半导体器件上安装以不经绝缘层重叠的方式排列在电路形成面上形成的模拟电路中的特别容易受到噪声的影响的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和再布线层的半导体芯片，故在容易受到噪声的较强的不良影响的这些电路中难以产生因静电感应噪声或电磁感应噪声引起的误工作或通信特性的恶化，可得到通信特性良好的半导体器件。
在本发明的第10方面所述的发明中，由于在半导体器件上安装以不经绝缘层重叠的方式排列在电路形成面上形成的模拟电路中的特别容易受到噪声的影响的线圈和再布线层的半导体芯片，故静电感应噪声或电磁感应噪声不作用于容易受到噪声的较强的不良影响的线圈，可得到通信特性良好的半导体器件。

Claims (10)

1.一种半导体芯片，该半导体芯片在电路形成面上经绝缘层与再布线层形成为一体，其特征在于：
以不经上述绝缘层重叠的方式排列了在上述电路形成面上形成的模拟电路的全部或一部分和上述再布线层。
2.一种半导体芯片，该半导体芯片在电路形成面上经绝缘层与再布线层形成为一体，其特征在于：
以不经上述绝缘层重叠的方式排列了在上述电路形成面上形成的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和上述再布线层。
3.一种半导体芯片，该半导体芯片在电路形成面上经绝缘层与再布线层形成为一体，其特征在于：
以不经上述绝缘层重叠的方式排列了在上述电路形成面上形成的线圈和上述再布线层。
4.如权利要求1至权利要求3的任一项所述的半导体芯片，其特征在于：
用上述再布线层形成了其两端连接到上述电路形成面上形成的输入输出端子上的非接触通信用的天线线圈。
5.如权利要求1至权利要求3的任一项所述的半导体芯片，其特征在于：
用上述再布线层形成了其一端连接到上述电路形成面上形成的输入输出端子上、其另一端上形成了凸点的凸点设定用布线。
6.如权利要求1至权利要求5的任一项所述的半导体芯片，其特征在于：
在上述电路形成面上形成的电路是利用CMOS技术形成的无线通信电路。
7.如权利要求1至权利要求6的任一项所述的半导体芯片，其特征在于：
在上述电路形成面上形成的电路是在与外部装置之间发送、接收或发送接收800MHz以上的频率的信号的无线通信电路。
8.一种半导体器件，该半导体器件在规定尺寸和规定形状的基体上安装了半导体芯片而构成，其特征在于：
安装了在电路形成面上经绝缘层与再布线层形成为一体的、且以不经上述绝缘层重叠的方式排列了在上述电路形成面上形成的模拟电路的全部或一部分和上述再布线层的半导体芯片作为上述半导体芯片。
9.一种半导体器件，该半导体器件在规定尺寸和规定形状的基体上安装了半导体芯片而构成，其特征在于：
安装了在电路形成面上经绝缘层与再布线层形成为一体的、且以不经上述绝缘层重叠的方式排列了在上述电路形成面上形成的电源电路、运算放大器、比较放大器、RF接收部、RF发送部和RF合成部中的至少1个电路和上述再布线层的半导体芯片作为上述半导体芯片。
10.一种半导体器件，该半导体器件在规定尺寸和规定形状的基体上安装了半导体芯片而构成，其特征在于：
安装了在电路形成面上经绝缘层与再布线层形成为一体的、且以不经上述绝缘层重叠的方式排列了在上述电路形成面上形成的线圈和上述再布线层的半导体芯片作为上述半导体芯片。
CNB018109853A 2000-06-21 2001-06-20 半导体芯片和使用了该半导体芯片的半导体器件 Expired - Fee Related CN1275328C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP186409/00 2000-06-21
JP186409/2000 2000-06-21
JP2000186409 2000-06-21

Publications (2)

Publication Number Publication Date
CN1436370A true CN1436370A (zh) 2003-08-13
CN1275328C CN1275328C (zh) 2006-09-13

Family

ID=18686575

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018109853A Expired - Fee Related CN1275328C (zh) 2000-06-21 2001-06-20 半导体芯片和使用了该半导体芯片的半导体器件

Country Status (6)

Country Link
US (1) US6838773B2 (zh)
KR (1) KR100741039B1 (zh)
CN (1) CN1275328C (zh)
AU (1) AU7457401A (zh)
DE (1) DE10196382T1 (zh)
WO (1) WO2001099193A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438030C (zh) * 2005-05-18 2008-11-26 米辑电子股份有限公司 线路元件
CN100542060C (zh) * 2005-07-04 2009-09-16 索尼株式会社 通信板
US7649608B2 (en) 2005-03-04 2010-01-19 Samsung Electronics Co., Ltd. Driving chip, display device having the same, and method of manufacturing the display device
CN101246849B (zh) * 2007-02-13 2010-05-19 相丰科技股份有限公司 具天线导体的集成电路装置及其制造方法
US7886421B2 (en) 2007-02-06 2011-02-15 Mutual-Pak Technology Co., Ltd Method for manufacturing integrated circuit device having antenna conductors
CN102365787A (zh) * 2009-03-31 2012-02-29 户田工业株式会社 复合rf标签、设置有该复合rf标签的工具
CN103907125A (zh) * 2011-08-08 2014-07-02 菲尼克斯阿美特克有限公司 改进rfid智能卡中的耦合和与rfid智能卡的耦合
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构
CN107437536A (zh) * 2016-05-26 2017-12-05 台湾积体电路制造股份有限公司 传感器封装件

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268740B2 (en) * 2000-03-13 2007-09-11 Rcd Technology Inc. Method for forming radio frequency antenna
US6476775B1 (en) 2000-03-13 2002-11-05 Rcd Technology Corporation Method for forming radio frequency antenna
US7298331B2 (en) * 2000-03-13 2007-11-20 Rcd Technology, Inc. Method for forming radio frequency antenna
KR100741039B1 (ko) * 2000-06-21 2007-07-20 히다치 막셀 가부시키가이샤 반도체칩 및 이것을 사용한 반도체장치
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US7009576B2 (en) * 2002-06-11 2006-03-07 Michelin Recherche Et Technique S.A. Radio frequency antenna for a tire and method for same
US7456752B2 (en) 2003-05-06 2008-11-25 Rcd Technology, Inc. Radio frequency identification sensor for fluid level
CN100461410C (zh) * 2003-08-28 2009-02-11 株式会社日立制作所 半导体器件以及其制造方法
JP2005123591A (ja) * 2003-09-25 2005-05-12 Rohm Co Ltd 半導体装置及びこれを実装した電子機器
EP1709688A4 (en) 2004-01-30 2014-12-31 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
US8030745B2 (en) * 2004-03-04 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. ID chip and IC card
US8159043B2 (en) * 2004-03-12 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8237569B2 (en) * 2004-04-09 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Product management system
WO2006028195A1 (en) * 2004-09-09 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
WO2006043611A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7307528B2 (en) * 2004-12-15 2007-12-11 Impinj, Inc. RFID tag design with circuitry for wafer level testing
US7380190B2 (en) * 2004-12-15 2008-05-27 Impinj, Inc. RFID tag with bist circuits
EP1829102A4 (en) * 2004-12-24 2014-08-13 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
TWI252575B (en) * 2005-01-17 2006-04-01 Phoenix Prec Technology Corp Flip-chip package structure with direct electrical connection of semiconductor chip
US7528724B2 (en) * 2005-02-28 2009-05-05 Impinj, Inc. On die RFID tag antenna
US7400255B2 (en) * 2005-02-28 2008-07-15 Impinj, Inc. Wireless functional testing of RFID tag
US7456506B2 (en) * 2005-03-14 2008-11-25 Rcd Technology Inc. Radio frequency identification (RFID) tag lamination process using liner
US20060205113A1 (en) * 2005-03-14 2006-09-14 Rcd Technology Corp. Radio frequency identification (RFID) tag lamination process
KR100642643B1 (ko) 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
US7607586B2 (en) * 2005-03-28 2009-10-27 R828 Llc Semiconductor structure with RF element
WO2006104792A1 (en) * 2005-03-28 2006-10-05 Avery Dennison Corporation Method for making rfid device antennas
JP2006286966A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の生産管理方法及び半導体基板
JP2006303344A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Ind Co Ltd パッケージ基板上にｌｓｉチップをフリップして配置した半導体装置、及びその基板配線設計方法
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
WO2007043602A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
US7388542B2 (en) * 2005-11-10 2008-06-17 Rcd Technology, Inc. Method for an element using two resist layers
US7377447B2 (en) 2005-12-05 2008-05-27 Rcd Technology, Inc. Tuned radio frequency identification (RFID) circuit used as a security device for wristbands and package security
US20080129455A1 (en) * 2006-05-24 2008-06-05 Rcd Technology Inc. Method for forming rfid tags
US8448870B2 (en) * 2006-07-10 2013-05-28 Nxp B.V. Transponder and method of producing a transponder
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
DE102008046761B4 (de) 2007-09-14 2021-08-05 Infineon Technologies Ag Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
JP2009278030A (ja) * 2008-05-19 2009-11-26 Panasonic Corp 半導体装置及びその製造方法
JP5140565B2 (ja) * 2008-11-28 2013-02-06 三洋電機株式会社 素子搭載用基板、半導体モジュール、および携帯機器
US9011706B2 (en) * 2008-12-16 2015-04-21 City University Of Hong Kong Method of making foraminous microstructures
US8366009B2 (en) 2010-08-12 2013-02-05 Féinics Amatech Teoranta Coupling in and to RFID smart cards
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8789762B2 (en) 2010-08-12 2014-07-29 Feinics Amatech Teoranta RFID antenna modules and methods of making
US8991712B2 (en) 2010-08-12 2015-03-31 Féinics Amatech Teoranta Coupling in and to RFID smart cards
JP2012049434A (ja) 2010-08-30 2012-03-08 Sony Corp 電子部品、給電装置、受電装置、およびワイヤレス給電システム
JP5087118B2 (ja) * 2010-09-28 2012-11-28 株式会社東芝 通信機器
US9781783B2 (en) 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
AU2012293707A1 (en) * 2011-08-08 2014-02-20 Feinics Amatech Teoranta Improving coupling in and to RFID smart cards
US10403511B2 (en) * 2013-01-14 2019-09-03 Intel Corporation Backside redistribution layer patch antenna
CN107705976B (zh) * 2017-08-30 2020-08-25 潍坊歌尔微电子有限公司 一种线圈的制造方法、线圈、电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10162112A (ja) 1996-12-02 1998-06-19 Mitsui High Tec Inc Ｉｃカード
JP4255141B2 (ja) * 1998-02-02 2009-04-15 株式会社ルネサステクノロジ 半導体装置
US6525410B1 (en) * 1998-07-24 2003-02-25 Texas Instruments Incorporated Integrated circuit wireless tagging
JP2000137779A (ja) * 1998-10-30 2000-05-16 Hitachi Maxell Ltd 非接触情報媒体とその製造方法
KR100741039B1 (ko) * 2000-06-21 2007-07-20 히다치 막셀 가부시키가이샤 반도체칩 및 이것을 사용한 반도체장치

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649608B2 (en) 2005-03-04 2010-01-19 Samsung Electronics Co., Ltd. Driving chip, display device having the same, and method of manufacturing the display device
CN100438030C (zh) * 2005-05-18 2008-11-26 米辑电子股份有限公司 线路元件
CN100438029C (zh) * 2005-05-18 2008-11-26 米辑电子股份有限公司 线路元件
CN100542060C (zh) * 2005-07-04 2009-09-16 索尼株式会社 通信板
US7886421B2 (en) 2007-02-06 2011-02-15 Mutual-Pak Technology Co., Ltd Method for manufacturing integrated circuit device having antenna conductors
CN101246849B (zh) * 2007-02-13 2010-05-19 相丰科技股份有限公司 具天线导体的集成电路装置及其制造方法
CN102365787A (zh) * 2009-03-31 2012-02-29 户田工业株式会社 复合rf标签、设置有该复合rf标签的工具
CN103907125A (zh) * 2011-08-08 2014-07-02 菲尼克斯阿美特克有限公司 改进rfid智能卡中的耦合和与rfid智能卡的耦合
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构
CN107437536A (zh) * 2016-05-26 2017-12-05 台湾积体电路制造股份有限公司 传感器封装件
CN107437536B (zh) * 2016-05-26 2022-07-08 台湾积体电路制造股份有限公司 传感器封装件、半导体封装件及其制造方法
US11515618B2 (en) 2016-05-26 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and manufacturing methods thereof

Also Published As

Publication number Publication date
US6838773B2 (en) 2005-01-04
KR100741039B1 (ko) 2007-07-20
US20030116790A1 (en) 2003-06-26
AU7457401A (en) 2002-01-02
KR20030041870A (ko) 2003-05-27
DE10196382T1 (de) 2003-12-04
CN1275328C (zh) 2006-09-13
WO2001099193A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
CN1275328C (zh) 半导体芯片和使用了该半导体芯片的半导体器件
US10847303B2 (en) Coil component
US9496084B2 (en) Method of manufacturing chip electronic component
CN1187806C (zh) 电路装置的制造方法
CN101232779B (zh) 印刷布线板
CN101393871B (zh) 层积半导体芯片的半导体装置制造方法
CN1768559B (zh) 多层印刷电路板
CN1293790C (zh) 元件内置模块及其制造方法
CN1196392C (zh) 布线基板及其制造方法
CN1178243C (zh) 电容器
CN1520612A (zh) 集成电路元件及其制造方法和承载集成电路元件的信息载体及其制造方法
CN1525631A (zh) 超小型功率变换装置
CN1476633A (zh) 高频模件板装置
JP3377786B2 (ja) 半導体チップ
CN1918677A (zh) 固体电解电容器
CN1623229A (zh) 高频组件及其制造方法
CN1798471A (zh) 包含嵌入式电容器的印刷电路板及其制造方法
CN1873666A (zh) 无线ic标签和无线ic标签的制造方法
CN1489884A (zh) 高频电路组合单元及其制作方法和高频模块装置及其制作方法
CN1637963A (zh) 线圈和叠层线圈导体及其制法和使用它们的电子元器件
US10861759B2 (en) Circuit module
CN1531093A (zh) 多输出超小型功率变换装置
CN1497717A (zh) 电路装置及其制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1313966C (zh) Ic卡的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KYRSHU HITACHI MAXELL

Free format text: FORMER OWNER: HITACHI MAKUCELLO CORPORATION

Effective date: 20090612

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090612

Address after: Fukuoka Prefecture

Patentee after: Kyushu Hitachi Mcsell Co., Ltd.

Address before: Osaka Japan

Patentee before: Hitachi Maxell, Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060913

Termination date: 20130620