CN101246849B - 具天线导体的集成电路装置及其制造方法 - Google Patents

具天线导体的集成电路装置及其制造方法 Download PDF

Info

Publication number
CN101246849B
CN101246849B CN200710005772A CN200710005772A CN101246849B CN 101246849 B CN101246849 B CN 101246849B CN 200710005772 A CN200710005772 A CN 200710005772A CN 200710005772 A CN200710005772 A CN 200710005772A CN 101246849 B CN101246849 B CN 101246849B
Authority
CN
China
Prior art keywords
antenna conductor
integrated circuit
manufacture method
electrode
junction point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710005772A
Other languages
English (en)
Other versions
CN101246849A (zh
Inventor
黄禄珍
陈伯钦
马玉林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd
Mutual Pak Technology Co Ltd
Original Assignee
XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd filed Critical XIANGFENG SCIENCE AND TECHNOLOGY Co Ltd
Priority to CN200710005772A priority Critical patent/CN101246849B/zh
Publication of CN101246849A publication Critical patent/CN101246849A/zh
Application granted granted Critical
Publication of CN101246849B publication Critical patent/CN101246849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明揭示一种具天线导体的集成电路装置及其制造方法。此方法包含提供具有多个集成电路元件的一晶片；形成一第一天线导体于每个集成电路元件的表面上；形成多个金属凸块于该第一天线导体上方；涂布一绝缘层，以封装该多个集成电路元件，该绝缘层覆盖该多个金属凸块；移除该绝缘层的一部分以露出每个金属凸块的顶部；及以网版印刷方式形成一第二天线导体于该绝缘层上方。

Description

具天线导体的集成电路装置及其制造方法
技术领域
本发明是关于一种集成电路装置及其制造方法，尤其关于具天线导体的集成电路装置。
背景技术
图1A显示公知具天线导体的电子装置10，其包含电路板11、天线导体12及IC芯片13；天线导体12及IC芯片13是直接设置在电路板11上，并藉由焊线14相互连结。图1B显示另一种与图1A相似的公知电子装置10’，其天线导体12也是直接设置在电路板11上，而IC芯片15则是利用凸块16以倒装芯片方式与天线导体12连结。上述IC芯片13及15通常是已完成封装的芯片。换言之，公知的天线导体12是先设置在电路板11上，当IC芯片13或15进行表面粘装(Surface Mounting)时才一颗一颗地与天线导体连结。上述的技术缺点在于，将天线导体12设置在电路板11上会占据较大空间而阻碍电子产品整体体积的缩小。而且IC芯片13及15需一颗一颗地与天线导体12连结，这也会使后段组装的复杂度增加。
继上述电子装置10与10’，为了更节省空间，又发展出另一种如图2所示的电子装置20。电子装置20是以半导体薄膜工艺直接将天线导体22制作在IC芯片23表面上并以传统的半导体工艺进行封装，须耗费相当高的成本。况且，相对电路板11，IC芯片的表面积很小，所以其表面上所形成的天线也只能作短距离传输。图2所示的电子装置20如果还要外加天线以求更远的传输距离，一般的作法会回到如图1A及图1B的传统方式，将此外加天线先设置在电路板11上，然后又必须再将封装好的IC芯片23一颗一颗地与此外加天线连结，所以之前所述的缺点又会再度产生。
因此，需要一种新颖的作法与结构来改善公知技术所产生的问题。
发明内容
本发明是提供一种晶片级封装具天线导体集成电路装置的方法。所谓晶片级封装是指，例如一片晶片上有30K颗芯片，先以一片晶片为单位将这30K颗芯片同时完成封装，然后再进行芯片切刻。本发明具天线导体集成电路装置的制作是将网板印刷方式整合于晶片级封装工艺中，故相较于公知技术更具有生产效率高的优点。
本发明更采用网版印刷方式将金属凸块或天线导体制作于芯片表面上方，具有工艺简单成本降低的优点。
此外，本发明更进一步提出具多层天线导体结构的集成电路装置，使天线导体的长度不会仅局限于单一芯片的有限表面积。
于一实施例，本发明提供一种天线导体的集成电路装置的制造方法，其步骤包含：提供具有多个集成电路元件的一晶片；形成一第一天线导体于每个集成电路元件的表面上；以网版印刷方式形成多个金属凸块于该第一天线导体上方；涂布一绝缘层，以封装该多个集成电路元件，该绝缘层覆盖该多个金属凸块；移除该绝缘层的一部分以露出每个金属凸块的顶部；及以网版印刷方式形成一第二天线导体于该绝缘层上方。
于另一实施例，本发明提供另一种具天线导体的集成电路的制造方法，其步骤包含：提供具有多个集成电路元件的一晶片，每个集成电路元件的表面具有一电极及一介电层，该电极嵌设在该介电层中；形成一天线导体于该表面上，该天线导体具有一第一端及一第二端；以网版印刷方式形成多个金属凸块分别设置于该第一端及该第二端上方；涂布一绝缘层，以封装该多个集成电路元件，该绝缘层覆盖该多个金属凸块；及移除该绝缘层的一部分以露出每个金属凸块的顶部。
附图说明
图1A、图1B及图2是显示公知的具天线导体的电子装置；
图3A至9A是以上视图显示本发明具天线导体的集成电路装置的制造过程；
图3B至9B是以剖面图显示本发明具天线导体的集成电路装置的制造过程。
【主要附图标记说明】
10，10’，20电子装置              11电路板
12、22天线导体                    13、15、23IC芯片
14焊线                        16凸块
30晶片                        31集成电路元件
32介电层                      33第一电极
34第二电极                    40第一图案化导体层
41第一天线导体                42第一导电接点
43，44，83，84端点            43a，33a，42a，34a界面
50金属凸块                    60色缘层
80第二图案化导体层            81第二天线导体
82第二导电接点                90保护层
91集成电路芯片
具体实施方式
以下将参考附图示范本发明的优选实施例。附图中相似元件是采用相同的附图标记。应注意为清楚呈现本发明，附图中的各元件并非按照实物的比例绘制，而且为避免模糊本发明的内容，以下说明亦省略公知的零组件、相关材料、及其相关处理技术。
图3A、B至图9A、B例示本发明的一实施例。图3A为一晶片30的上视图，图3B为晶片30沿图3A的虚线I-I’的剖面图。同样地，本文图4A至9A亦为后续各步骤的晶片30的上视图，4B至9B则为其对应图中虚线I-I’的剖面图。
本发明所提供的晶片30为具有多个集成电路元件31的晶片。图3A仅显示其中两个，意即虚线A-A’与B-B’区间代表一个集成电路元件31，虚线B-B与C-C’区间则代表另一个。集成电路元件31可有多种变化，例如可为射频IC(RFID)、任一种MOSFET或LED等等。集成电路元件31的表面具有介电层32。介电层32中嵌设第一电极33及第二电极34，用以连接后续将要制作的天线导体。上述的结构可在以半导体工艺制作集成电路元件31时一并完成。
接着，如图4A及4B所示，形成第一图案化导体层40于每个集成电路元件31的表面上。第一图案化导体层40包含第一天线导体41及第一导电接点42。第一天线导体41具有两个端点43及44，端点43连结第一电极33，端点44则被第一天线导体41以线圈状环绕。端点44是设置在端点43与第一导电接点42之间。第一导电接点42是用来导通之后所要形成的导体层。第一图案化导体层40的形成方式可采用后续介绍的印刷工艺。然而，如果需要较多线圈圈数及较细的线路，也可运用薄膜电镀工艺。应注意，第一天线导体41中的端点43是优选地具有比第一电极33较大的横截面积；同样地第一导电接点42也以具有比第二电极34较大的横截面积为宜，如图4B所示。换言之，第一天线导体41与第一电极33连结的界面43a是大于第一电极33与第一天线导体41连结的界面33a；第一导电接点42与第二电极34连结的界面42a是大于第二电极34与第一天线导体41连结的界面34a。这样的设计可用来扩大导电层的可接触面，以使后续的印刷工艺更容易进行。
接着，如图5A-5B所示，以网版印刷方式，形成多个金属凸块50于第一天线导体的两端点43、44及第一导电接点42的上方。网版印刷方式是指，例如以经蚀刻或激光切割的一图案化网版(优选为一钢板)为掩模，利用印刷机将导体材料通过网版上的开孔印刷至集成电路元件31表面上以形成金属凸块50。导体材料可为如铜、银、或锡膏的金属或非金属的导电高分子材料，而且也可视需要掺杂其它高分子粘着剂，例如环氧树脂等等。第一图案化导体层40印刷完成后可经由高温烧结以达成良好的导电性。金属凸块50的厚度以大于第一图案化导体层40的厚度为宜，优选的范围在20～70um之间。
然后，如图6A-6B所示，均匀涂布一绝缘层60于晶片30上方，以同时封装晶片30上方所有的集成电路元件31。详言之，绝缘层60是覆盖介电层32、第一图案化导体层40、及金属凸块50。绝缘层60的材料优选为液态的高分子材料，例如环氧树脂(Epoxy)、聚酰亚胺PI(Polyimide)、苯并环丁烷(Benzocycle Butane)、液晶高分子(Liquid Crystal Polymer)等等，优选的厚度范围在50～200um之间。绝缘层60涂布完成后可视需要进行高温烘烤，以稳定绝缘层60的结构。
接着，如图7A-7B所示，研磨绝缘层60以移除一部分的绝缘层60及一部分的金属凸块50。研磨的目的在于，一方面为了平坦化整体结构，另一方面则为了露出每个金属凸块50的顶部。研磨的方式是将晶片30固定在一基座上，再利用磨盘与浆料将绝缘层60与金属凸块50磨除。
研磨完成之后，接着同样以网版印刷方式形成第二图案化导体层80于每个集成电路元件31的绝缘层60的表面上，如图8A-8B所示。第二图案化导体层80的材料与上述的金属凸块50的材料相似。应注意第二图案化导体层80的结构与第一图案化导体层40不同。第二图案化导体层80是包含第二天线导体81及第二导电接点82。第二天线导体81具有两个端点83及84，端点84，是位在第二电极34的上方，并透过金属凸块50与第二电极34连结；端点83则被第二天线导体81以线圈状环绕。端点83是设置在端点84与第二导电接点82之间。应注意端点83位在第一天线导体41的端点44的上方，并透过金属凸块50与端点44连结。此外，应注意第二导电接点82是位在第一电极33的上方，并透过金属凸块50与第一天线导体41的端点43连结。
第二图案化导体层80完成之后，如图9A-9B所示，可视需要在第二图案化导体层80表面镀上保护层90，材料可为镍或金；也可视需要涂布一层防焊油墨(未显示)于第二图案化导体层80上方。然后，再进行晶片30的晶背研磨并沿着虚线A-A’、B-B’及C-C’进行切刻，以形成多个互相分离的已封装的集成电路芯片91。
上述的实施例是以制造具两层天线导体40及80的集成电路装置来示范说明本发明，然本领域技术人员应可了解单层的、或两层以上的天线导体集成电路装置也在本发明的范畴内。此外，上述的实施例也清楚说明，本发明亦包含以晶片级封装技术所制成的天线导体集成电路装置。换言之，本发明是将已完成半导体工艺的晶片，在进行封装工艺之前，将天线导体制作于每个集成电路元件的表面上，更利用网版印刷技术制作金属凸块或上层的天线线路；接着再进行晶片级封装，之后再切割成芯片。故应可了解相较于公知技术，本发明所引进网板印刷工艺是具有显著降低成本的功效；本发明所提供多层的天线线路可增加天线线圈长度，以改善公知的缺点；而且，本发明更进一步将天线导体整合于晶片级封装工艺中，其工艺确实相对简易也可减少短路发生，并可大幅降低后段SMT的组装成本。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求范围内。

Claims (13)

1.一种具天线导体的集成电路装置的制造方法，包含：
提供具有多个集成电路元件的一晶片，其中每个集成电路元件具有一第一电极及一第二电极；
形成一第一天线导体和一第一导电接点于每个集成电路元件的表面上，该第一天线导体具有一第一端及一第二端，该第一电极连结该第一端，该第一天线导体是以线圈状环绕该第二端，该第一导电接点连结该第二电极；
以网版印刷方式形成多个金属凸块于该第一天线导体上方；
涂布一绝缘层，以封装该多个集成电路元件，该绝缘层覆盖该多个金属凸块；
移除该绝缘层的一部分以露出每个金属凸块的顶部；及
以网版印刷方式形成一第二天线导体于该绝缘层上方。
2.如权利要求1所述的制造方法，其中该第一天线导体与该第一电极连结的界面是大于该第一电极与该第一天线导体连结的界面。
3.如权利要求1所述的制造方法，其中该第一天线导体和该第一导电接点以网版印刷方式形成。
4.如权利要求3所述的制造方法，其中该第一导电接点与该第二电极连结的界面是大于该第二电极与该第一导电接点连结的界面。
5.如权利要求3所述的制造方法，其中该第二端位在该第一导电接点与该第一端之间。
6.如权利要求3所述的制造方法，其中该多个金属凸块是分别设置在该第一端、该第二端、及该第一导电接点上方。
7.如权利要求3所述的制造方法，其中该第二天线导体具有一第三端，该第三端是位该第二电极的上方，并透过该多个金属凸块其中之一与该第一导电接点连结。
8.如权利要求3所述的制造方法，其中该第二天线导体具有一第四端是位该第二端的上方，并透过该多个金属凸块其中之一与该第二端连结。
9.如权利要求1所述的制造方法，更包含以网版印刷方式形成一第二导电接点，该第二导电接点是位该第一电极的上方，并透过该多个金属凸块的其中之一，与该第一端电相连。
10.如权利要求8所述的制造方法，其中该第二天线导体是以线圈状环绕该第四端。
11.如权利要求1所述的制造方法，更包含切刻该晶片，以形成多个互相分离的已封装的集成电路芯片。
12.如权利要求1所述的制造方法，更包含形成一保护层于该第二天线导体的表面上。
13.如权利要求12所述的制造方法，其中该保护层的材料是选自镍、金、及其混合物。
CN200710005772A 2007-02-13 2007-02-13 具天线导体的集成电路装置及其制造方法 Active CN101246849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710005772A CN101246849B (zh) 2007-02-13 2007-02-13 具天线导体的集成电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710005772A CN101246849B (zh) 2007-02-13 2007-02-13 具天线导体的集成电路装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101246849A CN101246849A (zh) 2008-08-20
CN101246849B true CN101246849B (zh) 2010-05-19

Family

ID=39947196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710005772A Active CN101246849B (zh) 2007-02-13 2007-02-13 具天线导体的集成电路装置及其制造方法

Country Status (1)

Country Link
CN (1) CN101246849B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036022A (zh) * 2011-10-10 2013-04-10 启碁科技股份有限公司 便携式电子装置及其天线结构和天线制作方法
CN107546181B (zh) * 2017-08-18 2019-07-05 华进半导体封装先导技术研发中心有限公司 雷达组件封装体
CN107479034B (zh) * 2017-08-18 2019-10-18 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN110880638A (zh) * 2018-09-06 2020-03-13 艾沛迪股份有限公司 一种纳米天线装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436370A (zh) * 2000-06-21 2003-08-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
CN1874060A (zh) * 2005-05-31 2006-12-06 株式会社半导体能源研究所 天线制造方法和半导体装置制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436370A (zh) * 2000-06-21 2003-08-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
CN1874060A (zh) * 2005-05-31 2006-12-06 株式会社半导体能源研究所 天线制造方法和半导体装置制造方法

Also Published As

Publication number Publication date
CN101246849A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US7698805B2 (en) Method for manufacturing integrated circuit device having antenna conductors
CN101980361B (zh) 具有晶圆黏片胶带的集成电路及其封装方法
CN101548378B (zh) 半导体器件及其制造方法
CN108878407B (zh) 半导体封装装置及其制造方法
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
CN100413384C (zh) 多涂层印刷电路板及其制造方法
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20120068338A1 (en) Impedance controlled packages with metal sheet or 2-layer rdl
US8853708B2 (en) Stacked multi-die packages with impedance control
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
CN102770957A (zh) 模穿孔聚合物块封装
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US9999125B2 (en) Method for fabricating ceramic insulator for electronic packaging
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
CN101393876A (zh) 形成具有接纳电连接件倾斜边缘的半导体电路小片的方法
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN101246849B (zh) 具天线导体的集成电路装置及其制造方法
CN105210462A (zh) 元器件内置基板的制造方法及元器件内置基板
CN100472780C (zh) 电子零部件及其制造方法
US10903561B2 (en) Semiconductor device package and method of manufacturing the same
US20050275081A1 (en) Embedded chip semiconductor having dual electronic connection faces
CN107735861B (zh) 高频模块
KR20110011803A (ko) 도전성 잉크로 인쇄된 루프안테나 및 그 제조방법
CN103247578B (zh) 半导体承载件暨封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant