CN104979300A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN104979300A
CN104979300A CN201410325274.8A CN201410325274A CN104979300A CN 104979300 A CN104979300 A CN 104979300A CN 201410325274 A CN201410325274 A CN 201410325274A CN 104979300 A CN104979300 A CN 104979300A
Authority
CN
China
Prior art keywords
chip
radiating block
metal layer
chip carrier
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410325274.8A
Other languages
English (en)
Other versions
CN104979300B (zh
Inventor
潘玉堂
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN104979300A publication Critical patent/CN104979300A/zh
Application granted granted Critical
Publication of CN104979300B publication Critical patent/CN104979300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种芯片封装结构及其制作方法，该芯片封装结构包括导线架、芯片及封装胶体。导线架包括第一图案化金属层、第二图案化金属层及绝缘层。第一图案化金属层包括芯片座及多个焊垫。芯片座包括多个第一凹口。焊垫设置于第一凹口内。各焊垫与芯片座之间存在第一沟槽。第二图案化金属层连接第一图案化金属层且包括与芯片座热耦接的散热块以及多个接垫。散热块包括多个第二凹口。接垫设置于第二凹口内并电性连接相应的焊垫。各接垫与散热块之间存在第二沟槽。绝缘层设置于焊垫与接垫之间。芯片设置于芯片座上并电性连接焊垫。封装胶体覆盖第一图案化金属层及芯片。

Description

芯片封装结构及其制作方法
技术领域
本发明是有关于一种半导体封装结构及其制作方法，且特别是有关于一种芯片封装结构及其制作方法。
背景技术
就打线接合技术(wire bonding technology)而言，以往对于较低脚数的IC封装，主要采用的都是以导线架为主体的封装。在经过晶圆切割、粘晶(diebonding)、打线接合、封胶(molding)与剪切成型(trimming/forming)等主要步骤后，传统以导线架为主体的芯片封装体即可大致完成。
在现今电子产品追求轻薄短小的趋势下，芯片的尺寸亦需朝向小型化的方向发展。在芯片尺寸变小的状况下，芯片与原有导线架之内引脚之间的距离则会随之增长，相对而言，用以电性连接芯片与导线架的内引脚之间的打线导线的长度需要随之增长。然而，当打线导线的长度加长及其弧度加大时，打线导线易因坍塌而造成电性短路，且容易在封胶时被灌入的胶体扯断而造成电性断路，如此，皆会降低芯片封装结构的良率。然而，若要重新开模以制作出适用于小型化芯片的导线架，则会增加整体的制作成本。
此外，随着集成电路的密集度的增加，芯片越来越复杂而多功化，使得芯片运作时产生的热能不断提升。一般而言，芯片直接通过芯片座进行散热的散热效果最佳。然而，传统导线架的芯片座与引脚需要完全电性隔绝，所以芯片座与引脚之间通常会间隔一定的间距，因而局限了芯片座的尺寸，使芯片座的散热面积无法有效地增加，进而使芯片的热能无法有效地散逸，降低芯片封装结构的散热效率。
发明内容
本发明提供一种芯片封装结构及其制作方法，其可缩短打线的距离以及增加散热的效率。
本发明的一种芯片封装结构，包括导线架、芯片以及封装胶体。导线架包括第一图案化金属层、第二图案化金属层以及绝缘层。第一图案化金属层包括芯片座以及多个焊垫。芯片座包括多个第一凹口。第一凹口位于芯片座的周缘。焊垫分别设置于第一凹口内，且各焊垫与芯片座之间存在第一沟槽。第二图案化金属层连接第一图案化金属层且包括散热块以及多个接垫。散热块与芯片座热耦接。散热块包括多个第二凹口。第二凹口位于散热块的周缘。接垫分别设置于第二凹口内并分别电性连接相应的焊垫，且各接垫与散热块之间存在第二沟槽。绝缘层设置于焊垫与接垫之间。芯片设置于芯片座上并电性连接焊垫。封装胶体覆盖第一图案化金属层以及芯片。
本发明的芯片封装结构的制作方法包括下列步骤：提供基板。基板包括第一金属层、第二金属层以及绝缘层。绝缘层分布于第一金属层以及第二金属层之间。形成第一沟槽于第一金属层上，以形成第一图案化金属层。第一图案化金属层包括芯片座以及多个焊垫，各焊垫与芯片座之间存在第一沟槽。芯片座包括多个第一凹口。第一凹口位于芯片座的周缘。焊垫分别位于第一凹口内。形成第二沟槽于第二金属层上，以形成第二图案化金属层。第二图案化金属层包括散热块以及多个接垫，各接垫与散热块之间存在第二沟槽。散热块包括多个第二凹口。第二凹口位于散热块的周缘。接垫分别位于第二凹口内，且散热块与芯片座热耦接。形成多个导电柱。导电柱分别贯穿焊垫以及绝缘层而与相应的接垫连接，以分别电性连接焊垫与接垫。设置芯片于芯片座上并电性连接芯片与焊垫。形成封装胶体。封装胶体覆盖第一图案化金属层以及芯片。
在本发明的一实施例中，上述的芯片封装结构更包括多个导电柱。导电柱分别贯穿焊垫以及绝缘层而分别与相应的接垫连接，以电性连接焊垫与接垫。
在本发明的一实施例中，上述的散热块的尺寸不小于芯片座的尺寸。
在本发明的一实施例中，上述的各焊垫至芯片的侧边的最短水平距离小于相应的接垫至该侧边于散热块上的正投影的最短水平距离。
在本发明的一实施例中，上述的芯片座包括第一主体部以及多个第一延伸部。芯片设置于第一主体部。第一延伸部往远离第一主体部的方向延伸以与第一主体部共同定义出第一凹口。各第一延伸部分别延伸至相邻的焊垫之间，且各第一延伸部的至少一边缘与相邻的焊垫的至少一边缘切齐。
在本发明的一实施例中，上述的散热块包括第二主体部以及多个第二延伸部。第二延伸部往远离第二主体部的方向延伸以与第二主体部共同定义出第二凹口。各第二延伸部分别延伸至相邻的接垫之间，且各第二延伸部的至少一边缘与相邻的接垫的至少一边缘切齐。
在本发明的一实施例中，上述的芯片封装结构更包括连接凸块，位于第一图案化金属层与第二图案化金属层之间并连接芯片座与散热块，以热耦接芯片座与散热块。
在本发明的一实施例中，上述的绝缘层环绕连接凸块设置，且分布于焊垫与接垫之间。
在本发明的一实施例中，上述的绝缘层分布于芯片座与散热块之间以及焊垫与接垫之间。
在本发明的一实施例中，上述的芯片封装结构更包括多个导热柱，贯穿芯片座以及绝缘层而与散热块连接，以热耦接芯片座与散热块。
在本发明的一实施例中，上述的提供基板的步骤包括：形成连接凸块于第一金属层或第二金属层上。形成绝缘层于第一金属层或第二金属层上。压合第一金属层以及第二金属层，以使芯片座通过连接凸块与散热块热耦接，且绝缘层分布于焊垫与接垫之间。
在本发明的一实施例中，上述的提供基板的步骤包括：压合第一金属层、绝缘层以及第二金属层，以使绝缘层分布于芯片座与散热块之间以及焊垫与接垫之间。
在本发明的一实施例中，上述的芯片封装结构的制作方法更包括下列步骤：形成多个导热柱。导热柱贯穿芯片座以及绝缘层而与散热块连接，以热耦接芯片座与散热块。
基于上述，本发明的芯片封装结构是通过形成第一沟槽于基板的第一金属层上而分隔出芯片座以及焊垫，并形成第二沟槽于基板的第二金属层上而分隔出散热块以及接垫。如此，本发明的焊垫可依实际产品需求而延伸至芯片的周围，因而可缩短打线的距离，如此，不仅可节省材料成本，亦可提高打线及后续工艺的良率。此外，接垫的尺寸不需与相应的焊垫的尺寸相同，接垫的尺寸可视产品需求而适度缩小，以扩大散热块的尺寸，进而增加散热块的散热面积。
此外，依本发明的制作方法所形成的芯片座会延伸至相邻焊垫之间，且散热块会延伸至相邻接垫之间，不仅增加了散热区域的面积，并缩短了散热区域与电性连接区之间的距离，进而降低芯片封装结构的热阻抗。再者，由于本发明的第一图案化金属层与第二图案化金属层之间已以绝缘层隔绝，于封胶工艺时，封装胶体不会经由第一沟槽与第二沟槽而溢流至第二图案化金属层的底面，因此在封胶工艺中无须贴附胶带于第二图案化金属层的底面，进而可降低生产成本以及简化封装工艺。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1F是依照本发明的一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
图2是依照本发明的一实施例的一种芯片封装结构的立体示意图。
图3是图2的芯片封装结构的另一角度的立体示意图。
图4A至图4D是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
【附图标记说明】
10、10a：芯片封装结构
100、100a：导线架
105：基板
110：第一图案化金属层
110a：第一金属层
112：芯片座
112a：第一凹口
112b：第一主体部
112c：第一延伸部
114：焊垫
115：连接凸块
116：第一沟槽
120：第二图案化金属层
120a：第二金属层
122：散热块
122a：第二凹口
122b：第二主体部
122c：第二延伸部
124：接垫
126：第二沟槽
130：绝缘层
200：芯片
210：侧边
300：封装胶体
400：导电柱
500：导热柱
600：焊线
D1、D2：最短水平距离
具体实施方式
图1A至图1F是依照本发明的一实施例的一种芯片封装结构的制作方法的流程剖面示意图。本实施例的芯片封装结构的制作方法可包括下列步骤。首先，提供如图1C所示的基板105，基板105包括第一金属层110a、第二金属层120a以及绝缘层130，其中，绝缘层130位于第一金属层110a以及第二金属层120a之间。详细而言，基板105的制作流程可参照图1A至图1C，首先提供如图1A所示的第一金属层110a，接着，再如图1B所示形成连接凸块115于第一金属层110a上，之后，再如图1C所示形成绝缘层130于第一金属层110a或第二金属层120a上，在本实施例中，形成绝缘层130的方式可例如是涂布或贴附等。接着，再如图1C所示压合第一金属层110a以及第二金属层120a，以使第一金属层110a得以通过连接凸块115而与第二金属层120a热耦接，并使绝缘层130分布于第一金属层110a以及第二金属层120a之间，并环绕连接凸块115。
当然，在本发明的其他实施例中，连接凸块115亦可是形成于第二金属层120a上，再形成绝缘层130并将第一金属层110a与第二金属层120a压合而形成基板105。本发明并不限制基板105的制作流程，只要连接凸块115位在第一金属层110a与第二金属层120a之间以将两者热耦接，且绝缘层130环绕连接凸块115而分布于第一金属层110a与第二金属层120a之间，即为本发明所欲保护的范围。
图2是依照本发明的一实施例的一种芯片封装结构的立体示意图。请参照图1D以及图2，接着，形成第一沟槽116于第一金属层110a上，以形成如图1D以及图2所示的第一图案化金属层110，第一图案化金属层110包括芯片座112以及多个焊垫114，而各焊垫114与芯片座112之间存在上述的第一沟槽116。换句话说，第一图案化金属层110以第一沟槽116分隔出芯片座112及焊垫114。芯片座112如图2所示包括多个第一凹口112a。第一凹口112a位于芯片座112的周缘，而焊垫114则分别位于第一凹口112a内。
具体来说，芯片座112如图2所示包括第一主体部112b以及多个第一延伸部112c。第一主体部112b用以设置芯片(例如为图1F所示的芯片200)，而第一延伸部112c则往远离第一主体部112b的方向延伸以与第一主体部112b共同定义出第一凹口112a。各第一延伸部112c如图2所示分别延伸至相邻的焊垫114之间，且各第一延伸部112c的至少一边缘与相邻的焊垫114的至少一边缘实质上切齐。
图3是图2的芯片封装结构的另一角度的立体示意图。请参照图1D以及图2，相似地，形成第二沟槽126于第二金属层120a上，以形成如图1D以及图3所示的第二图案化金属层120，第二图案化金属层120包括散热块122以及多个接垫124，而各接垫124与散热块122之间存在第二沟槽126。换句话说，第二图案化金属层120以第二沟槽126分隔出散热块122及接垫124。散热块122如图3所示包括多个第二凹口122a。第二凹口122a位于散热块122的周缘，而接垫124则分别位于第二凹口122a内。散热块122的位置可对应芯片座112设置，连接凸块115即如图1C所示位于芯片座112与散热块122之间，以热耦接芯片座112与散热块122。绝缘层130则环绕连接凸块115设置而分布于焊垫114与接垫124之间。在本实施例中，散热块122的尺寸不小于芯片座112的尺寸。较佳地，散热块122的尺寸可大于芯片座112的尺寸，以提高散热效率。
具体而言，散热块122如图3所示包括第二主体部122b以及多个第二延伸部122c。第二延伸部122c往远离第二主体部122b的方向延伸以与第二主体部122b共同定义出第二凹口122a。各第二延伸部122c如图3所示分别延伸至相邻的接垫124之间，且各第二延伸部122c的至少一边缘与相邻的接垫124的至少一边缘实质上切齐。
接着，形成如图1E所示的多个导电柱400。导电柱400分别贯穿焊垫114以及绝缘层130而与相应的接垫124连接，以分别电性连接焊垫114与接垫124。在本实施例中，形成导电柱400的方式可例如先开孔贯穿焊垫114以及绝缘层130至暴露出接垫124后，再通过填充焊料或是电镀以形成导电材于上述贯穿孔内而形成导电柱400。至此，即初步完成本实施例中芯片封装结构的导线架100的制作。
接着，请参照图1F以及图2，设置芯片200于芯片座112上并电性连接芯片200与焊垫114。详细而言，芯片200设置于芯片座112的第一主体部112b，而本实施例可如图1F所示的以多条焊线600连接芯片200与焊垫114，用以电性连接芯片200与焊垫114。须说明的是，为了保持图面简洁，图2仅绘示一条焊线600作举例之用。本发明并不限定焊线600以及焊垫114的数量。之后，再形成封装胶体300，其中，封装胶体300覆盖第一图案化金属层110、焊线600以及芯片200，并可进一步填充第一沟槽116。如此，即大致完成本实施例的芯片封装结构10的制作。
在结构上，依上述工艺所形成的芯片封装结构10可如图1F所示包括导线架100、芯片200以及封装胶体300。导线架100包括第一图案化金属层110、第二图案化金属层120以及绝缘层130。第一图案化金属层110包括芯片座112以及多个焊垫114。芯片座112包括多个第一凹口112a。第一凹口112a位于芯片座112的周缘。焊垫114分别设置于第一凹口112a内，且各焊垫114与芯片座112之间存在第一沟槽116。第二图案化金属层120则包括散热块122以及多个接垫124。散热块122包括多个第二凹口122a。第二凹口122a位于散热块122的周缘。接垫124分别设置于第二凹口122a内并分别电性连接相应的焊垫114，且各接垫124与散热块122之间存在第二沟槽126。在本实施例中，连接凸块115位于第一图案化金属层110及第二图案化金属层120之间并连接散热块122与芯片座112，以热耦接芯片座112与散热块122，绝缘层130则环绕连接凸块115而分布于焊垫114与接垫124之间。芯片200设置于芯片座112上并例如通过焊线600电性连接焊垫114。封装胶体300覆盖第一图案化金属层110以及芯片200，并可进一步填充于第一沟槽116内。在本实施例中，散热块122的尺寸可如图1F所示大于芯片座112的尺寸，以提高散热效率。如此，各焊垫114至芯片200的侧边210的最短水平距离D1则小于相应的接垫124至侧边210于散热块122上的正投影的最短水平距离D2。
如此，本实施例的芯片封装结构10是通过在基板105的第一金属层110a上形成第一沟槽116，以定义出芯片座112以及焊垫114，并在基板105的第二金属层120a上形成第二沟槽126，以定义出散热块122以及接垫124。因此，焊垫114可依实际产品需求而延伸至芯片200的周围，因而可缩短用以连接芯片200与焊垫114的焊线600的长度，也就是缩短打线的距离，如此，不仅可节省材料成本，亦可提高打线及后续工艺的良率。此外，接垫124的尺寸不需与相应的焊垫114的尺寸相同，而只要能与贯穿相应的焊垫114与绝缘层130的导电柱400相连接即可，因此，接垫124尺寸可依产品需求而适度缩小，以扩大散热块122的尺寸，进而增加散热块122的散热面积。再者，因依上述工艺所形成的芯片座112会延伸至相邻焊垫114之间，且散热块122会延伸至相邻接垫124之间，不仅增加了散热区域的面积，并且缩短了散热区域与电性连接区域之间的距离，进而降低芯片封装结构的热阻抗。并且，由于本实施例的第一图案化金属层110与第二图案化金属层120之间已以绝缘层130隔绝，于封胶工艺时，封装胶体300不会经由第一沟槽116与第二沟槽126而溢流至第二图案化金属层120的底面，因此在封胶工艺中无须贴附胶带于第二图案化金属层120的底面，进而可降低生产成本以及简化封装工艺。
图4A至图4D是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。在此必须说明的是，本实施例的芯片封装结构的制作方法与前述实施例的芯片封装结构的制作方法相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。
本实施例的芯片封装结构的制作方法可包括下列步骤。首先，请同时参照图4A以及图4B，压合第一金属层110a、绝缘层130以及第二金属层120a，以形成如图4B所示的基板105。详细而言，本实施例可先将绝缘层130以例如涂布或贴附方式形成于第二金属层120a上，再将第一金属层110a压合于绝缘层130及第二金属层120a上。当然，在本发明的其他实施例中，亦可先将绝缘层130以例如涂布或贴附方式形成于第一金属层110a上，再将第二金属层120a压合于绝缘层130及第一金属层110a上。本发明并不限制基板105的制作流程，只要第一金属层110a、绝缘层130以及第二金属层120a是通过压合的方式而形成基板105，即为本发明所欲保护的范围。
接着，形成第一沟槽116于图4B所示的第一金属层110a上，以形成如图4C所示的第一图案化金属层110。在本实施例中，第一沟槽116的形成位置可相似于图2，用以将第一金属层110a分隔为芯片座112以及多个焊垫114，也就是说，第一图案化金属层110包括芯片座112及上述多个焊垫114，而各焊垫114与芯片座112之间存在第一沟槽116。并且，芯片座112可如图2所示包括多个第一凹口112a。第一凹口112a位于芯片座112的周缘，而焊垫114则分别位于第一凹口112a内。
相似地，可形成第二沟槽126于图4B所示的第二金属层120a上，以形成如图4C所示的第二图案化金属层120。在本实施例中，第二沟槽126的形成位置可相似于图3，用以将第二金属层120a分隔为散热块122以及多个接垫124。换句话说，第二图案化金属层120包括散热块122及上述多个接垫124，而各接垫124与散热块122之间存在第二沟槽126。并且，散热块122如图3所示包括多个第二凹口122a。第二凹口122a位于散热块122的周缘，而接垫124则分别位于第二凹口122a内。散热块122的位置可如图4C所示的对应芯片座112设置，且散热块122的尺寸不小于芯片座112的尺寸。较佳地，散热块122的尺寸可大于芯片座112的尺寸，以增加散热面积。绝缘层130则分布于芯片座112与散热块122之间以及焊垫114与接垫124之间，简单来说，就是绝缘层130均匀分布于第一图案化金属层110与第二图案化金属层120之间。
接着，形成如图4C所示的多个导电柱400。导电柱400分别贯穿焊垫114以及绝缘层130而与相应的接垫124连接，以分别电性连接焊垫114与接垫124。形成导电柱400的方式可例如先开孔贯穿焊垫114以及绝缘层130至暴露出接垫124后，再通过填充焊料或是电镀以形成导电材于上述贯穿孔内而形成导电柱400。此外，本实施例更可形成多个导热柱500，其如图4C所示分别贯穿芯片座112以及绝缘层130而与散热块122连接，以热耦接芯片座112与散热块122。也就是说，本实施例与前述实施例的主要差异在于，本实施例无须于第一或第二金属层110a/120a上形成如图1B所示的连接凸块115，而是利用贯穿芯片座112以及绝缘层130的导热柱500使芯片座112与散热块122达成热耦接。至此，即初步完成本实施例中芯片封装结构的导线架100a的制作。
接着，再如图4D所示，设置芯片200于芯片座112上并电性连接芯片200与焊垫114。在本实施例中，芯片200可例如通过多条焊线600而与焊垫114形成电性连接。当然，本发明并不限定焊线600以及焊垫114的数量。之后，再形成封装胶体300于第一图案化金属层110上，其中，封装胶体300覆盖第一图案化金属层110、焊线600以及芯片200，并可进一步填充第一沟槽116。如此，即大致完成本实施例的芯片封装结构10a的制作。
在结构上，依上述工艺所形成的芯片封装结构10a与图1F所示的芯片封装结构10大致相似，惟本实施例的芯片封装结构10a不包括如图1B所示的连接于第一图案化金属层110与第二图案化金属层120之间的连接凸块115，而绝缘层130则是均匀分布于第一图案化金属层110与第二图案化金属层120之间。并且，芯片封装结构10a更包括上述的多个导热柱500，其贯穿芯片座112以及绝缘层130而与散热块122连接，以热耦接芯片座112与散热块122。也就是说，本实施例的芯片封装结构10a与前述实施例的芯片封装结构10主要差异在于本实施例是利用贯穿芯片座112以及绝缘层130的导热柱500来使芯片座112与散热块122达成热耦接，而芯片封装结构10则是利用连接于芯片座112与散热块122之间的连接凸块115来达成芯片座112与散热块122之间的热耦接。此外，在本实施例中，散热块122的尺寸可如图4D所示大于芯片座112的尺寸，以提高散热效率。如此，各焊垫114至芯片200的侧边210的最短水平距离D1则会小于相应的接垫124至侧边210于散热块122上的正投影的最短水平距离D2。
综上所述，本发明的芯片封装结构的导线架是利用对基板的第一金属层进行图案化工艺，以形成第一沟槽而分隔出芯片座以及焊垫，并对基板的第二金属层进行图案化工艺，以形成第二沟槽而分隔出散热块以及接垫。如此，本发明的焊垫可依实际产品需求而延伸至芯片的周围，因而可缩短打线的距离，如此，不仅可节省材料成本，亦可提高打线及后续工艺的良率。此外，接垫的尺寸不需与相应的焊垫的尺寸相同，而只要能与贯穿相应的焊垫与绝缘层的导电柱相连接即可，因此，接垫的尺寸可依产品需求而适度缩小，以扩大散热块的尺寸，进而增加散热块的散热面积。再者，依本发明的制作方法所形成的芯片座会延伸至相邻焊垫之间，且散热块会延伸至相邻接垫之间，不仅增加了散热区域的面积，并且缩短了散热区域与电性连接区域之间的距离，进而降低芯片封装结构的热阻抗。本发明更可利用连接于芯片座与散热块之间的连接凸块或是贯穿芯片座及绝缘层而与散热块连接的散热柱来形成芯片座与散热块之间的热耦接，促进芯片封装结构的散热效果。
再者，由于本发明的第一图案化金属层与第二图案化金属层之间已以绝缘层隔绝，于封胶工艺时，封装胶体不会经由第一沟槽与第二沟槽而溢流至第二图案化金属层的底面，因此在封胶工艺中无须贴附胶带于第二图案化金属层的底面，进而可降低生产成本以及简化封装工艺。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。

Claims (18)

1.一种芯片封装结构，其特征在于，包括：
导线架，包括：
第一图案化金属层，包括芯片座以及多个焊垫，该芯片座包括多个第一凹口，该多个第一凹口位于该芯片座的周缘，该多个焊垫分别设置于该多个第一凹口内，且各该焊垫与该芯片座之间存在第一沟槽；
第二图案化金属层，连接该第一图案化金属层且包括散热块以及多个接垫，该散热块与该芯片座热耦接，该散热块包括多个第二凹口，该多个第二凹口位于该散热块的周缘，该多个接垫分别设置于该多个第二凹口内并分别电性连接相应的该多个焊垫，且各该接垫与该散热块之间存在第二沟槽；以及
绝缘层，设置于该多个焊垫与该多个接垫之间；
芯片，设置于该芯片座上并电性连接该多个焊垫；以及
封装胶体，覆盖该第一图案化金属层以及该芯片。
2.如权利要求1所述的芯片封装结构，其特征在于，更包括多个导电柱，该多个导电柱分别贯穿该多个焊垫以及该绝缘层而分别与相应的该多个接垫连接，以电性连接该多个焊垫与该多个接垫。
3.如权利要求1所述的芯片封装结构，其特征在于，该散热块的尺寸不小于该芯片座的尺寸。
4.如权利要求1所述的芯片封装结构，其特征在于，各该焊垫至该芯片的侧边的最短水平距离小于相应的该接垫至该侧边于该散热块上的正投影的最短水平距离。
5.如权利要求1所述的芯片封装结构，其特征在于，该芯片座包括第一主体部以及多个第一延伸部，该芯片设置于该第一主体部，该多个第一延伸部往远离该第一主体部的方向延伸以与该第一主体部共同定义出该多个第一凹口，各该第一延伸部分别延伸至相邻的该多个焊垫之间，且各该第一延伸部的至少一边缘与相邻的该多个焊垫的至少一边缘切齐。
6.如权利要求1所述的芯片封装结构，其特征在于，该散热块包括第二主体部以及多个第二延伸部，该多个第二延伸部往远离该第二主体部的方向延伸以与该第二主体部共同定义出该多个第二凹口，各该第二延伸部分别延伸至相邻的该多个接垫之间，且各该第二延伸部的至少一边缘与相邻的该多个接垫的至少一边缘切齐。
7.如权利要求1所述的芯片封装结构，其特征在于，更包括连接凸块，位于该第一图案化金属层与该第二图案化金属层之间并连接该芯片座与该散热块，以热耦接该芯片座与该散热块。
8.如权利要求7所述的芯片封装结构，其特征在于，该绝缘层环绕该连接凸块设置，且分布于该多个焊垫与该多个接垫之间。
9.如权利要求1所述的芯片封装结构，其特征在于，该绝缘层分布于该芯片座与该散热块之间以及该多个焊垫与该多个接垫之间。
10.如权利要求9所述的芯片封装结构，其特征在于，更包括多个导热柱，贯穿该芯片座以及该绝缘层而与该散热块连接，以热耦接该芯片座与该散热块。
11.一种芯片封装结构的制作方法，其特征在于，包括：
提供基板，该基板包括第一金属层、第二金属层以及绝缘层，该绝缘层分布于该第一金属层以及该第二金属层之间；
形成第一沟槽于该第一金属层上，以形成第一图案化金属层，该第一图案化金属层包括芯片座以及多个焊垫，各该焊垫与该芯片座之间存在该第一沟槽，该芯片座包括多个第一凹口，该多个第一凹口位于该芯片座的周缘，该多个焊垫分别位于该多个第一凹口内；
形成第二沟槽于该第二金属层上，以形成第二图案化金属层，该第二图案化金属层包括散热块以及多个接垫，各该接垫与该散热块之间存在该第二沟槽，该散热块包括多个第二凹口，该多个第二凹口位于该散热块的周缘，该多个接垫分别位于该多个第二凹口内，且该散热块与该芯片座热耦接；
形成多个导电柱，该多个导电柱分别贯穿该多个焊垫以及该绝缘层而与相应的该多个接垫连接，以分别电性连接该多个焊垫与该多个接垫；
设置芯片于该芯片座上并电性连接该芯片与该多个焊垫；以及
形成封装胶体，该封装胶体覆盖该第一图案化金属层以及该芯片。
12.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该芯片座包括第一主体部以及多个第一延伸部，该芯片设置于该第一主体部，该多个第一延伸部往远离该第一主体部的方向延伸以与该第一主体部共同定义出该多个第一凹口，各该第一延伸部分别延伸至相邻的该多个焊垫之间，且各该第一延伸部的至少一边缘与相邻的该多个焊垫的至少一边缘切齐。
13.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该散热块包括第二主体部以及多个第二延伸部，该多个第二延伸部往远离该第二主体部的方向延伸以与该第二主体部共同定义出该多个第二凹口，各该第二延伸部分别延伸至相邻的该多个接垫之间，且各该第二延伸部的至少一边缘与相邻的该多个接垫的至少一边缘切齐。
14.如权利要求11所述的芯片封装结构的制作方法，其特征在于，提供该基板的步骤包括：
形成连接凸块于该第一金属层或该第二金属层上；
形成绝缘层于该第一金属层或该第二金属层上；以及
压合该第一金属层以及该第二金属层，以使该芯片座通过该连接凸块与该散热块热耦接，且该绝缘层分布于该多个焊垫与该多个接垫之间。
15.如权利要求11所述的芯片封装结构的制作方法，其特征在于，提供该基板的步骤包括：
压合该第一金属层、该绝缘层以及该第二金属层，以使该绝缘层分布于该芯片座与该散热块之间以及该多个焊垫与该多个接垫之间。
16.如权利要求15所述的芯片封装结构的制作方法，其特征在于，更包括下列步骤：
形成多个导热柱，该多个导热柱贯穿该芯片座以及该绝缘层而与该散热块连接，以热耦接该芯片座与该散热块。
17.如权利要求11所述的芯片封装结构的制作方法，其特征在于，该散热块的尺寸不小于该芯片座的尺寸。
18.如权利要求11所述的芯片封装结构的制作方法，其特征在于，各该焊垫至该芯片的侧边的最短水平距离小于相应的该接垫至该侧边于该散热块上的正投影的最短水平距离。
CN201410325274.8A 2014-04-03 2014-07-09 芯片封装结构及其制作方法 Active CN104979300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103112581A TWI556364B (zh) 2014-04-03 2014-04-03 晶片封裝結構及其製作方法
TW103112581 2014-04-03

Publications (2)

Publication Number Publication Date
CN104979300A true CN104979300A (zh) 2015-10-14
CN104979300B CN104979300B (zh) 2018-02-16

Family

ID=54210408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410325274.8A Active CN104979300B (zh) 2014-04-03 2014-07-09 芯片封装结构及其制作方法

Country Status (3)

Country Link
US (2) US9437529B2 (zh)
CN (1) CN104979300B (zh)
TW (1) TWI556364B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695290A (zh) * 2017-04-07 2018-10-23 思鹭科技股份有限公司 封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230047555A1 (en) * 2021-08-12 2023-02-16 Texas Instruments Incorporated Semiconductor devices and processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057534A1 (en) * 2001-09-25 2003-03-27 Siliconware Precision Industries Co., Ltd. Semiconductor package
WO2006071098A1 (en) * 2004-12-30 2006-07-06 Luxpia Co., Ltd. Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
CN101159254A (zh) * 2006-10-03 2008-04-09 罗姆股份有限公司 半导体装置
US20110198662A1 (en) * 2008-03-25 2011-08-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
TW201236228A (en) * 2011-02-18 2012-09-01 Bridge Semiconductor Corp Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
TWM432220U (en) * 2011-12-22 2012-06-21 Elit Fine Ceramics Co Ltd Alumina ceramic circuit board with metal post and LED package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057534A1 (en) * 2001-09-25 2003-03-27 Siliconware Precision Industries Co., Ltd. Semiconductor package
WO2006071098A1 (en) * 2004-12-30 2006-07-06 Luxpia Co., Ltd. Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
CN101159254A (zh) * 2006-10-03 2008-04-09 罗姆股份有限公司 半导体装置
US20110198662A1 (en) * 2008-03-25 2011-08-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695290A (zh) * 2017-04-07 2018-10-23 思鹭科技股份有限公司 封装结构

Also Published As

Publication number Publication date
US9735092B2 (en) 2017-08-15
US20150287667A1 (en) 2015-10-08
US20160293529A1 (en) 2016-10-06
TW201539673A (zh) 2015-10-16
US9437529B2 (en) 2016-09-06
CN104979300B (zh) 2018-02-16
TWI556364B (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN101252096B (zh) 芯片封装结构以及其制作方法
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN100539054C (zh) 芯片封装结构及其制作方法
CN106449541A (zh) 半导体封装件
CN203983265U (zh) 半导体装置
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN104716110B (zh) 芯片封装结构及其制造方法
CN1937194A (zh) 制作叠层小片封装的方法
CN102610583B (zh) 封装载板及其制作方法
CN103608917A (zh) 超薄功率晶体管和具有定制占位面积的同步降压变换器
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN104716127A (zh) 芯片封装结构
CN105830240A (zh) 发光器件封装
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
WO2017071418A1 (zh) 半导体器件及其制造方法
CN108417499A (zh) 空腔封装结构及其制造方法
CN104979300A (zh) 芯片封装结构及其制作方法
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN101266958A (zh) 晶片封装结构
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN101226975A (zh) 高功率发光二极管芯片封装结构与制造方法
CN106531644A (zh) 一种芯片的封装工艺和封装结构
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN105428507A (zh) 芯片封装结构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant