JP2013225656A - 半導体回路構造体及びその製造方法 - Google Patents

半導体回路構造体及びその製造方法 Download PDF

Info

Publication number
JP2013225656A
JP2013225656A JP2013022932A JP2013022932A JP2013225656A JP 2013225656 A JP2013225656 A JP 2013225656A JP 2013022932 A JP2013022932 A JP 2013022932A JP 2013022932 A JP2013022932 A JP 2013022932A JP 2013225656 A JP2013225656 A JP 2013225656A
Authority
JP
Japan
Prior art keywords
semiconductor chip
surface energy
insulating layer
semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013022932A
Other languages
English (en)
Inventor
Atsushi Onodera
敦 小野寺
Sachie Suzuki
幸栄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013022932A priority Critical patent/JP2013225656A/ja
Publication of JP2013225656A publication Critical patent/JP2013225656A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】インクジェット法を用いて作製され、高密度化が可能で接続信頼性に優れる半導体回路構造体の提供。
【解決手段】回路形成用基板と、半導体チップと、前記回路形成用基板上に直接乃至は絶縁層を介して設けられた回路導電体と、前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、前記半導体チップと前記回路形成用基板又は前記絶縁層との間に設けられた樹脂絶縁物層とを有する半導体回路構造体であって、前記回路導電体が、半導体チップ設置領域の内側から外側に延設された導電層を有し、前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接している半導体回路構造体である。
【選択図】図22C

Description

本発明は、半導体回路構造体及び半導体回路構造体の製造方法に関する。
半導体チップ、半導体パッケージ等の電子部品を、回路基板上に実装してなる半導体回路構造体の実装方式としてワイヤボンディング方式、フリップチップ実装方式、表面実装方式等の既に実用化された方式以外に、印刷法を活用した方式が検討されている。
印刷法の一方式であるインクジェット法は、機能性材料を含有するインクを回路基板上の所定位置に必要量だけ非接触で供給する方法であり、オンデマンドなパターン形成が可能であること、材料の利用効率が高いこと、簡便な方法であること、真空装置等の高価で大掛かりな設備を必要としないことなどの特徴を有する。そのため、半導体回路構造体の製造コストの低減が期待できるので、開発が進められている。
例えば、特許文献1には、インクジェット法を回路基板の配線形成に適用した事例として、微細な導電層を備える積層構造体の製造方法が提案されている。
また、特許文献2には、インクジェット法を回路構造体の製造方法に適用した事例として、基板に搭載された電子部品の電極と前記基板の端子とを印刷配線で接続する電気回路組立体の製造方法が提案されている。
前記特許文献1の積層構造体の製造方法によれば、微細な配線を形成できる。しかし、インクジェット法で形成するために、一度の印刷で形成できる配線厚みは高々1μm程度に制限される。また、金属ナノ粒子などを用いて形成された配線は一般的にボイドが多く、膜強度や界面密着性が乏しい。そのため、このような配線に対して、既存の実装方式を用いて半導体チップを後から実装する場合には、様々な課題が生じる。例えば、ワイヤボンディング又は超音波加振を併用したフリップチップボンディング等の接合形成方式の実装を行う際には、配線が剥離したり、あるいは配線中にクラック等が発生してしまい、結果として接合を形成できない。また、異方導電性ペーストを用いた実装、異方導電性フィルムを用いた実装、又は非導電性ペーストを用いた実装等の圧接方式の実装でも同様の課題が生じる。
前記特許文献2の製造方法は、基板上に半導体チップを先にフェースアップでマウントした後、インクジェットで後から配線を形成する。そのため、先に述べた密着性やクラックの課題は軽減される。しかし、半導体チップ上、基板上、斜面上などの異なる被印刷面を跨るように配線を形成する必要があり、境界部で断線が発生してしまう。またこの場合、微細化も困難となる。
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、インクジェット法を用いて作製され、高密度化が可能で接続信頼性に優れる半導体回路構造体を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、本発明の半導体回路構造体は、回路形成用基板と、半導体チップと、前記回路形成用基板上に直接乃至は絶縁層を介して設けられた回路導電体と、前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、前記半導体チップと前記回路形成用基板又は前記絶縁層との間に設けられた樹脂絶縁物層と、を有する半導体回路構造体であって、前記回路導電体が、半導体チップ設置領域の内側から外側に延設された導電層を有し、前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接していることを特徴とする。
本発明によると、従来における前記諸問題を解決し、前記目的を達成することができ、インクジェット法を用いて作製され、高密度化が可能で接続信頼性に優れる半導体回路構造体を提供することができる。
図1Aは、本発明の第1の半導体回路構造体の実施形態の一例を示す上面図である。 図1Bは、図1AのA−A’線での概略断面図である。 図2Aは、本発明の第2の半導体回路構造体の実施形態の一例を示す上面図である。 図2Bは、図2AのA−A’線での概略断面図である。 図3Aは、本発明の第3の半導体回路構造体の実施形態の一例を示す上面図である。 図3Bは、図3Aにおける高表面エネルギー領域の形状を示す上面図である。 図3Cは、図3AのA−A’線での概略断面図である。 図4Aは、本発明の第4の半導体回路構造体の実施形態の一例を示す上面図である。 図4Bは、図4Aにおける高表面エネルギー領域の形状を示す上面図である。 図4Cは、図4AのA−A’線での概略断面図である。 図5Aは、本発明の第5の半導体回路構造体の実施形態の一例を示す上面図である。 図5Bは、図5Aにおける高表面エネルギー領域の形状を示す上面図である。 図5Cは、図5AのA−A’線での概略断面図である。 図6Aは、本発明の第6の半導体回路構造体の実施形態の一例を示す上面図である。 図6Bは、図6Aにおける高表面エネルギー領域の形状を示す上面図である。 図6Cは、図6AのA−A’線での概略断面図である。 図7Aは、本発明の第7の半導体回路構造体の実施形態の一例を示す上面図である。 図7Bは、図7Aにおける高表面エネルギー領域の形状を示す上面図である。 図7Cは、図7AのA−A’線での概略断面図である。 図8Aは、本発明の第8の半導体回路構造体の実施形態の一例を示す上面図である。 図8Bは、図8Aにおける高表面エネルギー領域の形状を示す上面図である。 図8Cは、図8AのA−A’線での概略断面図である。 図9Aは、本発明の第9の半導体回路構造体の実施形態の一例を示す上面図である。 図9Bは、図9Aにおける高表面エネルギー領域の形状を示す上面図である。 図9Cは、図9AのA−A’線での概略断面図である。 図10Aは、本発明の第10の半導体回路構造体の実施形態の一例を示す上面図である。 図10Bは、図10Aにおける高表面エネルギー領域の形状を示す上面図である。 図10Cは、図10AのA−A’線での概略断面図である。 図11Aは、本発明の第11の半導体回路構造体の実施形態の一例を示す上面図である。 図11Bは、図11AのA−A’線での概略断面図である。 図12Aは、本発明の半導体回路構造体の製造方法におけるエネルギーの付与により表面エネルギーが変化する材料を含んだ絶縁層を回路形成用基板上に形成する工程を示す上面図である 図12Bは、図12AのA−A’線での概略断面図である。 図13Aは、本発明の半導体回路構造体の製造方法における絶縁層にエネルギーを付与して低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する工程を示す上面図である 図13Bは、図13AのA−A’線での概略断面図である。 図14Aは、本発明の半導体回路構造体の製造方法における絶縁層にエネルギーを付与して低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する工程を示す他の上面図である 図14Bは、図14AのA−A’線での概略断面図である。 図15Aは、本発明の半導体回路構造体の製造方法における半導体チップ上にバンプ電極を形成する工程を示す上面図である 図15Bは、図15AのA−A’線での概略断面図である。 図16Aは、本発明の半導体回路構造体の製造方法における半導体チップを回路形成用基板上の高表面エネルギー領域にバンプ電極が接するように固定する工程を示す上面図である 図16Bは、図16AのA−A’線での概略断面図である。 図17Aは、本発明の半導体回路構造体の製造方法における半導体チップを回路形成用基板上の高表面エネルギー領域にバンプ電極が接するように固定する工程を示す別の上面図である。 図17Bは、図17AのA−A’線での概略断面図である。 図18Aは、本発明の半導体回路構造体の製造方法における半導体チップ設置領域の外側に設けられた高表面エネルギー領域に選択的にインクジェット法にて導電性材料含有インクを吐出し、前記半導体チップ設置領域の内側にあるバンプ電極と接するように回路形成用基板上の高表面エネルギー領域上で導電性材料含有インクを流動させる工程を示す上面図である 図18Bは、図18AのA−A’線での概略断面図である。 図19Aは、本発明の半導体回路構造体の製造方法における導電性材料含有インクを固化することで導電層を形成する工程を示す上面図である 図19Bは、図19AのA−A’線での概略断面図である。 図20Aは、本発明の半導体回路構造体の製造方法における半導体チップと回路形成用基板の隙間に樹脂絶縁物を注入し、固化する工程を示す上面図である。 図20Bは、図20AのA−A’線での概略断面図である。 図21は、インクジェット装置の一例を示す概略図である。 図22Aは、実施例1の半導体回路構造体を示す上面図である。 図22Bは、図22Aにおける高表面エネルギー領域の形状を示す上面図である。 図22Cは、図22AのA−A’線における断面図である。 図23Aは、実施例1の回路形成用基板上の導電層のレイアウトを示す図である。 図23Bは、半導体チップ上の配線層のレイアウトを示す図である。 図24Aは、比較例1の半導体回路構造体を示す上面図である。 図24Bは、図24Aにおける高表面エネルギー領域の形状を示す上面図である。 図24Cは、図24AのA−A’線における断面図である。 図25Aは、比較例1の回路形成用基板上の導電層のレイアウトを示す図である。 図25Bは、半導体チップ上の配線層のレイアウトを示す図である。
(半導体回路構造体)
本発明の半導体回路構造体は、第1の形態では、回路形成用基板と、半導体チップと、 前記回路形成用基板上に直接乃至は絶縁層を介して設けられた回路導電体と、前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、前記半導体チップと前記回路形成用基板又は前記絶縁層との間に設けられた樹脂絶縁物とを有し、更に必要に応じてその他の部材を有してなる。
前記第1の形態の半導体回路構造体においては、前記回路導電体が、半導体チップ設置領域の内側から外側に延設された導電層を有し、
前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接している。
本発明の半導体回路構造体は、第2の形態では、回路形成用基板と、半導体チップと、前記回路形成用基板上に絶縁層を介して設けられた回路導電体と、前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、前記半導体チップと前記絶縁層との間に設けられた樹脂絶縁物層と、を有し、更に必要に応じてその他の部材を有してなる。前記第2の形態の半導体回路構造体においては、前記絶縁層がエネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層にエネルギーを付与して前記絶縁層が低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割され、前記バンプ電極の前記回路形成用基板側の先端が、前記絶縁層の高表面エネルギー領域に接しており、前記回路導電体が、半導体チップ設置領域の内側から外側に延設された前記絶縁層の高表面エネルギー領域上に設けられた導電層を有し、前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接している。
前記第1の形態及び前記第2の形態の半導体回路構造体において、前記導電層の前記突出部と前記バンプ電極との当接は、前記当接部と前記バンプ電極とが何らかの態様で当接していれば特に制限はなく、目的に応じて適宜選択することができ、例えば、導電層の突出部を有する開口にバンプ電極が挿入された態様、導電層の突出部がバンプ電極の側面に位置するように当接された態様などが挙げられる。
前記導電層の突出部の突出率は、特に制限はなく、目的に応じて適宜選択することができるが、前記導電層の平均厚みに対して25%以上が好ましく、50%以上がより好ましい。なお、前記突出率の上限値は、特に制限はなく、目的に応じて適宜選択することができる。前記導電層の突出部の突出率が前記導電層の平均厚みに対して25%未満であると、作製した半導体回路構造体の接続信頼性が低下してしまうことがある。
ここで、前記導電層の平均厚みは、例えば、光学顕微鏡又は電子顕微鏡を用いて導電層を観察することにより測定することができる。
前記突出部の突出率は、例えば、光学顕微鏡又は電子顕微鏡を用いてバンプ電極近傍の導電層を観察し、バンプ電極に接する導電層の最大厚みを突出量として求め、該突出量を前記導電層の平均厚みで割ることにより求めることができる。
<回路形成用基板>
前記回路形成用基板としては、その材質、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができ、例えば、前記材質としては基板材料が好適に挙げられ、前記形状としては平板状などが挙げられ、前記構造としては単層構造であってもよいし、積層構造であってもよく、前記大きさとしては用途等に応じて適宜選択することができる。
前記基板材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基板、シリコン基板、ステンレス基板、プラスチック基板、紙基板、などが挙げられる。
前記ガラス基板としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス基板、シリカガラス基板、などが挙げられる。
前記プラスチック基板としては、例えば、ポリイミド(PI)基板、ポリエーテルサルホン(PES)基板、ポリエチレンテレフタレート(PET)基板、ポリエチレンナフタレート(PEN)基板、ガラスエポキシ基板(FR−4)、などが挙げられる。
前記回路形成用基板は、適宜合成したものであってもよいし、市販品を使用してもよい。前記回路形成用基板の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。前記回路形成用基板の大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記回路形成用基板の半導体チップの載置面の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、正方形、長方形、円形、などが挙げられる。なお、前記回路形成用基板は、表面の清浄化及び密着性向上の点から、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。
<半導体チップ>
前記半導体チップとしては、シリコンウエハ等の半導体ウエハから切り出された固片の半導体素子を用いることができ、その表面には電極開口部が形成されている。
前記半導体チップとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
<回路導電体>
前記回路導電体は、第1の形態では、前記回路導電体が、半導体チップ設置領域の内側から外側に延設された導電層を有し、前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接している。
前記回路導電体が、第2の形態では、半導体チップ設置領域の内側から外側に延設され
た前記絶縁層の高表面エネルギー領域上に設けられた導電層を有し、前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接している。
前記回路導電体は、導電層単体、又は導電層と導電性材料を含有する回路層との積層体で構成されている。
−導電層−
前記導電層としては、その材質、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができ、例えば、前記導電層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Au、Ag、Cu、Pt、Al、Ni、Pd、Pb、In、Sn、Bi、Zn、TI又はこれらの合金、酸化インジウム、酸化亜鉛、酸化錫、酸化ガリウム等の透明導電体等からなる金属原料を含む材料、ドープドPANI(ポリアニリン)やPEDOT(ポリエチレンジオキシチオフェン)にPSS(ポリエチレンスルホン酸)をドープした導電性高分子を含む材料、などが挙げられる。これらの中でも、低温で導電性を有する焼結体を形成可能で、焼結後には焼結前よりも溶融しにくいという点から、金属ナノ粒子が特に好ましい。
前記金属ナノ粒子としては、例えば、銀(Ag)、金(Au)、銅(Cu)等の金属ナノ粒子;ITO(Indium−Tin Oxide)、酸化スズ、酸化アンチモンドープ酸化スズ等の酸化物ナノ粒子、などが挙げられる。
前記金属ナノ粒子の平均粒径としては、特に制限はなく、目的に応じて適宜選択することができる。
前記金属ナノ粒子としては、特に制限はなく、適宜調製したものを使用してもよいし、市販品を使用してもよい。
前記導電層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、インクジェット法などが挙げられる。
なお、前記導電層は、上述したように、前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接している。
−回路層−
前記回路層としては、その材質、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができ、例えば、前記回路層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Au、Ag、Cu、Pt、Al、Ni、Pd、Pb、In、Sn、Bi、Zn、TI又はこれらの合金、酸化インジウム、酸化亜鉛、酸化錫、酸化ガリウム等の透明導電体等からなる金属原料を含む材料、ドープドPANI(ポリアニリン)、PEDOT(ポリエチレンジオキシチオフェン)にPSS(ポリエチレンスルホン酸)をドープした導電性高分子を含む材料、などが挙げられる。
前記回路層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができる、例えば、インクジェット法、などが挙げられる。
<<絶縁層>>
前記回路形成用基板上に絶縁層を設ける場合には、前記絶縁層としては、その材質、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができ、例えば、前記材質としては、エポキシ、フェノール、ポリイミド、ポリエステル、シリコーン、アクリル、ポリウレタン等の有機材料、SiO等の無機材料、又は有機材料中に無機材料が分散した無機有機−無機ハイブリッド材料、などを用いることができる。
前記形状としては、例えば、平板状などが挙げられ、前記構造としては単層構造であってもよいし、積層構造であってもよく、前記大きさとしては用途等に応じて適宜選択することができる。
前記絶縁層は、第2の形態では、熱、電子線、紫外線、プラズマ等のエネルギーの付与により表面エネルギー(臨界表面張力)が変化する材料を含有する。
前記濡れ性変化材料としては、側鎖に疎水性基を有する高分子材料を用いることができる。このような高分子材料は、紫外線等のエネルギーの付与により、疎水性基の結合が切断されることで、低表面エネルギー(疎水性)から高表面エネルギー(親水性)に変化する。したがって、所定のパターンを有するフォトマスクなどを用いて、紫外線を絶縁層上の一部に照射し、露光することで、絶縁層上の露光領域を高表面エネルギー領域に変化させ、高表面エネルギー領域と低表面エネルギー領域とからなるパターンを形成することができる。即ち、前記絶縁層は、低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割される。
前記絶縁層は、エネルギーを与えることによって、臨界表面張力が変化する材料からなる層であるため、前記絶縁層を構成する材料は、エネルギー付与の前後での臨界表面張力の変化量が大きいものが好ましい。このような材料の場合、絶縁層の一部分にエネルギーを付与し、高表面エネルギー領域と低表面エネルギー領域とからなる臨界表面張力の異なるパターンを形成することにより、導電層の材料が、高表面エネルギー領域には付着しやすく、低表面エネルギー領域には付着しにくくなる。なお、本発明において、「高表面エネルギー」及び「低表面エネルギー」の語は、相対的な意味で用いられる。
なお、固体表面に対する液体の濡れ性(付着性)については、以下に示すヤングの数式(1)が成立する。
γS=γSL+γLcosθ ・・・ 数式(1)
ただし、前記数式(1)中、γsは固体の表面張力、γSLは固体と液体の界面張力、γLは液体の表面張力である。
前記表面張力は、表面自由エネルギーと実質的に同義であり、同じ値となる。cosθ=1の時、θ=0°となり、固体は完全に濡れる。この時のγLの値はγs−γsLとなり、これをその固体の臨界表面張力γcと呼ぶ。γcは表面張力が判明している液体を用いて、液体の表面張力と接触角の関係をプロットし、θ=0°(cosθ=1)となる表面張力を求めることにより容易に決定できる(Zismannプロット)。臨界表面張力γcの大きい固体表面は液体で濡れやすく、臨界表面張力γcの小さい固体表面は液体で濡れにくい。なお、接触角θの測定は、公知の液滴法で行うことができる。
前記濡れ性変化材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、側鎖に疎水性基を有する高分子材料を用いることができる。
前記側鎖に疎水性基を有する高分子材料としては、例えば、ポリイミド、(メタ)アクリルレート等の骨格を有する主鎖に直接或いは結合基を介して疎水性基を有する側鎖が結合しているもの、などが挙げられる。
前記疎水基としては、例えば、フッ素原子を含むフルオロアルキル基、フッ素元素を含まない炭化水素基を用いることができる。
前記側鎖に疎水性基を有する高分子材料としては、例えば、下記一般式(A)又は下記一般式(B)で表される化合物などが挙げられる。
ただし、前記一般式(A)及び(B)中、x及びyは、モル比を表す。
<バンプ電極>
前記バンプ電極としては、その材質、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。前記バンプ電極の材質としては、例えば、Au、Ag、Cu、Pt、Al、Ni、Pd、Pb、In、Sn、Bi、Zn、TI、又はこれらの化合物からなる金属原料を含む材料、などが挙げられる。
前記バンプ電極の形成方法は、特に制限はなく、目的に応じて適宜選択することができ、例えば、メッキ、印刷、又はフォトリソグラフィーなどの手法を用いて、半導体チップ表面に形成された電極開口部に接するように設けられる。
<樹脂絶縁物層>
前記樹脂絶縁物層としては、その材質、形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。
前記樹脂絶縁物層は、液状の樹脂絶縁物から形成される。前記液状の樹脂絶縁物とは、熱、紫外線等のエネルギー付与により硬化して前記樹脂絶縁物層を形成する材料であり、例えば、エポキシ、フェノール、ポリイミド、ポリエステル、シリコーン、アクリル、ポリウレタンなどからなる有機材料を含んだ接着剤などを用いることができる。前記接着剤の塗布性や硬化膜の形状を決めるためにSiO等の無機材料を添加して粘度調整をしてもよく、又は有機溶媒などを添加して粘度調整してもよい。
前記樹脂絶縁物層は、少なくとも半導体チップ設置領域の内側にのみ設けられた第1の樹脂絶縁物層を有することが好ましい。また、半導体チップ設置領域の内側にのみ設けられた第1の樹脂絶縁物層と、半導体チップ設置領域の内側から外側に延設される第2の樹脂絶縁物層とを有することがより好ましい。第1の樹脂絶縁物層と第2の樹脂絶縁物層を形成する絶縁物材料は同一材料であってもよいし、別材料であってもよい。第1の樹脂絶縁物層を形成する樹脂絶縁物はチップ固定のために設けられるため、少なくとも後工程の導電層の熱処理に耐え得る耐熱性を有することが好ましい。また第2の樹脂絶縁物層を形成する樹脂絶縁物は、接続部の保護のために設けられるため、硬化膜形成後の酸素又は水分の封止機能を有することが好ましい。
<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、保護層、封止層、封止部材、などが挙げられる。
(半導体回路構造体の製造方法)
本発明の半導体回路構造体の製造方法は、絶縁層形成工程と、絶縁層の表面エネルギー分割工程と、バンプ電極形成工程と、半導体チップ固定工程と、インク吐出工程と、導電層形成工程と、樹脂絶縁物層形成工程とを含み、更に必要に応じてその他の工程を含んでなる。
<絶縁層形成工程>
前記絶縁層形成工程は、エネルギーの付与により表面エネルギーが変化する材料を含む絶縁層を回路形成用基板上に形成する工程である。
前記熱、電子線、紫外線、プラズマ等のエネルギーの付与により表面エネルギー(臨界表面張力)が変化する材料としては、例えば、濡れ性変化材料、などが挙げられる。
前記濡れ性変化材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記絶縁層と同様のものを用いることができる。
<絶縁層の表面エネルギー分割工程>
前記絶縁層の表面エネルギー分割工程は、前記絶縁層にエネルギーを付与して、低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する工程である。前記絶縁層の表面エネルギー分割工程としては、以下の2つの方法が挙げられる。
(1)フォトマスクを用いて、紫外線を絶縁層上の一部へ露光する。紫外線を露光した部分の絶縁層は、疎水基の結合が切断され低表面エネルギー(疎水性)から高表面エネルギー(親水性)に変化する。このため、絶縁層が低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割される。
(2)レーザー光を絶縁層上の一部へ照射することで高表面エネルギー領域を形成してもよい。この場合にはレーザー光の照射強度を高くするなどして絶縁層をアブレーションすることで、低表面エネルギー領域の高さよりも相対的に高さの低い位置に高表面エネルギー領域を形成することができる。
前記レーザー光源としては、例えば、気体レーザーであるエキシマレーザー、固体レーザーであるYVOレーザー、YAGレーザー、又は半導体レーザーなどを利用できる。レーザー光は直接、あるいはマスクなどの遮蔽物を介したり、またレンズ等の集光を経て、絶縁層に照射される。
<バンプ電極形成工程>
前記バンプ電極形成工程は、半導体チップ上にバンプ電極を形成する工程である。
前記バンプ電極は、メッキあるいは印刷あるいはフォトリソグラフィーなどのパターニング手段を用いて半導体チップ上の電極開口部にバンプ電極を形成するか、あるいはバンプボンダーを用いてスタッドバンプを形成する。前記バンプ電極の形状や高さは必要に応じて調整する。例えば、バンプ高さを稼ぎたい場合にはスタッドバンプを2段とすればよいし、またバンプ高さばらつきを減らしたい場合には、フリップチップボンダー等を用いて平行度のある面に対して加圧処理を行うことでバンプを潰して、レベリングすればよい。
<半導体チップ固定工程>
前記半導体チップ固定工程は、前記バンプ電極が形成された半導体チップを、前記高表面エネルギー領域に前記バンプ電極が接するように固定する工程である。
まず、回路形成用基板上の絶縁層の高表面エネルギー領域の所定箇所にディスペンサなどの手段を用いて液状の樹脂絶縁物を塗布する。目的に応じて、点状、線状、あるいはその他の塗布パターンとすることができる。
前記液状の樹脂絶縁物とは、熱、紫外線等のエネルギー付与により硬化して前記第1の樹脂絶縁物層を形成する材料であり、例えば、エポキシ、フェノール、ポリイミド、ポリエステル、シリコーン、アクリル、ポリウレタンなどからなる有機材料を含んだ接着剤などを用いることができる。接着剤の塗布性や硬化膜の形状を決めるためにSiO等の無機材料を添加して粘度調整をしてもよく、又は有機溶媒などを添加して粘度調整してもよい。
ここで、予め、回路形成用基板上の絶縁層の高表面エネルギー領域が形成されているため、樹脂絶縁物は高表面エネルギー領域の所定領域にのみ付着し、低表面エネルギー領域や、低表面エネルギー領域により分割された他の高表面エネルギー領域には広がらない。これにより樹脂絶縁物の硬化後の形状が制御できる。第1の樹脂絶縁物層の形状は、半導体チップ上に設けられた複数の電極Padに対して、電極Padと第1の樹脂絶縁物層との距離とがいずれも等しくなることが好ましい。この場合、各電極Pad周辺で発生する応力を均一化できるため、素子の接続信頼性が向上する。
更に、電極Padと第1の樹脂絶縁物層との距離は、特に制限はなく、目的に応じて適宜選択することができるが、0.1mm以上が好ましく、0.5mm以上離れていることがより好ましい。後のインク吐出工程において、半導体チップ設置領域の外側に設けられた高表面エネルギー領域に選択的にインクジェット法にて滴下された導電性材料含有インクを、半導体チップ設置領域の外側に設けられた高表面エネルギー領域から半導体チップ設置領域の内側に向かって高表面エネルギー領域上で選択的に流動させる際に、電極Padと第1の樹脂絶縁物層との距離が近すぎるとインク流動が妨げられることがある。これは樹脂絶縁物層が物理障壁となり周辺の気流等に影響を及ぼすことで、インク流動が阻害されるためである。
次に、樹脂絶縁物が塗布された回路形成用基板上に位置合わせをして、回路形成用基板上の高表面エネルギー領域にバンプ電極が接するように半導体チップを加圧し、この状態で熱処理又は紫外線照射処理などによって樹脂絶縁物を硬化させて樹脂絶縁物を形成することで、半導体チップを回路形成用基板上に固定する。ここで、予め半導体チップ表面に樹脂絶縁物の設置領域を規定するように高表面エネルギー領域に対応した電極開口部を形成しておくことで、液状の樹脂絶縁物が濡れやすい領域が半導体チップ上の電極開口部と回路形成用基板上の高表面エネルギー領域に規定されるため、回路形成用基板に対して半導体チップを高精度に位置決めすることができる。
前記半導体チップの固定工程では、フリップチップボンダーあるいはダイボンダーなどを用いることができる。
半導体をチップ上に固定するための荷重は、特に制限はなく、目的に応じて適宜選択することができるが、バンプ1個当たり0.1gf〜100gfが好ましく、バンプ1個当たり1gf〜50gfがより好ましい。前記荷重が低すぎる場合には、バンプ形成後のバンプ高さばらつきの影響で回路形成用基板上にバンプを均一に接触させることができないことがある。一方、前記荷重が高すぎる場合には、回路形成用基板上に形成された絶縁層を変形させてしまい、接続信頼性が低下することがある。
<インク吐出工程>
前記インク吐出工程は、前記半導体チップ設置領域の外側に設けられた高表面エネルギー領域に選択的にインクジェット法にて導電性材料含有インクを吐出し、前記半導体チップ設置領域の内側にあるバンプ電極と接するように高表面エネルギー領域上で前記導電性材料含有インクを流動させる工程である。
前記導電性材料含有インクの滴下方法としては、微小液滴を1滴ずつ精度よく滴下可能である点から、インクジェット法が好適である。
前記導電性材料含有インクとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Au、Ag、Cu、Pt、Al、Ni、Pd、Pb、In、Sn、Zn、TI又はこれらの合金;酸化インジウム、酸化亜鉛、酸化錫、酸化ガリウム等の透明導電体などからなる金属原料を、微粒子や錯体などの形態で有機溶媒や水に分散あるいは溶解させたインク、ドープドPANI(ポリアニリン)、PEDOT(ポリエチレンジオキシチオフェン)にPSS(ポリエチレンスルホン酸)をドープした導電性高分子の水溶液、などが挙げられる。
前記インクジェット法で用いるために、前記導電性材料含有インクの表面張力は、特に制限はなく、目的に応じて適宜選択することができるが、20mN/m〜50mN/mが好ましい。
前記導電性材料含有インクの表面張力は、例えば、プレート法又は最大泡圧法により測定することができる。
前記導電性材料含有インクの粘度は、特に制限はなく、目的に応じて適宜選択することができるが、25℃で、2mPa・s〜50mPa・sが好ましい。前記粘度が、2mPa・s未満であると、液滴の形状、速度、角度がノズル毎にばらつくことがあり、50mPa・sを超えると、目詰まりが発生しやすくなることがある。
前記導電性材料含有インクの粘度は、例えば、回転粘度計などを用いて測定することができる。
<導電層形成工程>
前記導電層形成工程は、前記導電性材料含有インクを固化することで導電層を形成する工程である。
前記乾燥方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オーブン等を利用した対流伝熱方式、ホットプレート等を利用した伝導伝熱方式、遠赤外線、マイクロ波を利用した輻射伝熱方式、などが挙げられる。また、必ずしも大気中で行う必要はなく、窒素、アルゴン等の不活性ガス中、あるいは水素ガスを含む還元雰囲気中、又は必要に応じて減圧するなどの工夫を加えてもよい。更に、乾燥し、固化させた導電層に追加で熱処理等を加えてよい。特に、前記導電性材料含有インクとして金属ナノ粒子を含有するインクを用いた場合には、乾燥し、固化させただけでは十分な導電性を実現し難いため、金属ナノ粒子同士を融着させるための熱処理(焼成)等が必要になる。
前記熱処理方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、オーブン等を利用した対流伝熱方式、ホットプレート等を利用した伝導伝熱方式、遠赤外線、マイクロ波、フラッシュランプを利用した輻射伝熱方式、などが挙げられる。またこれら以外にも、レーザー光源からのレーザー照射による局所加熱方式を利用することもできる。この場合、半導体チップ固定用に用いられる第1樹脂絶縁物が加熱されないため、余分な熱応力等が低減され、結果として素子の接続信頼性が向上する。
前記レーザー光源としては、例えば、気体レーザーであるエキシマレーザー、固体レーザーであるYVOレーザー、YAGレーザー、又は半導体レーザーなどを利用できる。レーザー光は直接、あるいはマスクなどの遮蔽物を介したり、またレンズ等の集光を経て、導電層に照射される。
アニール処理の場合、ライン状で強度分布が均一なビームを熱源として走査する方法が採られる。ライン状のレーザビーム形状を形成するためには、ビーム整形光学系には、シリンドリカルレンズ、ロッドレンズ、ラインビームホモジナイザ、導光板などの光学部品を用いることができる。
<第2の樹脂絶縁物層形成工程>
前記第2の樹脂絶縁物層形成工程は、前記半導体チップと前記絶縁層との隙間に樹脂絶縁物を注入し、固化して樹脂絶縁物層を形成する工程である。
回路形成用基板上の絶縁層の高表面エネルギー領域の所定箇所にディスペンサ等の手段を用いて液状の樹脂絶縁物を塗布する。回路形成用基板上には、予め半導体チップ設置領域の外形に沿うように高表面エネルギー領域を形成されているため、この高表面エネルギー領域に選択的に樹脂絶縁物を供給することで、半導体チップと回路形成用基板の隙間に樹脂絶縁物を注入させることが可能である。
次に、熱処理又は紫外線照射処理などによって樹脂絶縁物を硬化させて樹脂絶縁物層を形成する。前記液状の樹脂絶縁物は、熱、紫外線などのエネルギー付与により硬化して樹脂絶縁物を形成する材料であり、例えば、エポキシ、フェノール、ポリイミド、ポリエステル、シリコーン、アクリル、ポリウレタンなどからなる有機材料を含んだ接着剤などを用いることができる。ただし、ここで用いる樹脂絶縁物は硬化膜形成後の酸素又は水分の封止機能を有する必要がある。そのため、例えば、前記半導体チップ固定工程と同様の材料を用いてもよいし、また別材料を用いてもよい。
<その他の工程>
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、制御工程、洗浄工程、などが挙げられる。
ここで、本発明の半導体回路構造体の実施形態について図面を参照して説明する。
<第1の半導体回路構造体の実施形態>
図1Aは、本発明の第1の半導体回路構造体の実施形態を示す上面図、図1Bは、図1AのA−A’線での断面図である。
図1A及び図1Bを参照すると、本発明の第1の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に回路層18及び導電層12からなる回路導電体19と、半導体チップ13と回路導電体19とを電気的に接続するバンプ電極25と、半導体チップ13と回路形成用基板11との間に設けられた樹脂絶縁物層28とを有している。
図1Bに示すように、バンプ電極25は、その先端が回路形成用基板11に接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、及び前記バンプ電極25については、上述した材料の中から適宜選択して用いることができる。
<第2の半導体回路構造体の実施形態>
図2Aは、本発明の第2の半導体回路構造体の実施形態を示す上面図、図2Bは、図2AのA−A’線での断面図である。
図2A及び図2Bを参照すると、本発明の第2の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に回路層18及び導電層12からなる回路導電体19と、半導体チップ13と回路導電体19とを電気的に接続するバンプ電極25と、半導体チップ13と回路形成用基板11との間に設けられた樹脂絶縁物層28とを有している。
図2Bに示すように、バンプ電極25は、回路形成用基板11側の先端が回路導電体19の回路層18に接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、上述した材料の中から適宜選択して用いることができる。
<第3の半導体回路構造体の実施形態>
図3Aは、本発明の第3の半導体回路構造体の実施形態を示す上面図、図3Bは、高表面エネルギー領域の形状を示す上面図、図3Cは、図3AのA−A’線での断面図である。
図3A〜図3Cを参照すると、本発明の第3の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に設けられた樹脂絶縁物層28とを有している。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図3B及び図3Cに示すように前記絶縁層21が低表面エネルギー領域23a、23bと高表面エネルギー領域22とからなる表面エネルギーの異なる領域に分割されている。
図3Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22に接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第4の半導体回路構造体の実施形態>
図4Aは、本発明の第4の半導体回路構造体の実施形態を示す上面図、図4Bは、高表面エネルギー領域の形状を示す上面図、図4Cは、図4AのA−A’線での断面図である。
図4A〜図4Cを参照すると、本発明の第4の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に設けられた樹脂絶縁物層28とを有している。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図4B及び図4Cに示すように前記絶縁層21が低表面エネルギー領域23a、23bと高表面エネルギー領域22とからなる表面エネルギーの異なる領域に分割されている。
図4Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22中に埋め込まれている。これにより、更に接続信頼性に優れる半導体回路構造体が形成される。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第5の半導体回路構造体の実施形態>
図5Aは、本発明の第5の半導体回路構造体の実施形態を示す上面図、図5Bは、高表面エネルギー領域の形状を示す上面図、図5Cは、図5AのA−A’線での断面図である。
図5A〜図5Cを参照すると、本発明の第5の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に設けられた樹脂絶縁物層28とを有している。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図5B及び図5Cに示すように前記絶縁層21が低表面エネルギー領域23a、23bと高表面エネルギー領域22とからなる表面エネルギーの異なる領域に分割されている。
図5Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22に接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
図5Cに示すように、バンプ電極25の回路形成用基板11側の先端が、高表面エネルギー領域22に接する部分の回路形成用基板からの高さが、低表面エネルギー領域の回路形成用基板からの高さよりも低く形成されている。これにより、バンプ電極25と導電層12の接触面積が増えるため、導電層により接続信頼性に優れる回路構造体が形成される。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第6の半導体回路構造体の実施形態>
図6Aは、本発明の第6の半導体回路構造体の実施形態を示す上面図、図6Bは、高表面エネルギー領域の形状を示す上面図、図6Cは、図6AのA−A’線での断面図である。
図6A〜図6Cを参照すると、本発明の第6の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に設けられた樹脂絶縁物層28とを有している。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図6B及び図6Cに示すように前記絶縁層21が低表面エネルギー領域23a、23bと高表面エネルギー領域22とからなる表面エネルギーの異なる領域に分割されている。
図6Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22中に埋め込まれている。これにより、更に接続信頼性に優れる半導体回路構造体が形成される。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
図6Cに示すように、バンプ電極25の回路形成用基板11側の先端部が、高表面エネルギー領域22に接する部分の回路形成用基板からの高さが、低表面エネルギー領域の回路形成用基板からの高さよりも低く形成されている。これにより、バンプ電極25と導電層12の接触面積が増えるため、導電層により接続信頼性に優れる回路構造体が形成される。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第7の半導体回路構造体の実施形態>
図7Aは、本発明の第7の半導体回路構造体の実施形態を示す上面図、図7Bは、高表面エネルギー領域の形状を示す上面図、図7Cは、図7AのA−A’線での断面図である。
図7A〜図7Cを参照すると、本発明の第7の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に設けられた樹脂絶縁物層28とを有している。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図7B及び図7Cに示すように前記絶縁層21が低表面エネルギー領域23a、23bと高表面エネルギー領域22とからなる表面エネルギーの異なる領域に分割されている。
図7Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22中に埋め込まれている。これにより、更に接続信頼性に優れる半導体回路構造体が形成される。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
図7Cに示すように、バンプ電極25の回路形成用基板11側の先端部が、高表面エネルギー領域22に接する部分の回路形成用基板からの高さが、低表面エネルギー領域の回路形成用基板からの高さよりも低く形成されている。これにより、バンプ電極25と導電層12の接触面積が増えるため、導電層により接続信頼性に優れる回路構造体が形成される。
また、図7Bに示すように、半導体チップ設置領域の内側における導電層の幅が、半導体チップ設置領域の外側における導電層の幅よりも狭くすることができる(図5B及び図6Bと比べて)。この場合、半導体チップ設置領域の内側において、隣接回路導電体の間でのショートが起こりにくくなる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第8の半導体回路構造体の実施形態>
図8Aは、本発明の第8の半導体回路構造体の実施形態を示す上面図、図8Bは、高表面エネルギー領域の形状を示す上面図、図8Cは、図8AのA−A’線での断面図である。
図8A〜図8Cを参照すると、本発明の第8の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に、第1の樹脂絶縁物層44と、第2の樹脂絶縁物層29とを有している。
図8Cに示すように、半導体チップ13と回路形成用基板11との間に設けられた樹脂絶縁物層が少なくとも2種類の樹脂絶縁物材料で構成され、半導体チップ設置領域の内側のみに設けられた第1の樹脂絶縁物層44と、半導体チップ設置領域の内側から外側に延設される第2の樹脂絶縁物層29とを有している。この場合、内側の第1の樹脂絶縁物層44で半導体チップ13と回路形成用基板11との接着性を発現し、外側の第2の樹脂絶縁物層29で封止機能を発現することで、より信頼性に優れる半導体回路構造体が形成できる。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図8B及び図8Cに示すように前記絶縁層21が低表面エネルギー領域23a、23bと高表面エネルギー領域22a、22bとからなる表面エネルギーの異なる領域に分割されている。
図8Bに示すように、半導体チップ設置領域24の外形に沿うように高表面エネルギー領域22aを形成することが好ましい。この場合、半導体チップ設置領域24の形状が制御しやすいため、より信頼性に優れる半導体回路構造体が形成できる。
また、図8Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22bに接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第9の半導体回路構造体の実施形態>
図9Aは、本発明の第9の半導体回路構造体の実施形態を示す上面図、図9Bは、高表面エネルギー領域の形状を示す上面図、図9Cは、図9AのA−A’線での断面図である。
図9A〜図9Cを参照すると、本発明の第9の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に、第1の樹脂絶縁物層44と、第2の樹脂絶縁物層29とを有している。
図9Cに示すように、半導体チップ13と回路形成用基板11との間に設けられた樹脂絶縁物層が少なくとも2種類の樹脂絶縁物材料で構成され、半導体チップ設置領域の内側のみに設けられた第1の樹脂絶縁物層44と、半導体チップ設置領域の内側から外側に延設される第2の樹脂絶縁物層29とを有している。この場合、内側の第1の樹脂絶縁物層44で半導体チップ13と回路形成用基板11との接着性を発現し、外側の第2の樹脂絶縁物層29で封止機能を発現することで、より信頼性に優れる半導体回路構造体が形成できる。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図9B及び図9Cに示すように前記絶縁層21が低表面エネルギー領域23a、23b、23cと高表面エネルギー領域22a、22b、22cとからなる表面エネルギーの異なる領域に分割されている。
図9Bに示すように、半導体チップ設置領域24の内側に第1の樹脂絶縁物層44の設置領域を規定するように高表面エネルギー領域22aを形成することが好ましい。この場合、第1の樹脂絶縁物層44の形状及び半導体チップ設置領域24が制御しやすいため、より半導体チップの設置位置の再現性に優れ、かつ信頼性に優れる半導体回路構造体が形成される。
また、図9Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22cに接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第10の半導体回路構造体の実施形態>
図10Aは、本発明の第10の半導体回路構造体の実施形態を示す上面図、図10Bは、高表面エネルギー領域の形状を示す上面図、図10Cは、図10AのA−A’線での断面図である。
図10A〜図10Cを参照すると、本発明の第10の半導体回路構造体10は、回路形成用基板11と、半導体チップ13と、回路形成用基板11上に絶縁層21を介して設けられた回路導電体としての導電層12と、半導体チップ13と導電層12とを電気的に接続するバンプ電極25と、半導体チップ13と前記絶縁層21との間に、第1の樹脂絶縁物層44と、第2の樹脂絶縁物層29とを有している。
図10Cに示すように、半導体チップ13と回路形成用基板11との間に設けられた樹脂絶縁物層が少なくとも2種類の樹脂絶縁物材料で構成され、半導体チップ設置領域の内側のみに設けられた第1の樹脂絶縁物層44と、半導体チップ設置領域の内側から外側に延設される第2の樹脂絶縁物層29とを有している。この場合、内側の第1の樹脂絶縁物層44で半導体チップ13と回路形成用基板11との接着性を発現し、外側の第2の樹脂絶縁物層29で封止機能を発現することで、より信頼性に優れる半導体回路構造体が形成できる。
絶縁層21は、エネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層21にエネルギーを付与することにより、図10B及び図10Cに示すように前記絶縁層21が低表面エネルギー領域23a、23b、23cと高表面エネルギー領域22a、22b、22cとからなる表面エネルギーの異なる領域に分割されている。
図10Bに示すように、半導体チップ設置領域24の内側に第1の樹脂絶縁物層44の設置領域を規定するように高表面エネルギー領域22aを形成するとともに、半導体チップ13表面にも第1の樹脂絶縁物層44の設置領域を規定するように電極開口部を形成することが好ましい。この場合、第1の樹脂絶縁物層44の形状及び半導体チップ設置領域24が制御しやすいため、より半導体チップの設置位置再現性に優れ、かつ信頼性に優れる半導体回路構造体が形成される。
また、図10Cに示すように、バンプ電極25の回路形成用基板11側の先端が、絶縁層21の高表面エネルギー領域22cに接している。
回路導電体19は、半導体チップ設置領域24の内側から外側に延設された絶縁層21の高表面エネルギー領域22上に設けられた導電層12を有している。
回路導電体19における導電層12は、厚み方向に突出した突出部12aを有しており、前記突出部12aが前記バンプ電極25と当接している。このような突出部12aを有する導電層により、接続信頼性に優れる半導体回路構造体が形成できる。
ここで、前記回路形成用基板11、前記半導体チップ13、前記回路導電体19、前記導電層12、前記バンプ電極25、及び前記樹脂絶縁物層28については、前記第2の半導体回路構造体の実施形態と同様の材料を用いることができる。
<第11の半導体回路構造体の実施形態>
図11Aは、本発明の第11の半導体回路構造体の実施形態を示す上面図、図11Bは、図11AのA−A’線での断面図である。
この図11の第11の半導体回路構造体は、図3A〜図3Cに示す第3の半導体回路構造体を2つ接続してなるマルチチップモジュールである。それ以外は、図3A〜図3Cに示す第3の半導体回路構造体の実施形態と同様であるので、説明を省略する。
次に、本発明の半導体回路構造体の製造方法について図面を参照して説明する。
ここで、図12A〜図20Bは、本発明の半導体回路構造体の製造方法を示す図である。
本発明の半導体回路構造体の製造方法は、エネルギーの付与により表面エネルギーが変化する材料を含む絶縁層を回路形成用基板上に形成する絶縁層形成工程(図12A及び図12B参照)と、
前記絶縁層にエネルギーを付与して、低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する絶縁層の表面エネルギー分割工程(図13A及び図13B、図14A及び図14B参照)と、
半導体チップ上にバンプ電極を形成するバンプ電極形成工程(図15A及び図15B参照)と、
前記半導体チップを回路形成用基板上の高表面エネルギー領域にバンプ電極が接するように固定する半導体チップ固定工程(図16A及び図16B、図17A及び図17B参照)と、
前記絶縁層が形成された回路形成用基板上に半導体チップが設置される半導体チップ設置領域の外側に設けられた高表面エネルギー領域に、選択的にインクジェット法にて導電性材料含有インクを吐出し、前記半導体チップ設置領域の内側にあるバンプ電極と接するように高表面エネルギー領域上で前記導電性材料含有インクを流動させるインク吐出工程(図18A及び図18B参照)と、
前記導電性材料含有インクを固化することで導電層を形成する導電層形成工程(図19A及び図19B参照)と、
前記半導体チップと前記絶縁層との隙間に樹脂絶縁物を注入し、固化して樹脂絶縁物層を形成する樹脂絶縁物層形成工程(図20A及び図20B参照)とを含み、更に必要に応じてその他の工程を含んでなる。
<絶縁層形成工程>
図12A及び図12Bに示す絶縁層形成工程では、前記濡れ性変化材料を含む溶液を、スピンコート法等により塗布し、乾燥させて、回路形成用基板11上に絶縁層21を形成する。
ここで、前記濡れ性変化材料として、例えば、側鎖に疎水基を有する構造の高分子材料を用いた場合、絶縁層21表面には低表面エネルギー領域が形成される。
<絶縁層の表面エネルギー分割工程>
図13A及び図13B、図14A及び図14Bに示す絶縁層の表面エネルギー分割工程では、絶縁層21にエネルギーを付与して低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する。
例えば、図13A及び図13Bでは、フォトマスク41を用いて、紫外線42を絶縁層21上の一部へ露光する。紫外線を露光した部分の絶縁層21は、疎水基の結合が切断され低表面エネルギー(疎水性)から高表面エネルギー(親水性)に変化する。このため、絶縁層21が低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割される。
また、例えば、図14A及び図14Bのように、レーザー光43を絶縁層21上の一部へ照射することで高表面エネルギー領域を形成してもよい。この場合、レーザー光の照射強度を高くするなどして絶縁層21をアブレーションすることで、低表面エネルギー領域の高さよりも相対的に高さの低い位置に高表面エネルギー領域を形成することができる。
前記レーザー光源としては、例えば、気体レーザーであるエキシマレーザー、固体レーザーであるYVOレーザー、YAGレーザー、又は半導体レーザーなどを利用できる。レーザー光は直接、あるいはマスクなどの遮蔽物を介したり、またレンズ等の集光を経て、絶縁層に照射される。
<バンプ電極形成工程>
図15A及び図15Bに示すバンプ電極形成工程では、メッキ、印刷、フォトリソグラフィー等のパターニング手段を用いて半導体チップ13上の電極開口部にバンプ電極25を形成するか、あるいはバンプボンダーを用いてスタッドバンプを形成する。前記バンプ電極の形状や高さは必要に応じて調整する。例えばバンプ高さを稼ぎたい場合にはスタッドバンプを2段とすればよいし、またバンプ高さばらつきを減らしたい場合には、フリップチップボンダー等を用いて平行度のある面に対して加圧処理を行うことでバンプを潰して、レベリングすればよい。
<半導体チップ固定工程>
図16A及び図16B、並びに図17A及び図17Bに示す半導体チップ固定工程では、半導体チップを回路形成用基板上の高表面エネルギー領域にバンプ電極が接するように固定する。
まず、図16A及び図16Bに示すように、回路形成用基板11上の絶縁層21の高表面エネルギー領域の所定箇所にディスペンサ等の手段を用いて液状の樹脂絶縁物を塗布する。
前記液状の樹脂絶縁物とは、熱、紫外線などのエネルギー付与により硬化して前述の樹脂絶縁物を形成する材料であり、例えば、エポキシ、フェノール、ポリイミド、ポリエステル、シリコーン、アクリル、ポリウレタンなどからなる有機材料を含んだ接着剤などを用いることができる。接着剤の塗布性や硬化膜の形状を決めるためにSiO等の無機材料を添加して粘度調整をしてもよく、又は有機溶媒などを添加して粘度調整してもよい。
ここで、予め、回路形成用基板11上の絶縁層21には高表面エネルギー領域が形成されているため、図16A及び図16Bに示すように樹脂絶縁物は高表面エネルギー領域の所定領域にのみ付着し、低表面エネルギー領域や、低表面エネルギー領域により分割された他の高表面エネルギー領域には広がらない。これにより樹脂絶縁物の硬化後の形状が制御できる。
第1の樹脂絶縁物層の形状は、半導体チップ上に設けられた複数の電極Padに対して、電極Padと第1の樹脂絶縁物層との距離とがどれも等しくなることが好ましい。この場合、各電極Pad周辺で発生する応力を均一化できるため、素子の接続信頼性が向上する。
更に、電極Padと第1の樹脂絶縁物層との距離は、特に制限はなく、目的に応じて適宜選択することができるが、0.1mm以上が好ましく、0.5mm以上離れていることがより好ましい。後のインク吐出工程において、半導体チップ設置領域の外側に設けられた高表面エネルギー領域に選択的にインクジェット法にて滴下された導電性材料含有インクを、半導体チップ設置領域の外側に設けられた高表面エネルギー領域から半導体チップ設置領域の内側に向かって高表面エネルギー領域上で選択的に流動させる際に、電極Padと第1の樹脂絶縁物層との距離が近すぎるとインク流動が妨げられることがある。これは樹脂絶縁物層が物理障壁となり周辺の気流等に影響を及ぼすことで、インク流動が阻害されるためである。
次に、図17A及び図17Bに示すように、樹脂絶縁物が塗布された回路形成用基板11上に位置合わせをして、回路形成用基板上の高表面エネルギー領域にバンプ電極25が接するように半導体チップ13を加圧45し、この状態で熱処理又は紫外線照射処理などによって樹脂絶縁物を硬化させて樹脂絶縁物層を形成することで、半導体チップ13を回路形成用基板11上に固定する。ここで、予め半導体チップ表面に樹脂絶縁物の設置領域を規定するように高表面エネルギー領域に対応した電極開口部を形成しておくことで、液状樹脂絶縁物が濡れやすい領域が半導体チップ13上の電極開口部と回路形成用基板上の高表面エネルギー領域に規定されるため、回路形成用基板11に対して半導体チップ13を高精度に位置決めすることができる。
半導体チップの固定工程では、フリップチップボンダー又はダイボンダーなどを用いることができる。
半導体をチップ上に固定するための荷重は、特に制限はなく、目的に応じて適宜選択することができるが、バンプ1個当たり0.1gf〜100gfが好ましく、バンプ1個当たり1gf〜50gfがより好ましい。前記荷重が低すぎる場合には、バンプ形成後のバンプ高さばらつきの影響で回路形成用基板上にバンプを均一に接触させることができないことがある。一方、前記荷重が高すぎる場合には、回路形成用基板上に形成された絶縁層を変形させてしまい、接続信頼性が低下することがある。
<インク吐出工程>
図18A及び図18Bに示すインク吐出工程では、前記半導体チップ設置領域24の外側に設けられた高表面エネルギー領域に選択的にインクジェット法にてインクジェットヘッドの液滴吐出ノズル46から導電性材料含有インク47を吐出し、前記半導体チップ設置領域24の内側にあるバンプ電極25と接するように回路形成用基板11上の高表面エネルギー領域22c上で導電性材料含有インク47を流動させる。
前記導電性材料含有インクの滴下手段としては、微小液滴を1滴ずつ精度よく滴下可能である点からインクジェット法が好適である。
前記導電性材料含有インクとしては、例えば、Au、Ag、Cu、Pt、Al、Ni、Pd、Pb、In、Sn、Zn、TI又はこれらの合金、酸化インジウム、酸化亜鉛、酸化錫、酸化ガリウム等の透明導電体などからなる金属原料を、微粒子や錯体などの形態で有機溶媒や水に分散あるいは溶解させたインクや、ドープドPANI(ポリアニリン)やPEDOT(ポリエチレンジオキシチオフェン)にPSS(ポリエチレンスルホン酸)をドープした導電性高分子の水溶液、などが挙げられる。
前記インクジェット法で用いるために、インクの表面張力は、特に制限はなく、目的に応じて適宜選択することができるが、20mN/m以上50mN/m以下が好ましい。インクの粘度は、特に制限はなく、目的に応じて適宜選択することができるが、25℃で、2mPa・s以上50mPa・s以下が好ましい。
ここで、図21は、インクジェット装置の構造の一例を示す概略図である。このインクジェット装置100は、定盤101と、ステージ102と、液滴吐出ヘッド103と、液滴吐出ヘッド103に接続されたX軸方向移動機構104と、ステージ102に接続されたY軸方向移動機構105と、制御装置106とを備えている。
ステージ102は、基板20を支持する目的で備えられており、基板20を吸着する吸着機構(図示せず)等の固定機構を備えている。また、基板20上に滴下されたインクを乾燥させるための熱処理機構を備えてよい。液滴吐出ヘッド103は、複数の吐出ノズルを備えたヘッドであり、複数の吐出ノズルが液滴吐出ヘッド103の下面に、X軸方向に沿って一定間隔で並んでいる。この吐出ノズルからステージ102に支持されている基板20に対してインクが吐出される。
液滴吐出ヘッド103の液滴吐出機構には、例えば、ピエゾ方式を用いることができ、この場合、液滴吐出ヘッド103内のピエゾ素子に電圧を印加することで液滴が吐出する。X軸方向移動機構104はX軸方向駆動軸107、及びX軸方向駆動モータ108で構成される。X軸方向駆動モータ108はステッピングモータ等であり、制御装置106からX軸方向の駆動信号が供給されると、X軸駆動軸107を動作させ、液滴吐出ヘッド103がX軸方向に移動する。Y軸方向移動機構105はY軸方向駆動軸109及びY軸方向駆動モータ110で構成される。
制御装置106からX軸方向の駆動信号が供給されるとステージ102がY軸方向に移動する。制御装置106は液滴吐出ヘッド103に吐出制御用の信号を供給する。またX軸方向駆動モータ108にX軸方向の駆動信号を、またY軸方向駆動モータ110にY軸方向の駆動信号をそれぞれ供給する。なお、制御装置106は、液滴吐出ヘッド103、X軸方向駆動モータ108、Y軸方向駆動モータ110とそれぞれつながっているが、その配線は図示していない。インクジェット装置100は、液滴吐出ヘッド103とステージ102とを相対的に走査させながらステージ102上に固定された基板20に対してインクの液滴を吐出する。
なお、液滴吐出ヘッド103とX軸方向移動機構104の間には、X軸方向移動機構104と独立動作する回転機構を備え付けてもよい。回転機構を動作させて液滴吐出ヘッド103とステージ102との相対角度を変化させることで、吐出ノズル間ピッチを調節できる。また液滴吐出ヘッド103とX軸方向移動機構104の間には、X軸方向移動機構104と独立動作するZ軸方向移動機構を備え付けてもよい。Z軸方向に液滴吐出ヘッド103を移動させることで、基板20とノズル面との距離を任意に調節可能である。また、ステージ102とY軸方向移動機構105の間には、Y軸方向移動機構105と独立動作する回転機構を備え付けてもよい。回転機構を動作させることで、ステージ102上に固定された基板20を任意の角度に回転させた状態で、基板20に対して液滴を吐出できる。
半導体チップ設置領域24の外側に設けられた高表面エネルギー領域に選択的にインクジェット法にて滴下された導電性材料含有インクは、例えば、滴下量を増やしていくにつれて、半導体チップ設置領域の外側に設けられた高表面エネルギー領域から半導体チップ設置領域の内側に向かって高表面エネルギー領域上で選択的に流動させることができる。更に半導体チップ上のバンプ電極にインクが到達した際に、バンプ電極に対してインクが濡れやすい場合には、バンプ電極の側面にインクが濡れ広がり、該インクを固化することで、導電層が形成される。その際、導電層には厚み方向に突出した突出部が形成される。バンプ電極の金属又は金属酸化物に対してインクが濡れやすくするためには、インクジェット用に表面張力が調整された極性溶媒系インク、あるいは無極性溶媒系インクなどを用いるのが好適である。
<導電層形成工程>
図19A及び図19Bに示す導電層形成工程では、導電性材料含有インクを乾燥し、固化させて導電層12を形成する。
前記乾燥方法としては、例えば、オーブン等を利用した対流伝熱方式、ホットプレート等を利用した伝導伝熱方式、遠赤外線、マイクロ波を利用した輻射伝熱方式を用いることができる。また、必ずしも大気中で行う必要はなく、窒素、アルゴン等の不活性ガス中、あるいは水素ガスを含む還元雰囲気中、又は必要に応じて減圧するなどの工夫を加えてもよい。更に、乾燥し、固化させた導電層に追加で熱処理等を加えてよい。特に、導電性材料含有インクとして上述の金属ナノ粒子を含有するインクを用いた場合には、乾燥し、固化させただけでは十分な導電性を実現し難いため、金属ナノ粒子同士を融着させるための熱処理等が必要になる。
前記熱処理方法としては、特に制限はなく、目的に応じて適宜選択することができる。例えば、オーブン等を利用した対流伝熱方式、ホットプレート等を利用した伝導伝熱方式、遠赤外線、マイクロ波、フラッシュランプを利用した輻射伝熱方式、などが挙げられる。またそれ以外に、レーザー光源を用いた局所加熱方式を利用することもできる。この場合、半導体チップ固定用に用いられる第1樹脂絶縁物が加熱されないため、余分な熱応力等が低減され、結果として素子の接続信頼性が向上する。
前記レーザー光源としては、例えば、気体レーザーであるエキシマレーザー、固体レーザーであるYVOレーザー、YAGレーザー、又は半導体レーザーなどを利用できる。レーザー光は直接、あるいはマスクなどの遮蔽物を介したり、またレンズ等の集光を経て、導電層に照射される。アニール処理の場合、ライン状で強度分布が均一なビームを熱源として走査する方法が採られる。ライン状のレーザビーム形状を形成するためには、ビーム整形光学系には、シリンドリカルレンズ、ロッドレンズ、ラインビームホモジナイザ、導光板などの光学部品を用いることができる。
<第2の樹脂絶縁物層形成工程>
図20A及び図20Bに示す第2の樹脂絶縁物層形成工程では、半導体チップ13と回路形成用基板11の隙間に第2の樹脂絶縁物を注入し、固化する。ここでは、図16A及び図16Bに示した半導体チップ固定工程と同様に、回路形成用基板上の絶縁層の高表面エネルギー領域の所定箇所にディスペンサ等の手段を用いて液状の樹脂絶縁物を塗布する。回路形成用基板上には予め半導体チップ設置領域24の外形に沿うように高表面エネルギー領域が形成されているため、この高表面エネルギー領域に選択的に樹脂絶縁物を供給することで、半導体チップ13と回路形成用基板11の隙間に第2の樹脂絶縁物を注入させることが可能である。
次に、熱処理又は紫外線照射処理などによって樹脂絶縁物を硬化させて第2の樹脂絶縁物層29を形成する。前記液状の樹脂絶縁物は、熱、紫外線などのエネルギー付与により硬化して樹脂絶縁物を形成する材料であり、例えば、エポキシ、フェノール、ポリイミド、ポリエステル、シリコーン、アクリル、ポリウレタンなどからなる有機材料を含んだ接着剤などを用いることができる。ただし、前記第2の樹脂絶縁物は硬化膜形成後の酸素あるいは水分の封止機能を有する必要がある。そのため、例えば、図16A及び図16Bで示した半導体チップ固定工程と同様の材料を用いてもよいし、また別材料を用いてもよい。
このように、図12A〜図20Bに示す工程により、本発明の半導体回路構造体が製造される。
本発明によれば、インクジェット法を用いて高精細な半導体回路構造体が作製可能であり、また接続信頼性にも優れる新規の半導体回路構造体を提供することができる。更に低加重の加圧機構と加熱機構の簡素な装置機構を用いた、前記半導体回路構造体を作製するための半導体回路構造体の製造方法を提供することができる。
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
(実施例1)
実施例1は、図22A〜図22C及び図23A〜図23Bに示す半導体回路構造体の製造方法に関する実施例である。
図22Aは、半導体回路構造体10の上面図、図22Bは、絶縁層の高表面エネルギー領域22aの形状、及び図22Cは、図22AのA−A’線における概略断面図をそれぞれ示している。
図23Aは、回路形成用基板11上の回路導電体としての導電層12のレイアウト、図23Bは、半導体チップ13上の配線層26のレイアウトをそれぞれ示している。
まず、図22Cに示すように、本実施例における半導体回路構造体10は、回路形成用基板11上に形成された回路導電体としての導電層12と、半導体チップ13上に形成された配線層26がバンプ電極25を介して電気的に接続したデイジーチェーンパターンとなっており、導電層12からなる電極端子A(31)と電極端子B(32)とにより電気計測ができるような構成となっている(図23A)。
次に、この半導体回路構造体の作製方法について説明する。
まず、回路形成用基板11として、縦25mm×横25mmの厚み0.7mmのガラス基板(OA−10G、日本電気硝子社製)を用い、濡れ性変化材料を含有するN−メチルピロリドン(NMP)溶液を、前記ガラス基板上にスピンコート塗布した。前記濡れ性変化材料としては、下記一般式(A)で表されるポリイミドを10質量%含むNMP溶液を用いた。
次に、100℃のオーブンで前焼成を行った後、200℃のオーブンで熱処理を加えて、回路形成用基板11上に厚み2,000nmの絶縁層21を形成した。
ただし、前記一般式(A)中、x及びyは、モル比を表し、xは50モル%、yは50モル%である。
続いて、所定の開口パターンを有するフォトマスクを作製し、このフォトマスクを介して、波長300nm以下の紫外線(超高圧水銀ランプ)を照射し、絶縁層21の一部を露光し、絶縁層21上に高表面エネルギー領域22a、22bと低表面エネルギー領域23a、23bとからなる表面エネルギーの異なるパターンを形成した。ここでは、半導体チップ設置領域24の内側でバンプ電極25と接する箇所の高表面エネルギー領域22bの幅を100μmとした(図22B参照)。
続いて、線径25μmのAu線とバンプボンダーを用いて、半導体チップ13の電極開口部にAuスタッドバンプを形成し、更にフリップチップボンダーを用いてレベリング処理を施すことで、平均高さ50μm、先端径10μm、のAuスタッドバンプ(バンプ電極)25を形成した。
半導体チップ13上には線幅40μmのAl配線26とそれに接続するAl電極パッド27が予め設けてあり、Al電極パッド27の開口部以外はその上部にパッシベーション膜(Si)が形成されている。
ここで、半導体チップ13の大きさは、縦10mm×横10mm×厚み200μmであり、この半導体チップ13上に100本のAl配線26が形成され、Al電極パッド27数は200個である。Al電極パッド27の開口部の大きさは、縦90μm×横90μmであり、Al電極パッド27は半導体チップ13のチップ端から0.5mmの所に形成されている。
続いて、1液タイプの熱硬化型エポキシ系接着剤(AH8455−03、ナミックス株式会社製)を回路形成用基板11上の半導体チップ設置領域24の内側に設けられた高表面エネルギー領域22aにディスペンサにより所定量線状に塗布し、フリップチップボンダーを用いて回路形成用基板11上の高表面エネルギー領域22bにバンプ電極25が接するように半導体チップ13を位置合わせした後、半導体チップ13を加圧した。この状態において、120℃で1分間の熱処理を加えて前記1液タイプの熱硬化型エポキシ系接着剤を硬化して、半導体チップ13を回路形成用基板11上に固定した(第1の樹脂絶縁物層44の形成)。なお、加圧の際に、半導体チップ13には1バンプあたりの加重が5gfとなるように加重をかけた。ここで、半導体チップ上に設けられた複数の電極Padに対して、電極Padと第1の樹脂絶縁物層との距離がいずれも、およそ1.0mmと等しくなるように第1の樹脂絶縁物層を設けている。
続いて、Agナノ粒子を含有する親水性インクをインクジェット法で半導体チップ設置領域24の外側に設けられた高表面エネルギー領域22bに選択的に滴下した。
この親水性インクの表面張力は30mN/m、粘度10mPa・sであり、液滴法を用いて測定した親水性インクの高表面エネルギー領域に対する接触角は5°以下、また低表面エネルギー領域に対する接触角は50°であった。
親水性インクの滴下には、ピエゾ方式のインクジェットへッドを有するインクジェット装置を用い、駆動電圧を調整することで、前記インクジェットヘッドの液滴吐出ノズルから吐出される親水性インクの平均体積を約8pL(飛翔時の直径は約25μm)として親水性インクの滴下を行った。この際、回路形成用基板11と液滴吐出ノズルの間隔を1.0mmとし、半導体チップ13に液滴吐出ノズルがぶつからないように調整した。
続いて、親水性インクを80℃のオーブンで乾燥し、固化させて、その後120℃で30分間の熱処理により焼成し、高表面エネルギー領域22bに平均厚み0.5μmの導電層を形成した(図23A参照)。
続いて、1液タイプの熱硬化型エポキシ系接着剤(AH8455−03、ナミックス株式会社製)を回路形成用基板11上の半導体チップ設置領域24の外側に、半導体チップ13の外形に沿うように設けられた高表面エネルギー領域22bにディスペンサにより所定量塗布し、半導体チップ13と回路形成用基板11の隙間に1液タイプの熱硬化型エポキシ系接着剤を充填させた後、120℃で1分間の熱処理を加えて接着剤を硬化して、更に100℃で60分間の熱処理を加えて、第2の樹脂絶縁物層29を形成した。以上により、実施例1の半導体回路構造体10を作製した。
(実施例2)
実施例2は、実施例1と同様の図22A〜図22C及び図23A〜図23Bに示す半導体回路構造体の製造方法に関する実施例である。
この実施例2では、実施例1において、半導体チップ設置領域の内側でバンプ電極と接する箇所の高表面エネルギー領域22bの幅を20μmとした以外は、実施例1と同様にして、実施例2の半導体回路構造体10を作製した。
(実施例3)
実施例3は、実施例1と同様の図22A〜図22C及び図23A〜図23Bに示す半導体回路構造体の製造方法に関する実施例である。
この実施例3では、実施例1において、高表面エネルギー領域からなるパターンの形成に、紫外領域のレーザーとしてYAGレーザーの4倍波(波長265nm)を用い、半導体チップ設置領域の内側でバンプ電極と接する箇所の高表面エネルギー領域22bの幅を20μmとした以外は、実施例1と同様にして、実施例3の半導体回路構造体10を作製した。
ここで、加工面におけるレーザー光のエネルギー密度を約50mJ/cmとし、200mm/sの速度で走査しており、絶縁層をアブレーションすることで、低表面エネルギー領域の高さよりも500nm高さの低い位置に高表面エネルギー領域を形成した。
(実施例4)
実施例4は、実施例1と同様の図22A〜図22C及び図23A〜図23Bに示す半導体回路構造体の製造方法に関する実施例である。
この実施例2では、実施例1において、加圧の際に半導体チップ13にかけた荷重を1バンプあたり30gfとした以外は、実施例1と同様にして、実施例4の半導体回路構造体を作製した。
(実施例5)
実施例5は、実施例1と同様の図22A〜図22C及び図23A〜図23Bに示す半導体回路構造体の製造方法に関する実施例である。
この実施例5では、実施例1において、導電層の熱処理を波長810nmの半導体レーザーを用いて行った以外は、実施例1と同様にして、実施例5の半導体回路構造体を作製した。
ここでレーザー光源のビーム形状は1μm×200μmのライン状、出力500mWであり、更に40mm/sの速度で走査しながら、ガラス基板越しに導電層に対して位置選択的にレーザー光を照射することで導電層をアニール処理している。
(比較例1)
比較例1は、図24A〜図24C及び図25A〜図25Bに示す半導体回路構造体の製造方法に関する比較例である。この比較例1の半導体回路構造体の作製方法について説明する。
図24Aは、半導体回路構造体10の上面図、図24Bは、高表面エネルギー領域22aの形状、及び図24Cは、図24AのA−A’線における概略断面図をそれぞれ示している。
図25Aは、回路形成用基板11上の導電層12のレイアウト、図25Bは、半導体チップ13上の配線層26のレイアウトをそれぞれ示している。
まず、回路形成用基板11として、縦25mm×横25mmの厚み0.7mmのガラス基板(OA−10G、日本電気硝子社製)を用い、濡れ性変化材料を含有するNMP溶液を、ガラス基板上にスピンコート塗布した。前記濡れ性変化材料としては、実施例1と同じ前記一般式(A)で表されるポリイミドを含む材料を用いた。
次に、100℃のオーブンで前焼成を行った後、200℃のオーブンで熱処理を加えて、回路形成用基板上に厚み2,000nmの絶縁層21を形成した。
続いて、所定の開口パターンを有するフォトマスクを作製し、このフォトマスクを介して、波長300nm以下の紫外線(超高圧水銀ランプ)を絶縁層の一部へ露光させ、絶縁層上に、高表面エネルギー領域及び低表面エネルギー領域とからなるパターンを形成した。ここでは、半導体チップ設置領域の内側でバンプ電極と接する箇所の高表面エネルギー領域22bの幅を100μmとした。
続いて、Agナノ粒子を含有する親水性インクをインクジェット法で高表面エネルギー領域22bに選択的に滴下した。この親水性インクの表面張力は約30mN/m、粘度10mPa・sであり、液滴法を用いて測定した親水性インクの高表面エネルギー領域に対する接触角は5°以下、また低表面エネルギー領域に対する接触角は約50°であった。
親水性インクの滴下には、ピエゾ方式のインクジェットへッドを有するインクジェット装置を用い、駆動電圧を調整することで、インクジェットヘッドの液滴吐出ノズルから吐出される親水性インクの平均体積を約8pL(飛翔時の直径は約25μm)として親水性インクの滴下を行った。
続いて、親水性インクを80℃のオーブンで乾燥し、固化させて、その後120℃で30分間の熱処理により焼成した。焼成後の導電層の平均厚みは0.5μmであった。
続いて、線径25μmのAu線とバンプボンダーを用いて、半導体チップ13の電極開口部にAuスタッドバンプを形成し、更にフリップチップボンダーを用いてレベリング処理を施すことで、平均高さ50μm、先端径10μm、のAuスタッドバンプ(バンプ電極)25を形成した。半導体チップ上には線幅40μmのAl配線とそれに接続するAl電極パッドが予め設けてあり、電極パッドの開口部以外はその上部にパッシベーション膜(Si)が形成されている。ここで半導体チップの外形は、縦10mm×横10mm×厚み200μmであり、半導体チップ上に100本のAl配線が形成され、電極パッド数は200であり、電極パッドの開口部の大きさは縦90μm×横90μmであり、電極パッドは半導体チップのチップ端から0.5mmの所に形成されている。
続いて、1液タイプの熱硬化型エポキシ系接着剤(AH8455−03、ナミックス株式会社製)を回路形成用基板上の半導体チップ設置領域の内側に設けられた高表面エネルギー領域にディスペンサにより所定量塗布し、フリップチップボンダーを用いて回路形成用基板上の高表面エネルギー領域にバンプ電極が接するように半導体チップを位置合わせした後、半導体チップを加圧し、この状態で120℃で1分間の熱処理を加えて接着剤を硬化して、更に100℃で60分間の熱処理を加えて樹脂絶縁物層28を形成した。半導体チップには1バンプあたりの加重が5gfとなるように加重をかけている。
以上により、比較例1の半導体回路構造体10を作製した。
比較例1では、図24Cに示すように、バンプ電極25の先端が、導電層12の表面に接しており、突出部を有していない。
(比較例2)
比較例2は、図24A〜図24C及び図25A〜図25Bに示す半導体回路構造体の製造方法に関する比較例である。
この比較例2では、比較例1において、加圧の際に、半導体チップに1バンプあたりの加重が30gfとなるように加重をかけた以外は、比較例1と同様にして、比較例2の半導体回路構造体を作製した。
比較例2は、比較例1と同様図24Cに示すように、バンプ電極25の先端が、導電層12の表面に接しており、突出部を有していない。
次に、実施例1〜5及び比較例1〜2の半導体回路構造体の作製条件、及び評価結果をまとめて表1に示す。
<電極端子Aと電極端子Bとの間での導通>
電極端子A(31)と電極端子B(32)にプローブして抵抗測定することで端子間での導通を確認した。電極端子AとBとの間が導通しない場合には、電極端子AとBとの間に設けられた複数の引き出し電極のそれぞれにプローブしていき、導通確認できる箇所があるかどうかの確認を行った。なお、200個のバンプを測定した。
〔評価基準〕
○:電極端子Aと電極端子Bとの間で200個の総てのバンプで電気的接続が確認できている。
△:電極端子Aと電極端子Bとの間で200個のうち一部のバンプにおいて電気的接続を確認できている。
×:電極端子Aと電極端子Bとの間で200個の総てのバンプで電気的接続が確認できない。
<導電層の突出部の有無、及び突出部の突出率の求め方>
バンプ電極の中心位置を狙って試料を切断及びエッチングすることで破断面を作製した後、電子顕微鏡を用いてバンプ電極近傍の導電層を観察した。バンプ電極に接する導電層の最大厚みを突出量として求め、またバンプ電極周辺の導電層の平均厚みを求め、前記突出量を前記導電層の平均厚みで割ることにより突出率を求めた。
表1の結果から、導電層に突出部を有する実施例1〜5は、導電層に突出部を有さない比較例1〜2に比べて各種条件において、高精細かつ接続信頼性に優れた半導体回路構造体が作製できることがわかった。
本発明の態様としては、例えば、以下のとおりである。
<1> 回路形成用基板と、
半導体チップと、
前記回路形成用基板上に直接乃至は絶縁層を介して設けられた回路導電体と、
前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、
前記半導体チップと前記回路形成用基板又は前記絶縁層との間に設けられた樹脂絶縁物
層と、を有する半導体回路構造体であって、
前記回路導電体が、半導体チップ設置領域の内側から外側に延設された導電層を有し、
前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接し
ていることを特徴とする半導体回路構造体である。
<2> 回路形成用基板と、
半導体チップと、
前記回路形成用基板上に絶縁層を介して設けられた回路導電体と、
前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、
前記半導体チップと前記絶縁層との間に設けられた樹脂絶縁物層と、を有する半導体回路構造体であって、
前記絶縁層がエネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層にエネルギーを付与して、前記絶縁層が低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割されてなり、
前記バンプ電極の前記回路形成用基板側の先端が、前記絶縁層の高表面エネルギー領域に接しており、
前記回路導電体が、半導体チップ設置領域の内側から外側に延設された前記絶縁層の高表面エネルギー領域上に設けられた導電層を有し、
前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接していることを特徴とする半導体回路構造体である。
<3> 突出部の突出率が、導電層の平均厚みに対して25%以上である前記<1>から<2>のいずれかに記載の半導体回路構造体である。
<4> バンプ電極が接する絶縁層の高表面エネルギー領の回路形成用基板からの高さが、絶縁層の低表面エネルギー領域の回路形成用基板からの高さよりも低い前記<2>から<3>のいずれかに記載の半導体回路構造体である。
<5> 導電層が、金属ナノ粒子の焼結体からなる前記<1>から<4>のいずれかに記載の半導体回路構造体である。
<6> 半導体チップ設置領域の内側にのみ設けられた第1の樹脂絶縁物層を有する前記<1>から<5>のいずれかに記載の半導体回路構造体である。
<7> 半導体チップ設置領域の内側にのみ設けられた第1の樹脂絶縁物層と、半導体チップ設置領域の内側から外側に延設される第2の樹脂絶縁物層とを有する前記<1>から<6>のいずれかに記載の半導体回路構造体である。
<8> 半導体チップ上に設けられた複数の電極Padに対して、電極Padと第1の樹脂絶縁物層との距離とが、いずれも等しくなるように第1の樹脂絶縁物層が形成される前記<1>から<7>のいずれかに記載の半導体回路構造体である。
<9> エネルギーの付与により表面エネルギーが変化する材料を含む絶縁層を回路形成用基板上に形成する絶縁層形成工程と、
前記絶縁層にエネルギーを付与して、低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する絶縁層の表面エネルギー分割工程と、
半導体チップ上にバンプ電極を形成するバンプ電極形成工程と、
前記バンプ電極が形成された半導体チップを、前記高表面エネルギー領域に前記バンプ電極が接するように第1の樹脂絶縁物を用いて固定する半導体チップ固定工程と、
前記絶縁層が形成された回路形成用基板上に半導体チップが設置される半導体チップ設置領域の外側に設けられた高表面エネルギー領域に、選択的にインクジェット法にて導電性材料含有インクを吐出し、前記半導体チップ設置領域の内側にあるバンプ電極と接するように高表面エネルギー領域上で前記導電性材料含有インクを流動させるインク吐出工程と、
前記導電性材料含有インクを固化することで導電層を形成する導電層形成工程と、
前記半導体チップと前記絶縁層との隙間に樹脂絶縁物を注入し、固化して第2の樹脂絶縁物層を形成する樹脂絶縁物層形成工程と、を含むことを特徴とする半導体回路構造体の製造方法である。
<10> 絶縁層の表面エネルギー分割工程が、絶縁層へのフォトマスクを介した紫外光照射により行われる前記<9>に記載の半導体回路構造体の製造方法である。
<11> 絶縁層の表面エネルギー分割工程が、絶縁層へのレーザー光照射により行われ、低表面エネルギー領域と、該低表面エネルギー領域の回路形成用基板からの高さよりも高さが低い高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割される前記<9>に記載の半導体回路構造体の製造方法である。
<12> 導電層形成工程において、導電性材料含有インクの固化乃至焼成がレーザー光照射による局所加熱方式で行われる前記<9>から<11>のいずれかに記載の半導体回路構造体の製造方法である。
11 回路形成用基板
12 導電層
12a 突出部
13 半導体チップ
19 回路導電体
21 絶縁層
22 高表面エネルギー領域
23 低表面エネルギー領域
24 半導体チップ設置領域
25 バンプ電極
28 樹脂絶縁物層
29 第2の樹脂絶縁物層
44 第1の樹脂絶縁物層
特開2005−310962号公報 特開2005−302813号公報

Claims (12)

  1. 回路形成用基板と、
    半導体チップと、
    前記回路形成用基板上に直接乃至は絶縁層を介して設けられた回路導電体と、
    前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、
    前記半導体チップと前記回路形成用基板又は前記絶縁層との間に設けられた樹脂絶縁物
    層と、を有する半導体回路構造体であって、
    前記回路導電体が、半導体チップ設置領域の内側から外側に延設された導電層を有し、
    前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接し
    ていることを特徴とする半導体回路構造体。
  2. 回路形成用基板と、
    半導体チップと、
    前記回路形成用基板上に絶縁層を介して設けられた回路導電体と、
    前記半導体チップと前記回路導電体とを電気的に接続するバンプ電極と、
    前記半導体チップと前記絶縁層との間に設けられた樹脂絶縁物層と、を有する半導体回路構造体であって、
    前記絶縁層がエネルギーの付与により表面エネルギーが変化する材料を含み、前記絶縁層にエネルギーを付与して、前記絶縁層が低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割されてなり、
    前記バンプ電極の前記回路形成用基板側の先端が、前記絶縁層の高表面エネルギー領域に接しており、
    前記回路導電体が、半導体チップ設置領域の内側から外側に延設された前記絶縁層の高表面エネルギー領域上に設けられた導電層を有し、
    前記導電層が厚み方向に突出した突出部を有し、前記突出部が前記バンプ電極と当接していることを特徴とする半導体回路構造体。
  3. 突出部の突出率が、導電層の平均厚みに対して25%以上である請求項1から2のいずれかに記載の半導体回路構造体。
  4. バンプ電極が接する絶縁層の高表面エネルギー領域の回路形成用基板からの高さが、絶縁層の低表面エネルギー領域の回路形成用基板からの高さよりも低い請求項2から3のいずれかに記載の半導体回路構造体。
  5. 導電層が、金属ナノ粒子の焼結体からなる請求項1から4のいずれかに記載の半導体回路構造体。
  6. 半導体チップ設置領域の内側にのみ設けられた第1の樹脂絶縁物層を有する請求項1から5のいずれかに記載の半導体回路構造体。
  7. 半導体チップ設置領域の内側にのみ設けられた第1の樹脂絶縁物層と、半導体チップ設置領域の内側から外側に延設される第2の樹脂絶縁物層とを有する請求項1から6のいずれかに記載の半導体回路構造体。
  8. 半導体チップ上に設けられた複数の電極Padに対して、電極Padと第1の樹脂絶縁物層との距離とが、いずれも等しくなるように第1の樹脂絶縁物層が形成される請求項1から7のいずれかに記載の半導体回路構造体。
  9. エネルギーの付与により表面エネルギーが変化する材料を含む絶縁層を回路形成用基板上に形成する絶縁層形成工程と、
    前記絶縁層にエネルギーを付与して、低表面エネルギー領域と高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割する絶縁層の表面エネルギー分割工程と、
    半導体チップ上にバンプ電極を形成するバンプ電極形成工程と、
    前記バンプ電極が形成された半導体チップを、前記高表面エネルギー領域に前記バンプ電極が接するように第1の樹脂絶縁物を用いて固定する半導体チップ固定工程と、
    前記絶縁層が形成された回路形成用基板上に半導体チップが設置される半導体チップ設置領域の外側に設けられた高表面エネルギー領域に、選択的にインクジェット法にて導電性材料含有インクを吐出し、前記半導体チップ設置領域の内側にあるバンプ電極と接するように高表面エネルギー領域上で前記導電性材料含有インクを流動させるインク吐出工程と、
    前記導電性材料含有インクを固化することで導電層を形成する導電層形成工程と、
    前記半導体チップと前記絶縁層との隙間に樹脂絶縁物を注入し、固化して第2の樹脂絶縁物層を形成する樹脂絶縁物層形成工程と、を含むことを特徴とする半導体回路構造体の製造方法。
  10. 絶縁層の表面エネルギー分割工程が、絶縁層へのフォトマスクを介した紫外光照射により行われる請求項9に記載の半導体回路構造体の製造方法。
  11. 絶縁層の表面エネルギー分割工程が、絶縁層へのレーザー光照射により行われ、低表面エネルギー領域と、該低表面エネルギー領域の回路形成用基板からの高さよりも高さが低い高表面エネルギー領域とからなる表面エネルギーの異なる領域に分割される請求項9に記載の半導体回路構造体の製造方法。
  12. 導電層形成工程において、導電性材料含有インクの固化乃至焼成がレーザー光照射による局所加熱方式で行われる請求項9から11のいずれかに記載の半導体回路構造体の製造方法。
JP2013022932A 2012-03-22 2013-02-08 半導体回路構造体及びその製造方法 Withdrawn JP2013225656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013022932A JP2013225656A (ja) 2012-03-22 2013-02-08 半導体回路構造体及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012065047 2012-03-22
JP2012065047 2012-03-22
JP2013022932A JP2013225656A (ja) 2012-03-22 2013-02-08 半導体回路構造体及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013225656A true JP2013225656A (ja) 2013-10-31

Family

ID=49595498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013022932A Withdrawn JP2013225656A (ja) 2012-03-22 2013-02-08 半導体回路構造体及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013225656A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146328A1 (ja) * 2014-03-26 2015-10-01 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015146328A1 (ja) * 2014-03-26 2015-10-01 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
JP2015184600A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
US10304787B2 (en) 2014-03-26 2019-05-28 Sony Semiconductor Solutions Corporation Semiconductor device, display panel, display device, and electronic device

Similar Documents

Publication Publication Date Title
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
US9698118B2 (en) Method and apparatus for connecting packages onto printed circuit boards
US9859247B2 (en) Method for bonding bare chip dies
US7611040B2 (en) Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
US9524926B2 (en) Packaged device with additive substrate surface modification
KR100985084B1 (ko) 반도체 장치의 제조 방법
US20100052189A1 (en) Electronic component mounting structure and method for manufacturing the same
US20090026634A1 (en) Electronic part mounting structure and its manufacturing method
US20080142996A1 (en) Controlling flow of underfill using polymer coating and resulting devices
JP2009238969A (ja) 電子部品の実装構造および電子部品実装体の製造方法
US11456269B2 (en) Prevention of bridging between solder joints
US11742310B2 (en) Method of manufacturing semiconductor device
US7402508B2 (en) Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board
JP3871634B2 (ja) Cof半導体装置の製造方法
CN107230667B (zh) 电子部件、各向异性连接结构体、电子部件的设计方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP4702271B2 (ja) 導電性バンプの形成方法
JP2013225656A (ja) 半導体回路構造体及びその製造方法
WO2012077447A1 (ja) 半導体素子の実装方法、及び実装体
KR20030011825A (ko) 플립 칩 실장 방법
JP2015070187A (ja) 半導体装置及び半導体装置の製造方法
JP5386220B2 (ja) 電子部品の実装方法および実装構造体
JP4686994B2 (ja) 電子デバイス実装構造体

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150202