KR20080000861A - 유기 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
유기 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20080000861A KR20080000861A KR1020060058697A KR20060058697A KR20080000861A KR 20080000861 A KR20080000861 A KR 20080000861A KR 1020060058697 A KR1020060058697 A KR 1020060058697A KR 20060058697 A KR20060058697 A KR 20060058697A KR 20080000861 A KR20080000861 A KR 20080000861A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- forming
- gate
- organic
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 168
- 239000010408 film Substances 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 7
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004381 surface treatment Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 239000002094 self assembled monolayer Substances 0.000 description 4
- 239000013545 self-assembled monolayer Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N o-biphenylenemethane Natural products C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920000547 conjugated polymer Polymers 0.000 description 2
- VPUGDVKSAQVFFS-UHFFFAOYSA-N coronene Chemical compound C1=C(C2=C34)C=CC3=CC=C(C=C3)C4=C4C3=CC=C(C=C3)C4=C2C3=C1 VPUGDVKSAQVFFS-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229940068984 polyvinyl alcohol Drugs 0.000 description 2
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- KUJYDIFFRDAYDH-UHFFFAOYSA-N 2-thiophen-2-yl-5-[5-[5-(5-thiophen-2-ylthiophen-2-yl)thiophen-2-yl]thiophen-2-yl]thiophene Chemical compound C1=CSC(C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC(=CC=2)C=2SC=CC=2)=C1 KUJYDIFFRDAYDH-UHFFFAOYSA-N 0.000 description 1
- GSOFREOFMHUMMZ-UHFFFAOYSA-N 3,4-dicarbamoylnaphthalene-1,2-dicarboxylic acid Chemical compound C1=CC=CC2=C(C(O)=N)C(C(=N)O)=C(C(O)=O)C(C(O)=O)=C21 GSOFREOFMHUMMZ-UHFFFAOYSA-N 0.000 description 1
- NAZODJSYHDYJGP-UHFFFAOYSA-N 7,18-bis[2,6-di(propan-2-yl)phenyl]-7,18-diazaheptacyclo[14.6.2.22,5.03,12.04,9.013,23.020,24]hexacosa-1(23),2,4,9,11,13,15,20(24),21,25-decaene-6,8,17,19-tetrone Chemical compound CC(C)C1=CC=CC(C(C)C)=C1N(C(=O)C=1C2=C3C4=CC=1)C(=O)C2=CC=C3C(C=C1)=C2C4=CC=C3C(=O)N(C=4C(=CC=CC=4C(C)C)C(C)C)C(=O)C1=C23 NAZODJSYHDYJGP-UHFFFAOYSA-N 0.000 description 1
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Divinylene sulfide Natural products C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 150000002220 fluorenes Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- YTVNOVQHSGMMOV-UHFFFAOYSA-N naphthalenetetracarboxylic dianhydride Chemical compound C1=CC(C(=O)OC2=O)=C3C2=CC=C2C(=O)OC(=O)C1=C32 YTVNOVQHSGMMOV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- CLYVDMAATCIVBF-UHFFFAOYSA-N pigment red 224 Chemical compound C=12C3=CC=C(C(OC4=O)=O)C2=C4C=CC=1C1=CC=C2C(=O)OC(=O)C4=CC=C3C1=C42 CLYVDMAATCIVBF-UHFFFAOYSA-N 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 150000003577 thiophenes Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/35—Non-linear optics
- G02F1/355—Non-linear optics characterised by the materials used
- G02F1/361—Organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/939—Langmuir-blodgett film utilization
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 공정을 단순화함과 아울러 화질을 향상시킬 수 있는 유기 박막트랜지스터 기판 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 유기 박막트랜지스터 기판은 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 교차되어 서브 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터와; 상기 게이트 라인과 나란하게 형성되어 상기 유기 반도체층과 그 주변영역을 덮는 보호막과; 상기 유기 반도체층 및 상기 보호막이 충진되도록 단차지게 형성된 뱅크 절연막을 구비하는 것을 특징으로 한다.
Description
도 1은 본 발명에 따른 유기 박막트랜지스터 기판을 나타내는 평면도이다.
도 2는 도 1에 도시된 유기 박막트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 3a 및 도 3b는 도 1 및 도 2에 도시된 게이트 금속 패턴의 제조방법을 설명하기 위한 평면도 및 단면도이다.
도 4a 및 도 4b는 도 1 및 도 2에 도시된 뱅크 절연막 및 유기 게이트 절연막의 제조방법을 설명하기 위한 평면도 및 단면도이다.
도 5a 내지 도 5c는 도 4b에 도시된 뱅크 절연막 및 유기 게이트 절연막의 제조방법을 구체적으로 설명하기 위한 단면도이다.
도 6a 및 도 6b는 도 1 및 도 2에 도시된 소스 및 드레인 금속 패턴, 화소 전극, 유기 반도체층 및 보호층의 제조방법을 설명하기 위한 평면도 및 단면도이다.
도 7a 내지 도 7e는 도 6b에 도시된 소스 및 드레인 금속 패턴, 화소 전극, 유기 반도체층 및 보호층의 제조방법을 구체적으로 설명하기 위한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 102 : 게이트 라인
104 : 데이터 라인 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 유기 게이트 절연막 114 : 유기 반도체층
118 : 뱅크 절연막 120 : 유기 보호막
122 : 화소 전극 124A : 도트홀
124B : 라인홀
본 발명은 박막 트랜지스터 기판과 그 제조 방법에 관한 것으로, 특히 공정을 단순화함과 아울러 화질을 향상시킬 수 있는 유기 박막트랜지스터 기판 및 그 제조방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
액정셀들 각각에는 비디오 신호를 독립적으로 공급하기 위한 스위치 소자로 박막 트랜지스터(Thin Film Transistor; TFT)가 이용된다. 이러한 박막트랜지스터의 액티브층으로는 아몰퍼스-실리콘(Amorphous-Si) 또는 폴리-실리콘(Poly-Si)이 이용된다.
그러나, 아몰퍼스-실리콘 또는 폴리-실리콘 액티브층은 박막 증착(코팅) 공정, 포토리소그래피 공정 및 식각 공정을 통해 패터닝되어 형성됨으로써 공정이 복잡함과 아울러 제조비용이 상승하는 문제점이 있다.
따라서, 최근에는 프린팅 공정을 통해 형성가능한 유기 반도체층을 액티브층으로 이용한 유기 박막트랜지스터에 대한 연구가 활발히 진행되고 있다.
이 유기 박막트랜지스터의 유기 반도체층은 뱅크 절연막에 의해 마련된 홀 내에 형성되는 보호막에 의해 보호된다. 그러나, 보호막은 홀 내의 에지부와 중심부의 두께가 다르게 형성되어 얼룩으로 보이는 문제점이 있다. 또한, 보호막과 유기 반도체층 간의 계면으로 수분 및 화학액 등이 침투되어 유기 반도체층이 손상되는 문제점이 있다. 뿐만 아니라, 종래 유기 박막트랜지스터 기판은 보호막이 충진되는 홀을 가지는 뱅크 절연막과, 유기 반도체층이 충진되는 홀을 가지는 뱅크 절연막 각각이 별도의 마스크 공정으로 형성됨으로써 공정이 복잡한 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 공정을 단순화함과 아울러 화질을 향상시킬 수 있는 유기 박막트랜지스터 기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 실시 예에 따른 박막트랜지스터 기판은 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 교차되어 서브 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터와; 상기 게이트 라인과 나란하게 형성되어 상기 유기 반도체층과 그 주변영역을 덮는 보호막과; 상기 유기 반도체층 및 상기 보호막이 충진되도록 단차지게 형성된 뱅크 절연막을 구비하는 것을 특징으로 한다.
한편, 상기 뱅크 절연막은 상기 유기 반도체층이 충진되는 도트홀을 각 서브 화소 영역마다 마련하는 제1 뱅크 절연막과; 상기 각 서브 화소 영역의 도트홀들과 연결되며 상기 보호막이 충진되는 라인홀을 마련하는 제2 뱅크 절연막을 포함하는 것을 특징으로 한다.
또한, 상기 도트홀 내에는 상기 게이트 전극과 상기 유기 반도체층 사이에 위치하는 게이트 절연막이 충진되는 것을 특징으로 한다.
여기서, 상기 소스 및 드레인 전극과 데이터 라인은 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되고, 상기 화소 전극은 상기 드레인 전극의 투명 도전층이 연장되어 형성된 것을 특징으로 한다.
또는 상기 게이트 전극 및 게이트 라인은 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되고, 상기 화소 전극은 상기 게이트 전극 및 게이트 라인과 동일 평면 상에 상기 투명 도전층으로 형성된 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판의 제조방법은 기판 상에 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 노출시키는 뱅크 절연막을 단차지게 형성하는 단계와; 상기 뱅크 절연막 내에 상기 노출된 게이트 전극을 덮도록 유기 게이트 절연막을 형성하는 단계와; 상기 뱅크 절연막 상에 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주보는 드레인 전극, 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극 사이의 채널을 이루는 유기 반도체층을 상기 뱅크 절연막 내에 형성하는 단계와; 상기 뱅크 절연막 내에 상기 유기 반도체층과 그 주변 영역을 덮도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 뱅크 절연막을 형성하는 단계는 상기 유기 반도체층이 충진되는 도트홀을 각 서브 화소 영역마다 마련하는 제1 뱅크 절연막을 형성함과 아울러 상기 각 서브 화소 영역의 도트홀들과 연결되며 상기 보호막이 충진되는 라인홀을 마련하는 제2 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
구체적으로, 상기 뱅크 절연막을 형성하는 단계는 상기 게이트 전극 및 게이트 라인이 형성된 기판 상에 유기 절연 물질을 형성하는 단계와; 상기 유기 절연 물질 상에 반투과 마스크 또는 슬릿 마스크를 이용한 포토리소그래피 공정으로 두께가 다른 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 이용한 식각 공정으로 제1 두께의 상기 제1 뱅크 절연막과 상기 제1 두께보다 두꺼운 제2 두께의 상기 제2 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
한편, 상기 데이터 라인, 소스 전극, 드레인 전극 및 화소 전극을 형성하는 단계는 상기 기판 상에 상기 투명 도전층과 소스/드레인 금속층을 순차적으로 형성하는 단계와; 상기 소스/드레인 금속층 위에 두께가 다른 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 통해 상기 소스/드레인 금속층과 투명 도전층을 패터닝하여 상기 데이터 라인과, 상기 소스 전극 및 드레인 전극을 포함하는 소스/드레인 금속 패턴을 상기 제1 뱅크 절연막 상에 형성함과 아울러 상기 화소 전극을 상기 제2 뱅크 절연막 상에 형성하는 단계와; 상기 포토레지스트 패턴을 에싱하여 상기 화소 전극의 소스/드레인 금속층을 노출시키는 단계와; 상기 노출된 소스/드레인 금속층을 제거하는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 상기 소스 및 드레인 전극과 데이터 라인은 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되고, 상기 화소 전극은 상기 드레인 전극의 투명 도전층이 연장되어 형성된 것을 특징으로 한다.
한편, 본 발명에 따른 박막트랜지스터 기판의 제조방법은 상기 유기 게이트 절연막을 형성하기 전에 상기 게이트 전극을 상기 유기 게이트 절연막과 친수성을 가지도록 표면처리하는 단계를 추가로 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 박막트랜지스터 기판의 제조방법은 상기 유기반도체층을 형성하기 전에 상기 유기 게이트 절연막을 상기 유기 반도체층과 친수성을 가지도록 표면처리하는 단계를 추가로 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 박막트랜지스터 기판의 제조방법은 상기 보호막을 형성하기 전에 상기 뱅크 절연막을 상기 보호막과 친수성을 가지도록 표면처리하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 7e를 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명에 따른 유기 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 유기 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 내지 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(101) 위에 뱅크 절연막(118)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부와 접속된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 서브 화소 영역에 형성되어 박막 트랜지스터(130)와 접속된 화소 전극(122)을 구비한 다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 화소 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 뱅크 절연막(118)을 사이에 두고 교차하여 각 서브 화소 영역을 정의한다.
데이터 라인(104)은 뱅크 절연막(118) 위에 투명 도전층을 포함한 적어도 이중 이상의 복층 구조로 형성된다. 예를 들면, 투명 도전층을 이용한 제1 도전층(105)과, 불투명한 금속을 이용한 제2 도전층(107)이 적층된 복층 구조로 형성된다. 제1 도전층(105)으로는 ITO, TO, IZO, ITZO 등이, 제2 도전층(107)으로는 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등이 이용된다.
박막 트랜지스터(130)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)과 접속된 소스 전극(108), 소스 전극(108)과 마주하며 화소 전극(122)과 접속된 드레인 전극(110), 유기 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 유기 반도체층(114)을 구비한다.
여기서, 게이트 전극(106)은 제1 뱅크 절연막(118A)에 의해 마련된 도트홀(124A)에 의해 노출된다. 소스 및 드레인 전극(108,110)은 데이터 라인(104)과 동일하게 제1 및 제2 도전층(105,107)이 적층되어 형성된다. 유기 반도체층(114)은 게이트 전극(106)과 중첩되는 영역에서 소스 및 드레인 전극(108,110)과 제1 뱅크 절연막(118A)에 의해 마련된 도트홀(124A) 내에 형성된다. 이러한 유기 반도체층(114)은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), α-6T, α-4T, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌 테트라카르복실 디안하이드라이드(perylenetetracarboxylic dianhydride) 및 그 유도체, 프탈로시아닌(phthalocyanine) 및 그 유도체, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 치환된 또는 비치환된 티오펜(thiophene)을 포함하는 공액계 고분자 유도체, 치환된 플루오렌(fluorene)을 포함하는 공액계 고분자 유도체 등과 같은 유기 반도체 물질로 이루어진다.
이 유기 반도체층(114)은 자가 분자 조립체(Self Assembled Monolayer : SAM)처리 공정을 통해 소스 및 드레인 전극(108,110) 각각과 오믹 접촉된다. 구체적으로, SAM처리 공정을 통해 소스 및 드레인 전극(108,110) 각각과 유기 반도체층(114) 간의 일함수 차이가 줄어든다. 이에 따라, 소스 및 드레인 전극(108,110)에서 유기 반도체층(114)으로의 홀주입이 용이해짐과 아울러 소스 및 드레인 전극(108,110) 각각과 유기 반도체층(114) 간의 접촉 저항이 줄어든다.
이러한 박막트랜지스터(130)는 유기 보호막(120)에 의해 보호된다. 유기 보 호막(120)은 제2 뱅크 절연막(118B)에 의해 마련된 라인홀(124B) 내에 게이트 라인(102)과 나란하게 형성된다. 이와 같이, 라인홀(124B) 내에 형성된 유기 보호막(120)은 박막트랜지스터(130) 뿐만 아니라 그 주변 영역을 덮도록 형성된다. 특히, 유기 보호막(120)은 소스 및 드레인 전극(108,110) 각각과 유기 반도체층(114) 사이의 계면을 덮도록 형성된다. 이에 따라, 소스 및 드레인 전극(108,110) 각각과 유기 반도체층(114) 사이의 계면으로 침투되는 수분, 공정시 필요한 화학액 등에 의한 유기 반도체층(114)의 손상을 방지한다. 또한, 라인홀(124B) 내에 형성되는 유기 보호막(120)은 도트 단위로 형성되는 종래 유기 보호막에 비해 잉크젯 분사 장치의 공정 마진이 넓어져 공정이 단순화된다.
뱅크 절연막(118)은 도트홀(124A) 및 라인홀(124B)을 마련하도록 단차지게 형성된다. 즉, 뱅크 절연막(118)은 하부 기판(101) 상의 각 서브 화소 영역마다 도트홀(124A)을 마련하도록 형성된 제1 뱅크 절연막(118A)과, 제1 뱅크 절연막(118A)보다 두꺼운 두께로 형성됨과 아울러 라인홀(124B)을 마련하도록 형성된 제2 뱅크 절연막(118B)을 구비한다. 여기서, 라인홀(124B)은 각 서브 화소 영역의 도트홀(124A)들과 연결되도록 게이트 라인(102)과 나란한 방향으로 형성된다.
화소 전극(122)은 각 서브 화소 영역의 뱅크 절연막(118) 상에 드레인 전극의 투명 도전층인 제1 도전층(105)이 연장되어 형성된다. 이외에도 화소 전극(122)은 게이트 전극(106) 및 게이트 라인(102)이 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되는 경우, 그 게이트 전극(106) 및 게이트 라인(102)과 동일 평면 상에 투명 도전층으로 형성되기도 한다.
이러한 화소 전극(122)은 박막 트랜지스터(130)를 통해 비디오 신호가 공급되면, 공통 전압이 공급된 공통 전극과 전계를 형성하여 박막 트랜지스터 기판과 칼라 필터 기판 사이에 배열된 액정 분자들이 유전율 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
도 3a 및 도 3b는 본 발명에 따른 박막 트랜지스터 기판 제조 방법 중 게이트 금속 패턴군의 제조 방법을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
도 3a 및 도 3b에 도시된 바와 같이 제1 마스크 공정으로 하부 기판(101) 상에 게이트 라인(102) 및 게이트 전극(106)을 포함하는 게이트 금속 패턴군이 형성된다.
구체적으로, 하부 기판 상에 게이트 금속층이 적층된 후 그 게이트 금속층이 포토리소그래피공정과 식각 공정에 의해 패터닝됨으로써 게이트 라인(102) 및 게이트 전극(106)을 포함하는 게이트 금속 패턴군이 형성된다. 여기서, 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나 상기 금속 물질이 이중층 이상으로 적층된 구조로 이용된다.
도 4a 및 도 4b는 본 발명에 따른 박막트랜지스터 기판의 제조 방법 중 뱅크 절연막과 유기 게이트 절연막의 제조 방법을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
도 4a 및 도 4b에 도시된 바와 같이 게이트 금속 패턴군이 형성된 하부 기판 (101) 상에 도트홀(124A)을 가지는 제1 뱅크 절연막(118A) 및 라인홀(124B)을 가지는 제2 뱅크 절연막(118B)이 형성된다. 제1 뱅크 절연막(118A)에 의해 마련된 도트홀(124A) 내에는 유기 게이트 절연막(112)이 형성된다. 이에 대하여 도 5a 내지 도 5c를 결부하여 상세히 설명하기로 한다.
도 5a에 도시된 바와 같이 게이트 금속 패턴군이 형성된 하부 기판(101) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질(119)이 전면 도포된다. 이어서, 슬릿 마스크(140)가 하부 기판(101) 상에 정렬된다. 슬릿 마스크(140)는 석영 기판(142) 상에 차단층(144)이 형성된 차단 영역(S11)과, 석영 기판(142) 상에 다수개의 슬릿들(146)이 형성된 슬릿 영역(S12)과, 석영 기판(142)만 존재하는 투과 영역을 구비한다. 차단 영역(S11)은 노광 공정시 자외선을 차단함으로써 현상 공정 후 차단 영역(S11)과 대응되는 영역의 하부 기판(101) 상에는 도 5b에 도시된 바와 같이 제2 뱅크 절연막(118B)이 형성된다. 슬릿 영역(S12)은 노광 공정시 자외선을 회절시킴으로써 현상 공정 후 슬릿 영역(S12)과 대응되는 영역의 하부 기판(101) 상에는 도 5b에 도시된 바와 같이 제2 뱅크 절연막(118B)보다 두께가 얇은 제1 뱅크 절연막(118A)이 형성됨과 아울러 게이트 라인(102)과 나란한 라인홀(124B)이 형성된다. 그리고, 투과영역(S13)은 노광 공정시 자외선을 모두 투과시킴으로써 현상 공정 후 투과 영역(S13)과 대응되는 영역의 하부 기판(101) 상에는 도 5b에 도시된 바와 같이 라인홀(124B)과 중첩되는 도트홀(124A)이 형성된다. 여기서, 도트홀(124A)은 각 서브 화소 영역의 게이트 전극(106)을 노출시킨다. 이어서, 도트홀(124A) 내에 유기 절연액을 잉크젯 분사 장치 를 이용하여 분사한 후 경화함으로써 도 5c에 도시된 바와 같이 도트홀(124A) 내에 충진되는 유기 게이트 절연막(112)이 형성된다. 유기 게이트 절연막(112)으로는 폴리 비닐 피롤리돈(polyvinyl pyrrolidone : PVP), 폴리 메틸 메타 아크릴레이트(polymethlymethacrylate : PMMA), 벤조시클로부텐(benzocyclobutene : BCB), 폴리이미드, 폴리비닐페놀(polyvinylphenol), 파릴렌(parylene) 등이 이용된다.
한편, 유기 절연액을 분사하기 전에 뱅크 절연막(118)이 형성된 하부 기판(101)은 표면 처리되기도 한다. 이 표면 처리 공정을 통해 뱅크 절연막(118)에 의해 노출된 게이트 전극(106)은 유기 절연액과 친수성을 가지며, 뱅크 절연막(118)은 유기 절연액과 소수성을 가지게 된다. 이 후, 유기 절연액을 하부 기판(101) 상에 분사하게 되면, 유기 절연액과 친수성을 가지는 게이트 전극(106) 상에 유기액이 집결됨으로써 유기 게이트 절연막(112)이 형성된다. 이 유기 게이트 절연막(112)은 표면 처리 공정을 통해 도트홀(124A) 내부를 제외한 영역으로의 오버 플로우(overflow) 현상이 방지된다.
도 6a 및 도 6b는 본 발명에 따른 박막트랜지스터 기판의 제조 방법 중 소스/드레인 금속 패턴, 화소 전극, 유기 반도체층 및 보호층의 제조방법을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
도 6a 및 도 6b에 도시된 바와 같이 유기 게이트 절연막(112)이 형성된 하부 기판 상(101)에 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)을 포함하는 소스/드레인 금속 패턴과 화소 전극(122)이 형성된 후, 유기 반도체층(114)과 유기 보호막(120)이 순차적으로 적층된다. 이에 대하여 도 7a 내지 도 7d를 결부 하여 상세히 설명하기로 한다.
도 7a에 도시된 바와 같이 유기 게이트 절연막(112)이 형성된 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 도전층(105, 107)이 적층된다. 제1 도전층(105)으로는 ITO, TO, IZO, ITZO 등과 같은 투명 도전 물질이, 제2 도전층(107)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속 물질들이 이중층 이상이 적층된 구조로 이용된다.
이어서, 제2 도전층(107) 위에 포토레지스트가 도포된 다음, 반투과 마스크 또는 슬릿 마스크(150)를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 도 7b에 도시된 바와 같이 서로 다른 두께를 갖는 제1 및 제2 포토레지스트 패턴(160A,160B)이 형성된다.
구체적으로, 슬릿 마스크(150)는 석영 기판(152) 상에 차단층(154)이 형성된 차단 영역(S21)과, 석영 기판(152) 상에 다수개의 슬릿들(156)이 형성된 슬릿 영역(S22)과, 석영 기판(152)만 존재하는 투과 영역(S23)을 구비한다. 차단 영역(S21)은 소스 및 드레인 전극과, 데이터 라인이 형성되어질 영역에 위치하여 노광 공정시 자외선을 차단함으로써 현상 공정 후 도 7b에 도시된 바와 같이 제1 포토레지스트 패턴(160A)이 남게 한다. 슬릿 영역(S22)은 화소 전극이 형성될 영역에 위치하여 노광 공정시 자외선을 회절시킴으로써 현상 공정 후 도 7b에 도시된 바와 같이 제1 포토레지스트 패턴(160A)보다 두께가 얇은 제2 포토레지스트 패턴(160B)이 남게 한다. 그리고, 투과영역(S23)은 자외선을 모두 투과시킴으로써 현상 후 도 7b 에 도시된 바와 같이 포토레지스트가 제거된다.
제1 및 제2 포토레지스트 패턴(160A,160B)을 이용한 식각 공정으로 제1 및 제2 도전층이(105,107)이 패터닝됨으로써 도 7b에 도시된 바와 같이 다층 구조의 데이터 라인(104), 소스 전극(108), 드레인 전극(110) 및 화소 전극(122)을 포함하는 제2 도전 패턴군이 형성된다.
이어서, 도 7c에 도시된 바와 같이 산소(O2) 플라즈마를 이용한 애싱 공정으로 제1 포토레지스트 패턴(160A)의 두께는 얇아지게 되고, 제2 포토레지스트 패턴(160B)은 제거된다. 그리고, 애싱된 제1 포토레지스트 패턴(160A)을 마스크로 이용한 식각 공정으로 화소 전극(122) 위의 제2 도전층(107)이 제거된다. 이때, 애싱된 제1 포토레지스트 패턴(160A)을 따라 소스/드레인 금속 패턴의 제2 도전층(107)의 양측부가 한번 더 식각됨으로써 소스/드레인 금속 패턴의 제2 도전층(107)과 소스/드레인 금속 패턴의 제1 도전층(105)은 계단 형태로 일정한 단차를 갖게 된다. 소스/드레인 금속 패턴 위에 잔존하던 제1 포토레지스트 패턴(220A)이 스트립 공정으로 제거된다.
이 후, 잉크젯 분사 장치를 이용하여 소스 및 드레인 전극(108,110)과 제1 뱅크 절연막(118A)에 의해 마련된 도트홀(124A) 내에 액체 상태의 유기 반도체를 분사한다. 이 후, 액체 상태의 유기 반도체가 경화됨으로써 도 7d에 도시된 바와 같이 고체 상태의 유기 반도체층(114)이 형성된다. 한편, 액체 상태의 유기 반도체를 분사하기 전에 소스/드레인 금속 패턴과 화소 전극(122)이 형성된 하부 기판 (101)은 표면 처리되기도 한다. 이 표면 처리 공정을 통해 유기 게이트 절연막(112)은 액체 상태의 유기 반도체와 친수성을 가지고, 나머지 영역은 소수성을 가지게 된다. 이 후, 액체 상태의 유기 반도체를 하부 기판(101) 상에 분사하게 되면, 액체 상태의 유기 반도체는 그 유기 반도체와 친수성을 가지는 게이트 절연막(112) 상에 집결됨으로써 유기 반도체층의 오버 플로우(overflow) 현상이 방지된다.
유기 반도체층(114)이 형성된 후 그 유기 반도체층(114)은 자가 분자 조립체(SAM) 처리된다. 이에 따라, 유기 반도체층(114)은 소스 및 드레인 전극(108,110) 각각과 오믹 접촉된다.
그런 다음, 제2 뱅크 절연막(118B)에 의해 마련된 라인홀(124B) 내에 폴리 비닐 알콜(Poly Vinyl Alcohol : PVA) 등과 같은 유기 절연액이 잉크젯 분사 장치를 통해 분사된 후 경화된다. 이에 따라, 제2 뱅크 절연막(118B)에 의해 마련된 라인홀(124B) 내에 도 7e에 도시된 바와 같이 유기 보호막(120)이 형성된다.
한편, 유기 절연액을 분사하기 전에 유기 반도체층(114)이 형성된 하부 기판(101)은 표면 처리되기도 한다. 이 표면 처리 공정을 통해 제2 뱅크층(118B)의 표면 상에 형성된 화소 전극(122)을 제외한 나머지 영역은 유기 절연액과 친수성을 가지게 된다. 이 후, 유기 절연액을 하부 기판(101) 상에 분사하게 되면, 유기 절연액은 그 유기 절연액과 친수성을 가지는 영역 상에 집겹되어 유기 보호막(120)으로 형성된다. 이 유기 보호막(120)은 표면 처리 공정을 통해 라인홀(124B) 내부를 제외한 영역으로의 오버 플로우(overflow) 현상이 방지된다.
한편, 본 발명에 따른 유기 박막트랜지스터 기판 및 그 제조방법은 도트홀을 마련하는 제1 뱅크 절연막이 단차지게 형성될 수도 있다. 즉, 유기 게이트 절연막이 충진되는 영역과 유기 반도체층이 충진되는 영역을 구분하도록 제1 뱅크 절연막이 단차지게 형성될 수도 있다.
상술한 바와 같이, 본 발명에 따른 유기 박막트랜지스터 기판 및 그 제조방법은 뱅크 절연막에 의해 마련된 라인홀 내에 유기 보호막이 게이트 라인을 따라 형성되어 박막트랜지스터 뿐만 아니라 그 주변 영역이 유기 보호막에 의해 보호된다. 이에 따라, 본 발명에 따른 유기 박막트랜지스터 기판 및 그 제조방법은 소스 및 드레인 전극 각각과 유기 반도체층 사이의 계면으로 침투되는 수분, 공정시 필요한 화학액 등에 의한 유기 반도체층의 손상을 방지됨과 아울러 잉크젯 분사 장치의 공정 마진이 넓어져 공정이 단순화된다. 또한, 본 발명에 따른 유기 박막트랜지스터 및 그 제조방법은 유기 게이트 절연막 및 유기 반도체층이 충진되는 도트홀과, 유기 보호막이 충진되는 라인홀을 가지는 뱅크 절연막이 하나의 마스크를 이용한 포토리소그래피공정에 의해 형성됨으로써 공정이 단순화된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (13)
- 기판 상에 형성된 게이트 라인과;상기 게이트 라인과 교차되어 서브 화소 영역을 정의하는 데이터 라인과;상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 유기 반도체층을 포함하는 유기 박막 트랜지스터와;상기 게이트 라인과 나란하게 형성되어 상기 유기 반도체층과 그 주변영역을 덮는 보호막과;상기 유기 반도체층 및 상기 보호막이 충진되도록 단차지게 형성된 뱅크 절연막을 구비하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서,상기 뱅크 절연막은상기 유기 반도체층이 충진되는 도트홀을 각 서브 화소 영역마다 마련하는 제1 뱅크 절연막과;상기 각 서브 화소 영역의 도트홀들과 연결되며 상기 보호막이 충진되는 라인홀을 마련하는 제2 뱅크 절연막을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 2 항에 있어서,상기 도트홀 내에는 상기 게이트 전극과 상기 유기 반도체층 사이에 위치하는 게이트 절연막이 충진되는 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서,상기 소스 및 드레인 전극과 데이터 라인은 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되고, 상기 화소 전극은 상기 드레인 전극의 투명 도전층이 연장되어 형성된 것을 특징으로 하는 박막트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트 전극 및 게이트 라인은 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되고, 상기 화소 전극은 상기 게이트 전극 및 게이트 라인과 동일 평면 상에 상기 투명 도전층으로 형성된 것을 특징으로 하는 박막트랜지스터 기판.
- 기판 상에 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하는 단계와;상기 게이트 전극을 노출시키는 뱅크 절연막을 단차지게 형성하는 단계와;상기 뱅크 절연막 내에 상기 노출된 게이트 전극을 덮도록 유기 게이트 절연막을 형성하는 단계와;상기 뱅크 절연막 상에 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극, 상기 소스 전극과 마주보는 드레인 전극, 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와;상기 소스 전극 및 드레인 전극 사이의 채널을 이루는 유기 반도체층을 상기 뱅크 절연막 내에 형성하는 단계와;상기 뱅크 절연막 내에 상기 유기 반도체층과 그 주변 영역을 덮도록 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제 6 항에 있어서,상기 뱅크 절연막을 형성하는 단계는상기 유기 반도체층이 충진되는 도트홀을 각 서브 화소 영역마다 마련하는 제1 뱅크 절연막을 형성함과 아울러 상기 각 서브 화소 영역의 도트홀들과 연결되며 상기 보호막이 충진되는 라인홀을 마련하는 제2 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제 7 항에 있어서,상기 뱅크 절연막을 형성하는 단계는상기 게이트 전극 및 게이트 라인이 형성된 기판 상에 유기 절연 물질을 형성하는 단계와;상기 유기 절연 물질 상에 반투과 마스크 또는 슬릿 마스크를 이용한 포토리소그래피 공정으로 두께가 다른 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴을 이용한 식각 공정으로 제1 두께의 상기 제1 뱅크 절연막과 상기 제1 두께보다 두꺼운 제2 두께의 상기 제2 뱅크 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제 8 항에 있어서,상기 데이터 라인, 소스 전극, 드레인 전극 및 화소 전극을 형성하는 단계는상기 기판 상에 상기 투명 도전층과 소스/드레인 금속층을 순차적으로 형성하는 단계와;상기 소스/드레인 금속층 위에 두께가 다른 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴을 통해 상기 소스/드레인 금속층과 투명 도전층을 패터닝하여 상기 데이터 라인과, 상기 소스 전극 및 드레인 전극을 포함하는 소스/드레인 금속 패턴을 상기 제1 뱅크 절연막 상에 형성함과 아울러 상기 화소 전극을 상기 제2 뱅크 절연막 상에 형성하는 단계와;상기 포토레지스트 패턴을 에싱하여 상기 화소 전극의 소스/드레인 금속층을 노출시키는 단계와;상기 노출된 소스/드레인 금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 9 항에 있어서,상기 소스 및 드레인 전극과 데이터 라인은 투명 도전층을 포함하는 적어도 이중 도전층이 적층된 구조로 형성되고, 상기 화소 전극은 상기 드레인 전극의 투명 도전층이 연장되어 형성된 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제 6 항에 있어서,상기 유기 게이트 절연막을 형성하기 전에 상기 게이트 전극을 상기 유기 게이트 절연막과 친수성을 가지도록 표면처리하는 단계를 추가로 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제 11 항에 있어서,상기 유기반도체층을 형성하기 전에 상기 유기 게이트 절연막을 상기 유기 반도체층과 친수성을 가지도록 표면처리하는 단계를 추가로 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
- 제 12 항에 있어서,상기 보호막을 형성하기 전에 상기 뱅크 절연막을 상기 보호막과 친수성을 가지도록 표면처리하는 단계를 추가로 포함하는 것을 특징으로 하는 박막트랜지스 터 기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058697A KR101244898B1 (ko) | 2006-06-28 | 2006-06-28 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| US11/766,597 US7803669B2 (en) | 2006-06-28 | 2007-06-21 | Organic thin-film transistor substrate and fabrication method therefor |
| US12/871,642 US8211757B2 (en) | 2006-06-28 | 2010-08-30 | Organic thin film transistor substrate and fabrication method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058697A KR101244898B1 (ko) | 2006-06-28 | 2006-06-28 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080000861A true KR20080000861A (ko) | 2008-01-03 |
| KR101244898B1 KR101244898B1 (ko) | 2013-03-19 |
Family
ID=38875663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058697A KR101244898B1 (ko) | 2006-06-28 | 2006-06-28 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7803669B2 (ko) |
| KR (1) | KR101244898B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070053060A (ko) * | 2005-11-19 | 2007-05-23 | 삼성전자주식회사 | 표시장치와 이의 제조방법 |
| KR101198907B1 (ko) * | 2006-07-28 | 2012-11-08 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100844987B1 (ko) * | 2007-02-12 | 2008-07-09 | 삼성전자주식회사 | 분자 소자 구조물 및 그 제조 방법 |
| WO2009087793A1 (ja) * | 2008-01-11 | 2009-07-16 | National Institute Of Japan Science And Technology Agency | 電界効果トランジスタ、電界効果トランジスタの製造方法、中間体及び第２中間体 |
| KR20120071398A (ko) * | 2009-09-16 | 2012-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2012025954A1 (ja) | 2010-08-25 | 2012-03-01 | パナソニック株式会社 | 有機発光素子とその製造方法、および有機表示パネルと有機表示装置 |
| JP5276222B2 (ja) * | 2010-08-25 | 2013-08-28 | パナソニック株式会社 | 有機発光素子とその製造方法、および有機表示パネルと有機表示装置 |
| CN102446913A (zh) * | 2010-09-30 | 2012-05-09 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| KR101781549B1 (ko) | 2010-12-02 | 2017-09-27 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| CN102789106B (zh) * | 2012-04-24 | 2015-01-07 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法以及显示装置 |
| KR20140058789A (ko) * | 2012-11-06 | 2014-05-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR20150011472A (ko) * | 2013-07-23 | 2015-02-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| CN104183648B (zh) * | 2014-07-25 | 2017-06-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US20170194174A1 (en) * | 2015-12-30 | 2017-07-06 | Applied Materials, Inc. | Quad chamber and platform having multiple quad chambers |
| US12030081B2 (en) | 2019-10-07 | 2024-07-09 | The University Of Chicago | Large lateral scale two-dimensional materials and other thin films, and associated systems and methods |
Family Cites Families (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5892244A (en) * | 1989-01-10 | 1999-04-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| US5828082A (en) * | 1992-04-29 | 1998-10-27 | Industrial Technology Research Institute | Thin film transistor having dual insulation layer with a window above gate electrode |
| JP3097945B2 (ja) * | 1994-10-03 | 2000-10-10 | シャープ株式会社 | 反射型液晶表示装置の製造方法 |
| TW293172B (ko) * | 1994-12-09 | 1996-12-11 | At & T Corp | |
| JP3401356B2 (ja) * | 1995-02-21 | 2003-04-28 | パイオニア株式会社 | 有機エレクトロルミネッセンスディスプレイパネルとその製造方法 |
| US5532180A (en) * | 1995-06-02 | 1996-07-02 | Ois Optical Imaging Systems, Inc. | Method of fabricating a TFT with reduced channel length |
| KR100386203B1 (ko) * | 1996-02-29 | 2003-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기광학장치및그제조방법 |
| KR100220854B1 (ko) * | 1996-03-13 | 1999-09-15 | 구자홍 | 액정 디스플레이 디바이스의 tft 판 및 그 제조방법 |
| US6746959B2 (en) * | 1996-07-26 | 2004-06-08 | Lg Philips Lcd Co., Ltd. | Liquid crystal display and method |
| US5759906A (en) * | 1997-04-11 | 1998-06-02 | Industrial Technology Research Institute | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits |
| JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
| JP3541625B2 (ja) * | 1997-07-02 | 2004-07-14 | セイコーエプソン株式会社 | 表示装置及びアクティブマトリクス基板 |
| KR100269520B1 (ko) * | 1997-07-29 | 2000-10-16 | 구본준 | 박막트랜지스터, 액정표시장치와 그 제조방법 |
| JP3803342B2 (ja) | 1997-08-21 | 2006-08-02 | セイコーエプソン株式会社 | 有機半導体膜の形成方法、及びアクティブマトリクス基板の製造方法 |
| US6274516B1 (en) * | 1997-10-27 | 2001-08-14 | Canon Kabushiki Kaisha | Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method |
| JP2000269504A (ja) * | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置、その製造方法及び液晶表示装置 |
| KR100335462B1 (ko) * | 1999-08-11 | 2002-05-04 | 구본준, 론 위라하디락사 | 액정표시패널 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP3626652B2 (ja) * | 2000-01-21 | 2005-03-09 | 日本電気株式会社 | 反射型液晶表示装置及びその製造方法 |
| JP4434411B2 (ja) * | 2000-02-16 | 2010-03-17 | 出光興産株式会社 | アクティブ駆動型有機ｅｌ発光装置およびその製造方法 |
| KR100690001B1 (ko) * | 2000-02-21 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| US6696370B2 (en) * | 2000-06-16 | 2004-02-24 | The Penn State Research Foundation | Aqueous-based photolithography on organic materials |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100737896B1 (ko) * | 2001-02-07 | 2007-07-10 | 삼성전자주식회사 | 어레이 기판과, 액정표시장치 및 그 제조방법 |
| SG102681A1 (en) * | 2001-02-19 | 2004-03-26 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP3694470B2 (ja) * | 2001-05-31 | 2005-09-14 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP4841751B2 (ja) * | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| KR100380142B1 (ko) * | 2001-07-18 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 |
| JP5093709B2 (ja) * | 2001-08-22 | 2012-12-12 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| TW574533B (en) * | 2001-10-23 | 2004-02-01 | Au Optronics Corp | Liquid crystal display device structure |
| KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
| JP2003234186A (ja) * | 2001-12-06 | 2003-08-22 | Sony Corp | 表示装置およびその製造方法 |
| JP3705264B2 (ja) * | 2001-12-18 | 2005-10-12 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| KR100437837B1 (ko) * | 2001-12-29 | 2004-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100870660B1 (ko) * | 2001-12-31 | 2008-11-26 | 엘지디스플레이 주식회사 | 패널의 합착력이 향상된 액정표시소자 및 제조방법 |
| JP3775499B2 (ja) * | 2002-01-08 | 2006-05-17 | 株式会社リコー | 半導体装置及びその製造方法、並びにｄｃ−ｄｃコンバータ |
| TW562962B (en) * | 2002-01-15 | 2003-11-21 | Chi Mei Optoelectronics Corp | Liquid crystal display device |
| TWI258317B (en) * | 2002-01-25 | 2006-07-11 | Semiconductor Energy Lab | A display device and method for manufacturing thereof |
| JP4310984B2 (ja) * | 2002-02-06 | 2009-08-12 | 株式会社日立製作所 | 有機発光表示装置 |
| JP4126996B2 (ja) * | 2002-03-13 | 2008-07-30 | セイコーエプソン株式会社 | デバイスの製造方法及びデバイス製造装置 |
| JP4515035B2 (ja) | 2002-03-14 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| US6885146B2 (en) * | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| JP3763285B2 (ja) * | 2002-04-16 | 2006-04-05 | ソニー株式会社 | 液晶表示装置 |
| KR100846464B1 (ko) * | 2002-05-28 | 2008-07-17 | 삼성전자주식회사 | 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법 |
| EP1383179A2 (en) * | 2002-07-17 | 2004-01-21 | Pioneer Corporation | Organic semiconductor device |
| US7307381B2 (en) * | 2002-07-31 | 2007-12-11 | Dai Nippon Printing Co., Ltd. | Electroluminescent display and process for producing the same |
| DE10234997C1 (de) * | 2002-07-31 | 2003-09-18 | Infineon Technologies Ag | Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Phosphinen und metallhaltigen Phosphinen |
| US6821811B2 (en) * | 2002-08-02 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| TWI358053B (en) * | 2002-12-06 | 2012-02-11 | Samsung Electronics Co Ltd | Liquid crystal display device having a thin film t |
| KR100884541B1 (ko) * | 2002-12-10 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100904757B1 (ko) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| TW200413803A (en) * | 2003-01-30 | 2004-08-01 | Ind Tech Res Inst | Organic transistor array substrate and its manufacturing method, and LCD including the organic transistor array substrate |
| US7316784B2 (en) * | 2003-02-10 | 2008-01-08 | Lg.Philips Lcd Co., Ltd. | Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof |
| TWI228189B (en) * | 2003-04-15 | 2005-02-21 | Ind Tech Res Inst | Organic thin film transistor array substrate, its manufacturing method and liquid crystal display including the organic thin film transistor array substrate |
| KR100940569B1 (ko) * | 2003-05-12 | 2010-02-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| TWI222546B (en) * | 2003-05-28 | 2004-10-21 | Au Optronics Corp | TFT LCD and manufacturing method thereof |
| KR100956939B1 (ko) * | 2003-06-19 | 2010-05-11 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| TW586223B (en) * | 2003-06-26 | 2004-05-01 | Au Optronics Corp | Thin film transistor array panel and fabricating method thereof |
| KR100973811B1 (ko) | 2003-08-28 | 2010-08-03 | 삼성전자주식회사 | 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101007813B1 (ko) * | 2003-11-24 | 2011-01-14 | 삼성전자주식회사 | 완충층을 포함하는 유기박막 트랜지스터 |
| KR100592503B1 (ko) * | 2004-02-10 | 2006-06-23 | 진 장 | 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법 |
| KR100579192B1 (ko) * | 2004-03-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법 |
| KR100560796B1 (ko) * | 2004-06-24 | 2006-03-13 | 삼성에스디아이 주식회사 | 유기 박막트랜지스터 및 그의 제조방법 |
| JP2006038987A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 表示装置、表示装置の製造方法、電子機器 |
| US7208756B2 (en) * | 2004-08-10 | 2007-04-24 | Ishiang Shih | Organic semiconductor devices having low contact resistance |
| US7791067B2 (en) * | 2004-08-23 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and manufacturing method thereof |
| KR101090250B1 (ko) * | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101219038B1 (ko) * | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100603397B1 (ko) * | 2004-11-18 | 2006-07-20 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치 |
| KR100647660B1 (ko) * | 2004-11-19 | 2006-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 채용한 평판표시장치 |
| JP2006172853A (ja) * | 2004-12-15 | 2006-06-29 | Seiko Epson Corp | パターン形成基板、電気光学装置及び電気光学装置の製造方法 |
| KR101066492B1 (ko) * | 2004-12-24 | 2011-09-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101085132B1 (ko) * | 2004-12-24 | 2011-11-18 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| US20060138941A1 (en) * | 2004-12-27 | 2006-06-29 | Osram Opto Semiconductors Gmbh | Electrolumenscent organic light emitting device and production method thereof |
| JP4916666B2 (ja) * | 2005-01-12 | 2012-04-18 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP2006318776A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Photo Film Co Ltd | 有機エレクトロルミネッセンス表示装置 |
| KR100695013B1 (ko) * | 2005-07-25 | 2007-03-16 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
| KR100683791B1 (ko) * | 2005-07-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치 |
| KR101146532B1 (ko) * | 2005-09-13 | 2012-05-25 | 삼성전자주식회사 | 액정표시패널 및 그 제조방법 |
| KR101272488B1 (ko) * | 2005-10-18 | 2013-06-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 |
| KR20070053060A (ko) * | 2005-11-19 | 2007-05-23 | 삼성전자주식회사 | 표시장치와 이의 제조방법 |
| US8023054B2 (en) * | 2005-12-30 | 2011-09-20 | Lg Display Co., Ltd. | Flat panel display and fabricating method thereof |
| KR101197059B1 (ko) * | 2006-07-11 | 2012-11-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101261605B1 (ko) * | 2006-07-12 | 2013-05-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101265217B1 (ko) * | 2006-07-20 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 박막트랜지스터 기판 및 그 제조방법 |
| KR101198907B1 (ko) * | 2006-07-28 | 2012-11-08 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101328628B1 (ko) * | 2006-07-28 | 2013-11-14 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101365411B1 (ko) * | 2007-04-25 | 2014-02-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법 |
-
2006
- 2006-06-28 KR KR1020060058697A patent/KR101244898B1/ko active IP Right Grant
-
2007
- 2007-06-21 US US11/766,597 patent/US7803669B2/en active Active
-
2010
- 2010-08-30 US US12/871,642 patent/US8211757B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080001142A1 (en) | 2008-01-03 |
| KR101244898B1 (ko) | 2013-03-19 |
| US8211757B2 (en) | 2012-07-03 |
| US20110053315A1 (en) | 2011-03-03 |
| US7803669B2 (en) | 2010-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101244898B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101328628B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101198907B1 (ko) | 유기 박막 트랜지스터 기판 및 그 제조 방법 | |
| US9035312B2 (en) | TFT array substrate and fabrication method thereof | |
| KR101326129B1 (ko) | 유기 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20070166855A1 (en) | Display device and method of manufacturing the same | |
| US8013326B2 (en) | Organic thin film transistor substrate and method of manufacture | |
| KR20080006316A (ko) | 유기 박막 트랜지스터와 그의 제조 방법 | |
| JP2007184604A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP2007165889A (ja) | 表示装置とその製造方法 | |
| JP2010251574A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP2007184604A5 (ko) | ||
| US20080258138A1 (en) | Thin film transistor array panel and fabricating method thereof, and flat panel display with the same | |
| US20090096949A1 (en) | Thin film transistor array panel, method for manufacturing the same and display device with the same | |
| US7858434B2 (en) | Organic thin film transistor substrate and method of manufacturing the same | |
| KR101265217B1 (ko) | 유기 박막트랜지스터 기판 및 그 제조방법 | |
| KR101189218B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20090090552A (ko) | 유기 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP2008078655A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| KR20080011826A (ko) | 유기 박막 트랜지스터 기판 및 이의 제조방법 | |
| KR20080041448A (ko) | 유기 박막 트랜지스터 기판의 제조 방법 | |
| KR20080006315A (ko) | 전기 영동 장치 및 그의 제조 방법 | |
| KR101255281B1 (ko) | 박막 패터닝 방법 및 그를 이용한 박막 트랜지스터 기판의제조 방법 | |
| KR20090124546A (ko) | 유기 박막 트랜지스터 기판의 제조 방법 | |
| KR20080040158A (ko) | 유기 박막 트랜지스터 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 8 |