KR100777110B1 - 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법 - Google Patents
유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100777110B1 KR100777110B1 KR1020060062870A KR20060062870A KR100777110B1 KR 100777110 B1 KR100777110 B1 KR 100777110B1 KR 1020060062870 A KR1020060062870 A KR 1020060062870A KR 20060062870 A KR20060062870 A KR 20060062870A KR 100777110 B1 KR100777110 B1 KR 100777110B1
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- thin film
- layer
- etch stop
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 99
- 238000005530 etching Methods 0.000 claims description 15
- 229920000642 polymer Polymers 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000001020 plasma etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- 229920001940 conductive polymer Polymers 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims 3
- 239000010687 lubricating oil Substances 0.000 claims 2
- 229920006254 polymer film Polymers 0.000 claims 2
- 239000010410 layer Substances 0.000 description 56
- 229920003023 plastic Polymers 0.000 description 8
- 239000004033 plastic Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 150000003384 small molecules Chemical class 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229940068984 polyvinyl alcohol Drugs 0.000 description 2
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000314 lubricant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 125000005582 pentacene group Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/88—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기박막 트랜지스터의 실용화를 위한 필수적 과정인 유기반도체의 패터닝 공정에 사용할 플라즈마 식각방지막 형성 기술과 이 기술에 사용되는 물질에 관한 것이다. 본 발명의 유기박막 트랜지스터는 기판 상에 위치하는 게이트 전극과, 유기 절연막을 사이에 두고 게이트 전극과 마주하는 유기반도체 박막과, 유기 절연막 상에 위치하며 유기반도체 박막에 연결되는 소스/드레인 전극과, 유기 절연막을 덮는 식각방지막을 포함하여 이루어지며, 그리고 유기박막 트랜지스터의 식각방지막은 150℃ 이하의 저온에서 매우 얇은 두께의 무기막을 원자층 증착법으로 증착하여 형성되는 것을 특징으로 한다. 무기막으로는 저온 증착이 가능한 알루미나 또는 저온 증착이 가능한 산화막을 모두 사용할 수 있다. 본 발명에 의하면, 유기박막 트랜지스터 어레이를 안정적으로 재현성 있게 형성할 수 있으며, 특히 저온 공정이 가능하므로 플라스틱 기판에서도 유기박막 트랜지스터 어레이를 형성할 수 있어서 플렉시블 디스플레이에 직접 응용 가능하며, 스마트카드, RFID 등에도 응용 가능하다.
유기박막 트랜지스터, 유기반도체, 패터닝, 플라즈마 식각, 식각방지막, 무기막
Description
도 1은 본 발명의 일 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터의 단면도.
도 2a 내지 도 2h는 도 1의 유기박막 트랜지스터 소자의 제작공정 순서도.
도 3은 본 발명의 다른 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터의 단면도.
도 4는 본 발명의 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터 어레이를 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판
12 : 게이트 전극
13 : 게이트 절연막
14 : 소스/드레인 전극
15 : 식각방지막
16 : 유기반도체 박막
17 : 보호막
본 발명은 플라스틱과 같은 유연한 기판 위에서의 유기박막 트랜지스터 어레이 제조 방법에 관한 것으로, 특히 유기반도체가 유기 절연막 위에 증착되는 경우에 신뢰성과 재현성 있는 어레이의 제작을 위한 유기박막 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 유기박막 트랜지스터(organic thin film transistor: OTFT)는 유기박막 내의 전기 저항 또는 전기 전도도(conductivity)를 조절하는 게이트 전극과, 게이트 절연막과, 전하의 통로로 사용되는 소스(source) 전극 및 드레인(drain) 전극과, 게이트 전극에 걸리는 전압에 의해 전하의 전도도가 조절되는 유기반도체 박막(organic semiconductor film)으로 구성된다. 유기박막 트랜지스터(OTFT)는 게이트 전극이 소자의 하부측에 형성되는 하부 게이트(bottom gate)형 박막 트랜지스터와 게이트 전극이 소자의 상부측에 형성되는 상부 게이트(top gate)형 박막 트랜지스터가 가능하다. 하부 게이트형 박막 트랜지스터는 게이트 전극 위에 게이트 절연막을 증착한 후, 소스/드레인 전극을 먼저 형성하고 유기반도체를 증착하는 방식(bottom contact method)과 유기반도체를 형성하고 소스/게이트 전극을 증착하는 방식(top contact method)으로 나눌 수 있다.
유기박막 트랜지스터는 반도체층이 유기물로 이루어져 있으므로, 일반적인 유기물에서와 같이 200℃ 혹은 그 이상의 온도에서 안정하지 못하다. 즉 유기박막 트랜지스터 소자에서는 절연막 자체, 절연막과 반도체층 사이의 계면 특성, 그리고 반도체 자체의 특성이 매우 큰 역할을 하고 있는데, 절연막의 관점에서 유기박막 트랜지스터의 전기적 특성은 폴리머와 같은 유기 절연막을 사용하는 경우에 우수해진다.
유기박막 트랜지스터를 디스플레이용 스위칭 소자, RFID, 스마트카드(smart card) 등에 응용하기 위해서는 대면적의 유기박막 트랜지스터 어레이가 가능하여야 한다. 특히 유기박막 트랜지스터가 가지고 있는 장점을 최대한 이용하기 위해서는 플라스틱과 같은 유연한 기판을 사용하는 것이 필요하다. 일반적으로 유연한 기판 위에서 무기막은 쉽게 깨지므로 작은 면적의 소자는 제작가능하나 큰 면적의 소자는 제작이 불가능하다. 그러므로, 게이트 절연막과 같이 기판 전체에 도포되어야 하는 박막의 경우 무기 박막을 사용한다면 실제 소자의 제작 후에 무기막이 쉽게 깨지게 되는 문제점이 발생한다.
위에서 기술한 바와 같이, 유기박막 트랜지스터는 무기막 보다는 유기막 위에서의 소자 특성이 우수하고 견고하므로, 유연한 기판 위에서의 유기박막 트랜지스터 어레이는 유기 절연막을 사용하는 것이 필수적이다.
유기 절연막은 소자의 전기적 특성도 우수하고 유연한 기판에 적합하다는 장점이 있는 반면에 공정상에서의 약점을 가지고 있다. 현재까지 개발된 최상의 유기반도체는 저분자(small molecule)인 펜타센(pentacene)이다. 알려진 바에 의하면, 펜타센은 PVP(poly vynil phenol) 등의 유기 절연막 위에서 1㎠/V.sec 이상의 이동도(mobility) 특성을 나타내고 있다.
그러나, 유기반도체는 일반적인 유기용매(solvent)에서 녹지 않는다는 것이 알려져 있다. 따라서 유기반도체의 제작공정에서는 유기반도체의 패터닝을 위해서 유기용매를 사용하지 못하고 있는 실정이다. 결국, 패터닝을 위해서는 산소 플라즈마를 이용한 건식 식각 방법을 사용해야 하는 제약이 따른다.
유기박막 트랜지스터 소자의 구조가 유기절연막 위에 유기반도체를 증착하는 형태에 있어서 플라즈마 식각 공정의 가장 큰 문제점은, 유기반도체와 유기절연막 사이에 식각 선택비가 매우 적은 것이다. 일반적으로 유기반도체에 비해 유기절연막의 플라즈마 식각 속도가 빨라서 유기반도체의 식각이 완료되는 시점에서 유기절연막이 빠르게 식각되는 문제가 발생하고 이는 소자의 안정성을 떨어뜨리는 치명적인 약점으로 작용한다.
공정의 안정성과 균일도, 재현성 등을 위해서 플라즈마 식각은 일반적으로 30% 정도의 초과식각(overetch)을 해야 하는데, 이러한 초과식각이 유기절연막에 손상을 입히는 것은 피할 수 없게 된다. 유기반도체 하부의 유기절연막의 두께가 초기 두께 이하로 줄어드는 경우, 각종 누설 전류의 원인이 되며 이를 극복하기 위해 유기절연막의 두께를 올리는 경우 소자의 특성이 저하되게 된다. 그러므로, 유기박막 트랜지스터 어레이의 제작에서는 이러한 식각의 선택비를 확보하는 것이 매우 중요하다.
지금까지 발표된 바로는 유기반도체 어레이에 대한 결과가 많지 않고 대부분 유리 기판을 사용하는 것이 일반적이며, 절연막으로 무기막을 사용하는 경우가 대부분이었다. 그래서 최근 연구의 주된 관심은 하부 절연막과는 무관하게 유기반도 체의 패터닝을 어떻게 소자의 열화없이 할 수 있느냐에 집중되고 있다. 그러나 실제 유기반도체 어레이가 강점을 갖는 것은 플라스틱과 같은 유연한 기판이고 이의 특성을 살리기 위해서는 유기절연막을 사용하는 것이 필수적이다. 그러므로, 앞서 언급한 식각 선택비에 대한 고려는 여전히 매우 중요하다.
본 발명의 주된 목적은, 유기박막 트랜지스터 어레이의 제작에서 필수적인 공정인 유기반도체의 플라즈마 식각 공정에서 발생하는 하부 유기절연막의 손상을 방지하기 위한 식각방지막을 형성함으로써 소자의 특성 저하를 방지할 수 있는 유기박막 트랜지스터 소자 구조를 제공하는 데 있다.
상술한 목적을 달성하기 위하여 본 발명의 일 측면에 의하면, 기판 상에 위치하는 게이트 전극; 유기 절연막을 사이에 두고 게이트 전극과 마주하는 유기반도체 박막; 유기 절연막 상에 위치하며 유기반도체 박막에 연결되는 소스/드레인 전극; 및 유기 절연막을 덮는 식각방지막을 포함하는 유기박막 트랜지스터를 제공할 수 있다.
바람직하게, 식각방지막은 전도성이 없는 무기막으로 고유전율을 갖는 것이 유리하다.
본 발명의 다른 측면에 의하면, 기판 상에 게이트 전극을 형성하는 단계; 기판과 게이트 전극 상에 유기 절연막을 형성하는 단계; 유기 절연막 상에 소스/드레인 전극을 형성하는 단계; 유기 절연막과 소스/드레인 전극 상에 식각방지막을 형 성하는 단계; 식각방지막 상에 유기반도체 박막을 형성하는 단계; 유기반도체 박막 상부에 보호막을 형성하는 단계; 및 보호막을 이용하여 유기반도체 박막을 패터닝하는 단계를 포함하는 유기박막 트랜지스터 제조방법을 제공할 수 있다.
바람직하게, 식각방지막 상에 유기반도체 박막을 형성하는 단계는, 게이트 전극과 마주하는 채널 영역의 식각방지막 일부를 제거하는 단계, 및 유기 절연막이 노출된 채널 영역과 식각방지막 상에 유기반도체 박막을 형성하는 단계를 포함한다.
본 발명의 또 다른 측면에 의하면, 기판 상에 게이트 전극을 형성하는 단계; 기판과 게이트 전극 상에 유기 절연막을 형성하는 단계; 유기 절연막 상에 식각방지막을 형성하는 단계; 식각방지막 상에 소스/드레인 전극을 형성하는 단계; 게이트 전극과 마주하는 식각방지막 상에 유기반도체 박막을 형성하는 단계; 유기반도체 박막 상부에 보호막을 형성하는 단계; 및 보호막을 이용하여 유기반도체 박막을 패터닝하는 단계를 포함하는 유기박막 트랜지스터 제조방법을 제공할 수 있다.
바람직하게, 유기박막 트랜지스터 제조방법은 식각방지막 상부와 소스/드레인 및 유기반도체 박막 하부와의 사이에 위치하도록 또 다른 유기절연막을 형성하는 단계를 추가적으로 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 이하의 실시예는 본 기술 분야에서 통상적인 지식을 가진 자에게 본 발명을 충분히 이해하도록 하기 위한 것이다.
도 1은 본 발명의 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 유기박막 트랜지스터는 기판(10), 게이트 전극(12), 게이트 절연막(13), 소스/드레인 전극(14), 식각방지막(15), 유기반도체 박막(16) 및 보호막(17)을 포함하여 이루어진다.
본 실시예의 유기박막 트랜지스터는 게이트 절연막(13)으로 사용하는 유기절연막 위에 유기반도체 박막(16)의 플라즈마 식각 시 유기절연막의 손상을 방지하기 위한 무기 보호막 즉 식각방지막(15)을 원자선 증착법으로 형성한 후, 소자의 특성을 확보하기 위해서 채널 영역에 해당하는 부분의 식각방지막(15)을 제거하고, 채널 영역에 유기반도체 박막(16)을 형성한 것을 특징으로 한다. 특히 식각방지막(15)은 플라스틱과 같이 저온에서 공정이 이루어져야만 하는 기판(10)에 적합한 무기막 형성 기술로 형성된다.
도 2a 내지 도 2h는 도 1의 유기박막 트랜지스터 소자의 제작 공정을 나타내는 공정 순서도이다.
우선, 도 2a에 도시한 바와 같이, 플라스틱과 같은 유연한 기판(10) 위에 전극으로 사용할 금속 또는 전도성 고분자(polymer)를 증착하고 패터닝하여 게이트 전극(12)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 기판(10)과 게이트 전극(12) 위에 게이트 절연막(13)을 도포한다. 일반적인 게이트 절연막은 실리콘 산화막, 실리콘 질화막 등을 포함하는 무기물 박막과 고분자를 이용한 박막이 가능하다. 그러나 본 실시예 의 플라스틱과 같은 유연한 기판(10)에서는 저온 공정이 가능하고 도포 후에 유연성을 유지할 수 있는 고분자와 같은 유기절연막을 이용하는 것이 바람직하다. 게이트 절연막(13)을 증착한 후 전극 연결을 위한 패드(미도시)를 형성한다.
다음, 도 2c에 도시한 바와 같이, 게이트 절연막(13) 상에 소스/드레인용 전극(14)을 증착하고 패터닝한다. 게이트 전극(12)의 경우와 유사하게 소스/드레인 전극(14)으로는 금속 또는 전도성 고분자를 사용하는 것이 가능하다. 특히, 소자의 특성을 우수하게 하기 위하여 일함수(work function)가 큰 금(Au), 백금(Pt), 팔라듐(Pd) 등을 사용하는 것이 유리하며 전도성 고분자는 그 자체가 일함수가 크므로 사용 가능하다.
다음, 도 2d에 도시한 바와 같이, 이후의 공정에서 형성되는 유기반도체의 플라즈마 식각 시 하부의 게이트 절연막(13) 즉 유기절연막의 플라즈마 손상을 방지하기 위한 식각방지막(15)으로서 무기막을 증착한다. 이 무기막은 원자층 증착법(ALD: Atomic Layer Deposition) 또는 기타 스퍼터링(sputtering), 화학기상 증착법(CVD: Chemical Vapor Deposition), 전자선 증착법(Electron Beam Deposition) 등을 이용할 수 있다. 증착 시의 공정 온도와 플라즈마에 의한 손상을 방지하기 위해서는 원자층 증착법이 바람직하다. 사용할 수 있는 무기막은 전도성이 없는 일반적인 무기막 모두가 가능하다. 예컨대, 사용가능한 일반적인 무기막은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막 등이 가능하며 기타 고유전율을 갖는 일반적인 무기막이 가능하다. 특히, 알루미늄 산화막은 원자층 증착법으로 100℃ 이하에서 증착이 가능하므로 플라스틱 기판에서 사용하기에 적합하다.
다음, 도 2e에 도시한 바와 같이, 채널(channel) 영역에 해당하는 부분의 식각방지막으로의 무기막을 일반적인 노광법(photolithography)으로 패터닝한 후 제거한다. 본 단계는 일반적인 무기막 위에서 유기반도체의 특성이 유기절연막 위에서보다 떨어지기 때문에 무기막 하부의 유기절연막과 유기반도체의 계면을 이용하기 위한 것이다. 무기막의 제거는 무기막의 두께가 얇으므로 농도가 낮은 산을 이용하면 가능하다. 앞서 기술한 원자층 증착법에 의한 알루미늄 산화막의 경우, 100:1 농도의 불산으로 채널 영역에 해당하는 부분의 무기막을 충분히 제거하는 것이 가능하다.
다음, 도 2f에 도시한 바와 같이, 채널 영역과 식각방지막(15) 상에 유기반도체를 증착하여 유기반도체 박막(16)을 형성한다. 여기서 유기반도체는 저분자(small molecule)인 경우 일반적으로 진공증착이 사용되며, 이러한 저분자 유기반도체의 경우 특히 다음 공정에서 사용되는 유기용매에 취약하므로 유기반도체를 보호할 박막이 필수적이다. 저분자 유기반도체로는 펜타센(pentacene), 헥사디에닐렌(hexathienylene) 등이 있으며, 특히 가장 좋은 특성을 보이는 펜타센이 유리하다.
또한 고분자 반도체도 가능한데, 저분자 반도체에 비해 유기용매에 대한 내성은 비교적 강하나 공기 중에 노출되거나 이후 공정에서의 유기용매 사용이 빈번한 경우 이 고분자 반도체 역시 보호막이 필요하다. 사용할 수 있는 고분자 반도체로는 P3HT, F8T2 등이 있다.
다음, 도 2g에 도시한 바와 같이, 유기반도체 박막(16) 위에 보호막(17)을 형성하고 이를 패터닝한다. 보호막(17)은 윤활유(lubricant oil)와 이에 녹을 수 있는 유기물(organic material) 또는 고분자를 혼합하고, 이 혼합물을 스핀코팅(spin coating), 딥코팅(dip coating), 캐스팅(casting) 등의 방법으로 도포한 박막을 사용하거나, 물에 녹을 수 있는 PVA(poly vinyl alcohol) 등과 같은 고분자로 형성한 박막을 사용하거나, 또는 화학기상 증착법으로 도포 가능한 파릴렌(parylene) 계열의 고분자 박막을 사용하는 것이 가능하다. 전술한 보호막(17)은 포토레지스트(photoresist)를 사용하지 않고 직접 노광 및 패터닝하거나, 그 위에 포토레지스트를 도포하여 패터닝할 수 있다.
다음, 도 2h에 도시한 바와 같이, 패터닝된 보호막(17)을 이용하여 하부의 유기반도체 박막(16)을 패터닝하여 도 1에 도시한 유기박막 트랜지스터 소자를 완성한다. 유기반도체 박막(16)의 패터닝은 플라즈마를 이용한 건식 식각을 사용하게 되는 데, 유기물 식각이므로 기본적으로 산소를 기본으로 다른 종류의 가스를 첨가하여 사용한다.
도 3은 본 발명의 다른 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터의 단면도이다.
도 3을 참조하면, 본 실시예에 따른 유기박막 트랜지스터는 기판(10), 게이트 전극(12), 게이트 절연막(13), 식각방지막(15), 얇은 절연막(18), 소스/드레인 전극(14), 유기반도체 박막(16) 및 보호막(17)을 포함하여 이루어진다.
본 실시예의 유기박막 트랜지스터는 유기절연막으로 이루어진 게이트 절연막(13) 위에 위치한 유기반도체 박막(16)의 플라즈마 식각 시 게이트 절연막(13)의 손상을 방지하기 위한 무기막 즉 식각방지막(15)을 원자선 증착법으로 형성한 후, 소자의 특성을 확보하기 위해서 식각방지막(15) 상에 또 다른 유기절연막으로 이루어진 얇은 절연막(18)을 형성한 것을 특징으로 한다. 특히 식각방지막(15)은 플라스틱과 같이 저온에서 공정이 이루어져야만 하는 기판(10)에 적합한 무기막 형성 기술로 형성된다. 그리고 또 다른 유기절연막으로 이루어진 얇은 절연막(18)은 식각방지막(15)으로 사용되는 무기막 상에서 유기반도체의 특성이 우수하게 나타나도록 하기 위한 것으로써 게이트 절연막(13)으로 사용되는 유기절연막과 동일한 유기절연막을 사용하는 것이 바람직하다.
본 실시예의 유기박막 트랜지스터의 제조방법은 채널 영역 부분의 식각방지막을 제거하지 않고 채널 영역 부분의 식각방지막 상에 얇은 절연막(18)을 형성하는 것을 제외하고 실질적으로 앞서 설명한 일 실시예의 유기박막 트랜지스터의 제조방법과 동일하다.
도 4는 본 발명의 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터 어레이를 설명하기 위한 단면도이다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 식각방지막을 이용하여 유기반도체를 패터닝한 유기박막 트랜지스터(21, 22, 23)는 액정 디스플레이(LCD)의 스위칭 소자 또는 유기발광소자의 스위칭 소자, 스마트 카드(smart card), RFID 등을 위한 유기박막 트랜지스터 어레이로 구현될 수 있다.
본 발명은 유기반도체의 플라즈마 식각 공정에서 하부 유기절연막이 하부의 유기절연막과 유기반도체 사이에 증착한 무기막에 의해 손상되는 것을 방지할 수 있다. 다시 말하면, 일반적으로 유기박막 트랜지스터 어레이 등에 적용되는 플라즈 마 식각은 공정의 균일성(uniformity)과 재현성(reliability)을 위하여 반드시 초과식각(overetch)을 하게 된다. 이 경우, 식각하려는 유기반도체에 비해 하부의 유기절연막의 식각 속도가 현저히 느릴 경우 초과식각 과정은 하부의 유기절연막에 큰 손상을 입히지 않으나, 일반적인 유기절연막으로 사용하는 고분자 박막은 상부의 유기반도체에 비해 오히려 식각 속도가 빠르므로 초과식각 과정에서 하부 유기절연막은 치명적인 손상을 받게 된다. 그러므로 안정한 소자의 제작을 위해서는 이러한 초과식각 과정에서 하부 유기절연막을 보호할 수 있는 식각방지막이 반드시 필요하다. 본 발명에 의하면, 유기반도체 박막의 플라즈마 식각 공정에서 식각방지막을 이용하여 유기절연막의 손상을 막음으로써 유기박막 트랜지스터 소자의 특성을 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 유기반도체의 성능을 향상시킬 수 있는 유기절연막의 사용이 용이하며, 식각 공정시 재현성과 안정성을 유지할 수 있어서 최종 소자의 성능을 안정화시키는 것이 가능하다. 또한, 식각방지막으로 사용하는 무기막을 원자층 증착법을 사용하여 150℃ 이하의 저온에서 박막을 얇은 두께로 정밀하게 제어가 가능하므로 스트레스(stress) 등 유기막과 무기막의 접합 에 따른 문제를 최소화하면서도 플라스틱과 같은 유연한 기판에도 응용이 가능하다.
아울러, 본 발명에 의하면, 유기박막 트랜지스터 어레이로 구성되는 소자의 제작시, 소자의 안정성과 재현성을 향상시킬 수 있어서 유기박막 트랜지스터를 이용한 집적회로의 제조가 가능하며, 이것을 이용하여 액정 디스플레이의 스위칭 소자 또는 유기발광소자의 스위칭 소자, 스마트 카드, RFID 등에 응용할 수 있는 이점이 있다.
Claims (16)
- 기판 상에 위치하는 게이트 전극;유기 절연막을 사이에 두고 상기 게이트 전극과 마주하는 유기반도체 박막;상기 유기 절연막 상에 위치하며 상기 유기반도체 박막에 연결되는 소스/드레인 전극; 및상기 유기 절연막을 덮는 식각방지막을 포함하여 이루어지는 유기박막 트랜지스터.
- 제 1 항에 있어서, 상기 식각방지막은 무기막이며, 상기 무기막은 알루미늄 산화막, 실리콘 산화막, 및 실리콘 질화막 중 적어도 하나인 유기박막 트랜지스터.
- 제 1 항에 있어서, 상기 식각방지막은 상기 소스/드레인 전극을 덮고 상기 게이트 전극과 마주하는 영역에 개구부를 구비하며, 상기 유기반도체 박막과 상기 유기 절연막은 상기 개구부를 통해 직접 접하는 유기박막 트랜지스터.
- 제 1 항에 있어서, 상기 식각방지막 상에 및 상기 유기반도체 박막과 상기 소스/드레인 전극의 하부에 위치하는 또 다른 유기 절연막을 추가적으로 포함하여 이루어지는 유기박막 트랜지스터.
- 제 1 항에 있어서, 상기 유기반도체 박막 상에 위치하는 보호막을 추가적으로 포함하는 유기박막 트랜지스터.
- 삭제
- 제 1 항에 있어서, 상기 기판은 유연한 기판이며, 상기 게이트 전극은 금속 또는 전도성 고분자로 이루어지며, 상기 유기 절연막은 고분자막이며, 상기 유기반도체 박막은 단분자, 저분자, 고분자 중 적어도 어느 하나의 형태를 가지며, 상기 소스/드레인 전극은 금속 또는 전도성 고분자인 유기박막 트랜지스터.
- 기판 상에 게이트 전극을 형성하는 단계;상기 기판과 상기 게이트 전극 상에 유기 절연막을 형성하는 단계;상기 유기 절연막 상에 소스/드레인 전극을 형성하는 단계;상기 유기 절연막과 상기 소스/드레인 전극 상에 식각방지막을 형성하는 단계;상기 식각방지막 상에 유기반도체 박막을 형성하는 단계;상기 유기반도체 박막 상부에 보호막을 형성하는 단계; 및상기 보호막을 이용하여 상기 유기반도체 박막을 패터닝하는 단계를 포함하는 유기박막 트랜지스터 제조방법.
- 제 8 항에 있어서, 상기 식각방지막 상에 유기반도체 박막을 형성하는 단계는, 상기 게이트 전극과 마주하는 채널 영역의 상기 식각방지막 일부를 제거하는 단계, 및 상기 유기 절연막이 노출된 상기 채널 영역과 상기 식각방지막 상에 상기 유기반도체 박막을 형성하는 단계를 포함하는 유기박막 트랜지스터 제조방법.
- 기판 상에 게이트 전극을 형성하는 단계;상기 기판과 상기 게이트 전극 상에 유기 절연막을 형성하는 단계;상기 유기 절연막 상에 식각방지막을 형성하는 단계;상기 식각방지막 상에 소스/드레인 전극을 형성하는 단계;상기 게이트 전극과 마주하는 상기 식각방지막 상에 유기반도체 박막을 형성하는 단계;상기 유기반도체 박막 상부에 보호막을 형성하는 단계; 및상기 보호막을 이용하여 상기 유기반도체 박막을 패터닝하는 단계를 포함하는 유기박막 트랜지스터 제조방법.
- 제 10 항에 있어서, 상기 식각방지막 상부와 상기 유기반도체 박막과 상기 소스/드레인 전극 하부 사이에 위치하도록 또 다른 유기 절연막을 형성하는 단계를 추가적으로 포함하는 유기박막 트랜지스터 제조방법.
- 제 8 항 또는 제 10 항에 있어서, 상기 식각방지막을 형성하는 단계는 상기 식각 방지막을 원자층 증착법으로 형성하는 유기박막 트랜지스터 제조방법.
- 제 12 항에 있어서, 상기 식각방지막은 무기막이며, 상기 무기막은 알루미늄 산화막, 실리콘 산화막, 실리콘 질화막 중 중 적어도 어느 하나인 유기박막 트랜지스터 제조방법.
- 제 12 항에 있어서, 상기 유기반도체 박막을 패터닝하는 단계는 플라즈마를 이용한 건식 식각을 이용하며, 상기 플라즈마 식각은 공정의 균일성 및 재현성을 위한 초과식각을 포함하는 유기박막 트랜지스터 제조방법.
- 제 8 항 또는 제 10 항에 있어서, 상기 기판은 유연한 기판이며, 상기 게이트 전극은 금속 또는 전도성 고분자로 이루어지며, 상기 유기 절연막은 고분자막이며, 상기 유기반도체 박막은 단분자, 저분자 및 고분자 중 적어도 어느 하나의 형태를 가지며, 상기 소스/드레인 전극은 금속 또는 전도성 고분자인 유기박막 트랜지스터 제조방법.
- 제 8 항 또는 제 10 항에 있어서, 상기 보호막은 윤활유와 유기물을 혼합한 혼합물, 윤활유와 고분자를 혼합한 혼합물, 물에 녹을 수 있는 고분자, 또는 화학기상증착법으로 도포가 가능한 파릴렌 계열의 고분자 중 적어도 어느 하나를 이용하는 유기박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060062870A KR100777110B1 (ko) | 2006-07-05 | 2006-07-05 | 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060062870A KR100777110B1 (ko) | 2006-07-05 | 2006-07-05 | 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100777110B1 true KR100777110B1 (ko) | 2007-11-19 |
Family
ID=39079964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060062870A KR100777110B1 (ko) | 2006-07-05 | 2006-07-05 | 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100777110B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101503311B1 (ko) * | 2008-12-08 | 2015-03-17 | 엘지디스플레이 주식회사 | 유기 박막 트랜지스터의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179542A (ja) | 2002-11-28 | 2004-06-24 | National Institute Of Advanced Industrial & Technology | 有機薄膜トランジスタ及びその製造方法 |
| JP2005303270A (ja) | 2004-03-19 | 2005-10-27 | Mitsubishi Chemicals Corp | 電界効果トランジスタ |
| KR20050119889A (ko) * | 2004-06-17 | 2005-12-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치 |
| KR20060133248A (ko) * | 2005-06-20 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 유기 박막 트랜지스터 소자 및 그의 제조 방법 |
-
2006
- 2006-07-05 KR KR1020060062870A patent/KR100777110B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179542A (ja) | 2002-11-28 | 2004-06-24 | National Institute Of Advanced Industrial & Technology | 有機薄膜トランジスタ及びその製造方法 |
| JP2005303270A (ja) | 2004-03-19 | 2005-10-27 | Mitsubishi Chemicals Corp | 電界効果トランジスタ |
| KR20050119889A (ko) * | 2004-06-17 | 2005-12-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치 |
| KR20060133248A (ko) * | 2005-06-20 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 유기 박막 트랜지스터 소자 및 그의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101503311B1 (ko) * | 2008-12-08 | 2015-03-17 | 엘지디스플레이 주식회사 | 유기 박막 트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5638944B2 (ja) | 有機薄膜トランジスタ | |
| US6331356B1 (en) | Patterns of electrically conducting polymers and their application as electrodes or electrical contacts | |
| KR100560796B1 (ko) | 유기 박막트랜지스터 및 그의 제조방법 | |
| JP5565732B2 (ja) | 有機薄膜トランジスタ | |
| EP0953213A2 (en) | Patterns of electrically conducting polymers and their application as electrodes or electrical contacts | |
| JP2011505687A (ja) | 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法 | |
| US7049631B2 (en) | Organic thin film transistor comprising buffer layer | |
| US7459337B2 (en) | Method of fabricating bottom gate type organic thin film transistor | |
| CN101419944B (zh) | 平板显示器的制备方法 | |
| EP2871684A2 (en) | Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor | |
| KR20070107887A (ko) | 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터 | |
| KR100777110B1 (ko) | 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법 | |
| JP2007053147A (ja) | 有機半導体装置及びその製造方法 | |
| Leite et al. | Contact resistance effects in Ni drain-source P3HT/PVA OFETs | |
| KR100635565B1 (ko) | 유기전계발광 표시장치의 제조방법과 그에 따른 표시장치 | |
| JP2006261408A (ja) | 半導体装置及びそれを用いた画像表示装置 | |
| KR20150052763A (ko) | 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자 | |
| US10090469B2 (en) | Fabrication of organic electronic devices | |
| JP2006261374A (ja) | 半導体装置及びそれを用いた画像表示装置並びに半導体装置の製造方法 | |
| KR100828967B1 (ko) | 유기 트랜지스터 및 그 제조 방법 | |
| WO2021152525A1 (en) | Ionic element, method of manufacturing the same and semiconductor device | |
| KR20240012878A (ko) | 미세 패터닝된 유기박막 트랜지스터 및 이의 제조방법 | |
| Zeng et al. | Organic light-emitting transistors with optimized gate dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120919 Year of fee payment: 19 |