JP2000340796A - 半導体装置、アクティブマトリクス基板、電気光学装置、および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 層間絶縁膜を介しての電気的な接続部分の信
頼性を向上することのできる半導体装置、アクティブマ
トリクス基板、このアクティブマトリクス基板を用いた
電気光学装置、および半導体装置の製造方法を提供する
こと。 【解決手段】 半導体装置において、コンタクトホール
を介して電気的な接続を行う際には、上層側層間絶縁膜
７には、リンが多くて平坦化という面で優れているボロ
ンリンシリケートガラスを第２の絶縁膜７２（ボロン濃
度が約約２重量％、リン濃度が約７重量％）として用い
るが、その下層側には、この第２の絶縁膜７２と比較し
てボロン濃度が高くてリン濃度の低いボロンリンシリケ
ートガラスからなる薄い第１の絶縁膜７１（ボロン濃度
が約４〜５重量％、リン濃度が約４〜５重量％）を形成
する。この第１の絶縁膜７１は、下層側層間絶縁膜４を
形成するノンドープのシリケートガラスとの密着性が高
く、かつ、エッチング速度が遅いので、コンタクトホー
ル８を形成するときに、下層側層間絶縁膜４との界面で
エッチングが進まない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、アク
ティブマトリクス基板、このアクティブマトリクス基板
を用いた電気光学装置、および半導体装置の製造方法に
関するものである。さらに詳しくは、層間絶縁膜を介し
ての電気的接続構造の最適化技術に関するものである。

【０００２】

【従来の技術】画素スイッチング用の素子として薄膜ト
ランジスタ（以下、ＴＦＴと称す。）を用いた液晶装置
などの電気光学装置に用いるアクティブマトリクス基
板、ＬＳＩなど、いずれの半導体装置でも、層間絶縁膜
の上層および下層にそれぞれ形成された電極（配線も含
む。）同士については、層間絶縁膜にコンンタクトホー
ルを形成するとともに、このコンタクトホールを上層の
電極で埋めるようにして電気的な接続が図られている。
但し、層間絶縁膜の下層側には、複数の電極が形成され
ているため、層間絶縁膜の下層側は平坦とは限らない。
従って、層間絶縁膜については、下層側の電極によって
形成された凹凸を平坦化する特性が求められる。また、
層間絶縁膜の下層側にアルミニウムあるいはその合金な
どといった比較的、低融点の金属により形成された電極
がある場合には、層間絶縁膜については、このような低
融点金属が酸化などといった熱劣化を生じない温度条件
下で形成しなけばならない。

【０００３】そこで、半導体装置の分野では、層間絶縁
膜として、比較的、低い温度条件下で成膜できるドープ
トシリケートガラスが用いられている。たとえば、図１
６（ａ）に示す例は、図３に示すアクティブマトリクス
基板において、画素スイッチング用のＴＦＴ３０の高濃
度ドレイン領域１ｅに対して、ゲート絶縁膜２、下層側
層間絶縁膜４、および上層側層間絶縁膜７を貫通するコ
ンタクトホール８を介して画素電極９ａを電気的に接続
した例である。ここで、下層側層間絶縁膜４と上層側層
間絶縁膜７との層間には、アルミニウム膜からなるデー
タ線６ａが形成されている。この図１６（ａ）に示す例
では、ゲート絶縁膜２および下層側層間絶縁膜４につい
ては、アルミニウム膜からなるデータ線６ａより先に形
成するので、データ線６ａの融点などの制約を受けない
ので、下層側層間絶縁膜４については、たとえば、８０
０℃位の温度条件下での減圧ＣＶＤ法により、ノンドー
プのシリケートガラスが用いられている。これに対し
て、下層側層間絶縁膜７については、アルミニウム膜か
らなるデータ線６ａより後に形成するので、データ線６
ａの融点よりかなり低めの温度で成膜することができ、
かつ、下層側の凹凸を吸収して画素電極９ａをより平坦
に形成するのに有利な絶縁膜として、ボロンリンシリケ
ートガラスが用いられている。

【０００４】

【発明が解決しようとする課題】しかしながら、図１６
（ａ）に示す接続構造を採用したときには、コンタクト
ホール８をウエットエッチングで形成すると、図１６
（ｂ）に示すように、下層側層間絶縁膜４と上層側層間
絶縁膜７との境界面に沿ってエッチングが起こってＶ字
形状の切り込み４１が形成されることがある。このよう
な切り込み４１は、画素電極９ａが断線する原因となっ
て好ましくない。また、このような問題点は、アクティ
ブマトリクス基板だけでなく、多層配線を採用する各種
の半導体装置でも同様に発生する。

【０００５】以上の問題点に鑑みて、本発明の課題は、
層間絶縁膜を介しての電気的な接続部分の信頼性を向上
することのできる半導体装置、アクティブマトリクス基
板、このアクティブマトリクス基板を用いた電気光学装
置、および半導体装置の製造方法を提供することにあ
る。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本願発明者が、図１６（ｂ）に示すようなＶ字形状
の切り込み４１が発生する原因について種々、検討を重
ねた結果、下層側層間絶縁膜４と上層側層間絶縁膜７と
の密着性が低いとき、あるいは上層側層間絶縁膜７の下
層側層間絶縁膜４と接する部分のエッチング速度が速い
場合に下層側層間絶縁膜４と上層側層間絶縁膜７の境界
面に沿ってエッチングが起こるためであるという新たな
知見を得た。

【０００７】そこで、本発明では、導電領域と、該導電
領域の表面に形成された下層側層間絶縁膜と、該下層側
層間絶縁膜の上に形成された上層側層間絶縁膜と、該上
層側層間絶縁膜および前記下層側層間絶縁膜に形成され
たコンタクトホールを介して、前記上層側層間絶縁膜の
上に形成された電極が前記導電領域に電気的に接続する
半導体装置において、前記上層側絶縁膜は、少なくと
も、前記下層側層間絶縁膜の上に形成された第１の絶縁
膜と、該第１の絶縁膜の上に形成されたボロンリンシリ
ケートガラスからなる第２の絶縁膜とを備え、前記第１
の絶縁膜は、前記第２の絶縁膜よりも薄くて該第２の絶
縁膜を形成するボロンリンシリケートガラスよりもエッ
チング速度が遅いドープトシリケートガラスであること
を特徴とする。

【０００８】また、本発明では、導電領域と、該導電領
域の上に形成された下層側層間絶縁膜と、該下層側層間
絶縁膜の上に形成された上層側層間絶縁膜と、該上層側
層間絶縁膜および前記下層側層間絶縁膜に形成されたコ
ンタクトホールを介して、前記上層側層間絶縁膜の上に
形成された電極が前記導電領域に電気的に接続する接続
構造を有する半導体装置において、前記上層側絶縁膜
は、少なくとも、前記下層側層間絶縁膜の上に形成され
た第１の絶縁膜と、該第１の絶縁膜の上に形成されたボ
ロンリンシリケートガラスからなる第２の絶縁膜とを備
え、前記第１の絶縁膜は、前記第２の絶縁膜よりも薄く
て該第２の絶縁膜を形成するボロンリンシリケートガラ
スよりもシリケートガラスに対する密着性の高いドープ
トシリケートガラスであることを特徴とする。

【０００９】本発明では、前記第１の絶縁膜として、前
記第２の絶縁膜に用いたボロンリンシリケートガラスと
比較してボロン濃度が高くて、リン濃度の低いボロンリ
ンシリケートガラス、あるいはボロンシリケートガラス
を用いることができる。

【００１０】本発明では、下層側層間絶縁膜および上層
側層間絶縁膜に対してコンタクトホールを形成する際
に、たとえウエットエッチングを行っても、上層側層間
絶縁膜が下層側層間絶縁膜に直接、接しているのは、第
２の絶縁膜に用いたボロンリンシリケートガラスと比較
して下層側層間絶縁膜に対する密着性が高く、かつ、エ
ッチング速度が遅いシリケートガラスからなる第１の絶
縁膜である。従って、コンタクトホールを形成する際
に、ウエットエッチングを用いても、下層側層間絶縁膜
と上層側層間絶縁膜との境界面に沿ってエッチングが進
行しない。それ故、下層側層間絶縁膜と上層側層間絶縁
膜との境界面にＶ字形状の切り込みなどが形成されない
ので、上層側層間絶縁膜の表面に形成した電極は、コン
タクトホール内で断線することなく、導電領域に電気的
接続する。よって、信頼性の高い半導体装置を提供する
ことができる。

【００１１】本発明において、前記下層側層間絶縁膜
は、たとえば、ノンドープのシリケートガラスである。

【００１２】また、本発明では、前記上層側層間絶縁膜
は、前記第２の絶縁膜の上に形成されたボロンシリケー
トガラスからなる第３の絶縁膜と、該第３の絶縁膜の上
に形成されたノンドープのシリケートガラスからなる第
４の絶縁膜を備えていることが好ましい。このように構
成すると、吸湿しやすいボロンリンシリケートガラスか
らなる第２の絶縁膜をボロンシリケートガラスからなる
第３の絶縁膜で保護することができ、かつ、ノンドープ
のシリケートガラスからなる第４の絶縁膜によって、後
工程で行う洗浄やウエットエッチングなどからボロンシ
リケートガラスからなる第３の絶縁膜を保護することが
できる。

【００１３】本発明において、前記上層側層間絶縁膜よ
りも下層側にはアルミニウム電極を備えている場合があ
る。

【００１４】本発明において、前記導電領域は、たとえ
ば、薄膜トランジスタのソース領域あるいはドレイン領
域である。すなわち、本発明は、液晶装置などの電気光
学装置において、走査線と、データ線と、前記走査線と
データ線に接続された薄膜トランジスタと、前記薄膜ト
ランジスタに接続された画素電極とを有するアクティブ
マトリクス基板に適用することができる。この場合に
は、前記電極は、たとえば、前記コンタクホールを介し
て薄膜トランジスタのドレイン領域（導電領域）に電気
的に接続する画素電極である。

【００１５】このアクティブマトリクス基板を用いて電
気光学装置を形成するには、前記画素電極に電気光学物
質を介して対向する共通電極を形成する。

【００１６】本発明に係る半導体尾装置の製造方法で
は、前記下層側層間絶縁膜および前記上層側層間絶縁膜
を形成した後、前記コンタクトホールを形成する際に
は、ドライエッチングを行なった後、ウエットエッチン
グを行うことを特徴とする。このように構成すると、ウ
エットエッチング時に、下層側層間絶縁膜よりも上層側
層間絶縁膜においてエッチングが速く進行するので、内
周面が斜め上向きのコンタクトホールを形成することが
できる。それ故、コンタクトホールを介しての電気的な
接続部分の信頼性が向上する。

【００１７】本発明において、前記上層側層間絶縁膜を
形成する際には、同一の成膜室内で原料ガスの組成を切
り換えながら成膜を連続的に行うことにより、各シリケ
ートガラスを連続的に形成していく方法を採用してもよ
い。また、前記上層側層間絶縁膜を形成する際には、原
料ガスの組成が異なる複数の成膜室で順次、成膜を行う
ことにより、各シリケートガラスを連続的に形成してい
く方法を採用してもよい。

【００１８】本発明において、前記上層側層間絶縁膜を
形成する際には、テトラエチル・オルソシリケート−オ
ゾン系の原料ガスを用いることが好ましい。

【００１９】本発明において、前記上層側層間絶縁膜を
形成する際には、成膜温度が４５０℃以下の条件で行う
ことが好ましい。このように構成すると、上層側層間絶
縁膜より下層側にアルミニウムあるいはアルミニウム合
金からなる電極などが形成してあっても、このような温
度条件であれば、電極を損傷、劣化させない。

【００２０】また、本発明では、前記下層側層間絶縁膜
を形成する際には、成膜温度が８００℃前後の減圧ＣＶ
Ｄ法によってノンドープのシリケートガラスを形成して
もよい。

【００２１】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。なお、以下の説明では、半導体装置、
あるいは電気光学装置の一例として、アクティブマトリ
クス型の液晶装置に用いるアクティブマトリクス基板に
対して、本発明を適用した例を説明する。また、本発明
を適用したアクティブマトリクス基板でも、図１６を参
照して説明した構造と略同様な接続構造を採用している
ので、対応する部分には同一の符号を付して説明する。

【００２２】［液晶装置の全体構成］アクティブマトリ
クス型の液晶装置の構成および動作について、図１から
図３を参照して説明する。図１は、液晶装置の画像表示
領域を構成するためにマトリクス状に形成された複数の
画素における各種素子、および配線などの等価回路図で
ある。図２は、データ線、走査線、画素電極、遮光膜な
どが形成されたアクティブマトリクス基板において相隣
接する画素の平面図である。図３は、図２のＡ−Ａ′線
に相当する位置での断面、およびアクティブマトリクス
基板と対向基板との間に電気光学物質としての液晶を封
入した状態の断面を示す説明図である。なお、これらの
図においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。

【００２３】図１において、液晶装置の画像表示領域に
おいて、マトリクス状に形成された複数の画素の各々に
は、画素電極９ａ及び画素電極９ａを制御するための画
素スイッチング用のＴＦＴ３０が形成されており、画素
信号を供給するデータ線６ａが当該ＴＦＴ３０のソース
に電気的に接続されている。データ線６ａに書き込む画
素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給
する。また、ＴＦＴ３０のゲートには走査線３ａが電気
的に接続されており、所定のタイミングで、走査線３ａ
にパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順
に線順次で印加するように構成されている。画素電極９
ａは、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
そのオン状態とすることにより、データ線６ａから供給
される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定の
タイミングで書き込む。このようにして画素電極９ａを
介して液晶に書き込まれた所定レベルの画素信号Ｓ１、
Ｓ２、・・・Ｓｎは、後述する対向基板に形成された対
向電極との間で一定期間保持される。

【００２４】ここで、保持された画素信号がリークする
のを防ぐことを目的に、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０を付加する
ことがある。たとえば、画素電極９ａの電圧は、ソース
電圧が印加された時間よりも３桁も長い時間だけ蓄積容
量７０により保持される。これにより、電荷の保持特性
は改善され、コントラスト比の高い表示を行うことので
きる液晶装置が実現できる。なお、蓄積容量７０を形成
する方法としては、容量を形成するための配線である容
量線３ｂとの間に形成する場合、あるいは前段の走査線
３ａとの間に形成する場合もいずれであってもよい。

【００２５】図２において、液晶装置のアクティブマト
リクス基板上には、マトリクス状に複数の透明な画素電
極９ａ（点線部９ａ′により輪郭が示されている。）が
各画素毎に形成され、画素電極９ａの縦横の境界領域に
沿ってデータ線６ａ、走査線３ａおよび容量線３ｂが形
成されている。データ線６ａは、コンタクトホール５を
介してポリシリコン膜からなる半導体層１ａのうち後述
のソース領域に電気的に接続されており、画素電極９ａ
は、コンタクトホール８を介して半導体層１ａのうち後
述のドレイン領域に電気的に接続されている。また、半
導体層１ａのうち後述のチャネル形成用領域（図中右下
がりの斜線の領域）に対向するように走査線３ａが通っ
ている。

【００２６】図３に示すように、液晶装置１００は、ア
クティブマトリクス基板１０と、これに対向配置される
対向基板２０とを備えている。アクティブマトリクス基
板１０の基体は、石英基板や耐熱性ガラス板などの透明
基板１０ｂからなり、対向基板２０の基体もまた、石英
基板や耐熱性ガラス板などの透明基板２０ｂからなる。
アクティブマトリクス基板１０には、画素電極９ａが設
けられており、その上側には、ラビング処理等の所定の
配向処理が施された配向膜６４が形成されている。画素
電極９ａは、たとえばＩＴＯ（Indium Ti Oixde）膜等
の透明な導電性薄膜からなる。また、配向膜６４は、た
とえばポリイミド薄膜などの有機薄膜からなる。

【００２７】アクティブマトリクス基板１０には、各画
素電極９ａに隣接する位置に、各画素電極９ａをスイッ
チング制御する画素スイッチング用のＴＦＴ３０が形成
されている。ここに示すＴＦＴ３０は、ＬＤＤ（Lightl
y Doped Drain）構造を有しており、走査線３ａ、走査
線３ａから供給される走査信号の電界によりチャネルが
形成される半導体膜１ａのチャネル形成用領域１ａ′、
走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜
２、データ線６ａ、半導体層１ａの低濃度ソース領域１
ｂ並びに低濃度ドレイン領域１ｃ、および半導体層１ａ
の高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅ
を備えている。

【００２８】本形態において、データ線６ａは、アルミ
ニウム等の金属膜や金属シリサイド等の合金膜等から構
成されている。また、走査線３ａ、ゲート絶縁膜２およ
び下地保護膜１２の上には、高濃度ソース領域１ｄへ通
じるコンタクトホール５、および高濃度ドレイン領域１
ｅへ通じるコンタクトホール８が各々形成された下層側
層間絶縁膜４が形成されている。このソース領域１ｄへ
のコンタクトホール５を介して、アルミニウム膜からな
るデータ線６ａが高濃度ソース領域１ｄに電気的に接続
されている。さらに、データ線６ａ（ソース電極）およ
び下層側層間絶縁膜４の上には上層側層間絶縁膜７が形
成されている。ここで、画素電極９ａは、上層側層間絶
縁膜７の上に形成され、ゲート絶縁膜２、下層側層間絶
縁膜４および上層側層間絶縁膜７に形成されたコンタク
トホール８を介して高濃度ドレイン領域１ｅに接続され
ている。

【００２９】ここで、ＴＦＴ３０は、好ましくは上述の
ようにＬＤＤ構造をもつが、低濃度ソース領域１ｂおよ
び低濃度ドレイン領域１ｃに相当する領域に不純物イオ
ンの打ち込みを行わないオフセット構造を有していても
よい。また、ＴＦＴ３０は、ゲート電極３ａをマスクと
して高濃度で不純物イオンを打ち込み、自己整合的に高
濃度ソースおよびドレイン領域を形成したセルフアライ
ン型のＴＦＴであってもよい。

【００３０】本形態では、ＴＦＴ３０のゲート絶縁膜２
をゲート電極３ａに対向する位置から延設して誘電体膜
として用いるとともに、半導体１ａを延設して第１電極
１ｆとし、さらにこれらに対向する容量線３ｂの一部を
第２電極とすることにより、蓄積容量７０が構成されて
いる。すなわち、半導体１ａの高濃度ドレイン領域１ｅ
が、データ線６ａおよび走査線３ａの下にまで延設され
て、同じくデータ線６ａおよび走査線３ａに沿って延び
る容量線３ｂにゲート絶縁膜２（誘電体膜）を介して対
向配置されて、第１電極（半導体層）１ｆとされてい
る。

【００３１】また、本実施形態では、アクティブマトリ
クス基板１０の基体たる透明基板１０ｂと下地保護膜１
２の間には、各画素電極９ａの縦横の境界領域に沿って
不透明な高融点金属であるＴｉ（チタン）、Ｃｒ（クロ
ム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ
（モリブデン）、Ｐｂ（鉛）などからなる遮光膜１１ａ
（図２における左下がりの斜線領域）を形成してもよ
い。

【００３２】一方、対向基板２０には、その全面に渡っ
て対向電極２１が形成され、その表面には、ラビング処
理等の所定の配向処理が施された配向膜６５が形成され
ている。対向電極２１も、たとえば、ＩＴＯ膜などの透
明導電性薄膜からなる。また、対向基板２０の配向膜６
５も、ポリイミド薄膜などの有機薄膜からなる。対向基
板２０には、各画素の開口領域以外の領域に対向基板側
遮光膜２３がマトリクス状に形成されている。このた
め、対向基板２０の側からの入射光はＴＦＴ３０の半導
体層１ａのチャネル形成用領域１ａ′やＬＤＤ（Lightl
y Doped Drain ）領域１ｂ、１ｃに届くことはない。さ
らに、対向基板側の遮光膜２３は、コントラストの向上
などの機能を有する。

【００３３】このように構成したアクティブマトリクス
基板１０と対向基板２０とは、画素電極９ａと対向電極
２１とが対面するように配置され、かつ、これらの基板
間には、後述するシール材により囲まれた空間内に電気
光学物質としての液晶５０が封入され、挟持される。液
晶５０は、画素電極９ａからの電界が印加されていない
状態で配向膜により所定の配向状態をとる。液晶５０
は、例えば一種または数種のネマティック液晶を混合し
たものなどからなる。なお、シール材は、アクティブマ
トリクス基板１０と対向基板２０とをそれらの周辺で貼
り合わせるための光硬化樹脂や熱硬化性樹脂などからな
る接着剤であり、両基板間の距離を所定値とするための
グラスファイバー或いはガラスビーズ等のギャップ材が
配合されている。

【００３４】（層間絶縁膜の構成）図４は、コンタクト
ホール８を介して画素電極９ａとＴＦＴ３０の高濃度ド
レイン領域１ｅとが電気的に接続している部分の拡大断
面図である。

【００３５】このように構成したアクティブマトリクス
基板１０では、図４に示すように、画素スイッチング用
のＴＦＴ３０の高濃度ドレイン領域１ｅに対しては、ゲ
ート絶縁膜２、下層側層間絶縁膜４、および上層側層間
絶縁膜７を貫通するコンタクトホール８を介して画素電
極９ａが電気的に接続している。ここで、下層側層間絶
縁膜４と上層側層間絶縁膜７との層間には、アルミニウ
ム膜からなるデー線６ａが形成されている（図３を参
照。）。従って、ゲート絶縁膜２および下層側層間絶縁
膜４については、アルミニウム膜からなるデータ線６ａ
より先に形成するため、データ線６ａの融点などの制約
を受けないので、下層側層間絶縁膜４については、たと
えば、８００℃位の温度条件下での減圧ＣＶＤ法によ
り、ノンドープのシリケートガラスが用いられている。
これに対して、下層側層間絶縁膜７については、アルミ
ニウム膜からなるデータ線６ａより後に形成するので、
データ線６ａの融点よりかなり低めの温度で成膜するこ
とができ、かつ、下層側の凹凸を吸収して画素電極９ａ
をより平坦に形成するのに有利な絶縁膜を用いる必要が
ある。

【００３６】そこで、本形態では、上層側層間絶縁膜７
には、リンが多くて平坦化という面で優れているボロン
リンシリケートガラスを第２の絶縁膜７２（ボロン濃度
が約約２重量％、リン濃度が約７重量％）として用いて
いるが、その下層側には、この第２の絶縁膜７２と比較
してボロン濃度が高くてリン濃度の低いボロンリンシリ
ケートガラスからなる第１の絶縁膜７１（ボロン濃度が
約２〜３重量％、リン濃度が約２〜３重量％）が１００
ｎｍ以下、たとえば約４０ｎｍの膜厚で形成され、その
上に、厚いボロンリンシリケートガラスからなる第２の
絶縁膜７２がたとえば約６６００ｎｍの膜厚で形成され
ている。従って、上層側層間絶縁膜７において、下層側
層間絶縁膜４と接しているのは第１の絶縁膜７１であ
る。

【００３７】また、本形態の上層側絶縁膜７では、第２
の絶縁膜７２の上には、ボロンシリケートガラスからな
る第３の絶縁膜７３がたとえば約４０ｎｍの膜厚で形成
され、この第３の絶縁膜７３の上には、ノンドープのシ
リケートガラスからなる第４の絶縁膜７４がたとえば約
１００ｎｍの膜厚で形成されている。従って、本実施形
態では、第４の絶縁膜７４の上に画素電極９ａが形成さ
れている。ここで、第３の絶縁膜７３は、吸湿しやすい
ボロンリンシリケートガラスからなる第２の絶縁膜７２
を保護する機能を有している。また、ノンドープのシリ
ケートガラスからなる第４の絶縁膜７４は、後工程で行
う洗浄などからボロンシリケートガラスからなる第３の
絶縁膜７３を保護する機能を有している。

【００３８】また、本形態においては、ウエットエッチ
ングを行うと、下層側層間絶縁膜４よりも上層側層間絶
縁膜７においてエッチングが速く進行するのを利用し
て、コンタクトホール８を形成する際に、ドライエッチ
ングを行なった後、ウエットエッチングを行うことによ
り、コンタクトホール８の内周面８１を斜め上向きに形
成してある。このため、画素電極９ａがコンタクトホー
ル８内で途切れることがないので、画素電極９ａとＴＦ
Ｔ３０の高濃度ドレイン領域１ｅとの電気的な接続の信
頼性が高い。

【００３９】ここでは、第１の絶縁膜７１として、第２
の絶縁膜７２と比較してボロン濃度が高くてリン濃度の
低いボロンリンシリケートガラスを形成した例を説明し
たが、第１の絶縁膜７１としてボロンシリケートガラス
を形成しても略同様な効果を得ることができる。この場
合の構成は、第１の絶縁膜７１として、第２の絶縁膜７
２と比較してボロン濃度が高くてリン濃度の低いボロン
リンシリケートガラスを用いた場合と同様に表わされる
ので、その説明を省略する。

【００４０】（アクティブマトリクス基板の製造方法）
このように構成した液晶表示装置用のアクティブマトリ
クス基板１０の製造方法を図５ないし図９を参照して説
明する。

【００４１】図５ないし図９は、いずれも本形態のアク
ティブマトリクス基板１０の製造方法を示す工程断面図
であり、図２のＡ−Ａ′線に相当する。

【００４２】図５（ａ）に示すように、アクティブマト
リクス基板１０の基体たる透明基板１０ａを用意する。
この透明基板１０ａについては、縦型拡散炉内などで、
Ｎ₂（窒素）などの不活性ガス雰囲気、かつ、約９００
℃〜約１３００℃の高温雰囲気中で熱処理を行い、後に
実施される高温プロセスにおいて歪みが少なくなるよう
に前処理しておく。すなわち、製造プロセスにおける最
高温度に合わせて予め透明基板１０ａを最高温度と同等
の温度か、あるいはそれ以上の温度で熱処理しておく。
たとえば、製造プロセスにおける最高温度が１１５０℃
であれば、この前処理工程では透明基板１０ａを１１５
０℃位で３０秒から３０分間、加熱する。ここで、１１
５０℃という温度は、透明基板１０ａを構成する材料の
歪点に近い温度である。

【００４３】次に、図５（ｂ）に示すように、透明基板
１０ａの全面に、不透明な高融点金属であるＴｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂなどの金属単体あるいは合金
をスパッタ等により、１０００ｎｍ〜３０００ｎｍ程度
の層厚で形成した後（成膜工程）、この金属膜上にフォ
トリソグラフィ技術を用いてレジストマスクを形成し、
このレジストマスクを介して金属膜に対しエッチングを
行うことにより、遮光膜１１ａを形成しても良い。な
お、遮光膜１１ａは、少なくともＴＦＴ３０の半導体層
のうちチャンネル領域１ａ、低濃度ソース領域１ｂ、低
濃度ドレイン領域１ｃ、を透明基板１０ｂの裏面から見
て覆うように形成すると良い。

【００４４】次に、図５（ｃ） に示すように、遮光膜
１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ノンドープのシリケートガラス、リンシリ
ーケートガラス）、ボロンシリケートガラス、ボロンリ
ンシリケートガラスなどのシリケートガラス膜、窒化シ
リコン膜や酸化シリコン膜等からなる下地保護膜１２を
形成する。下地保護膜１２の層厚は、約５００ｎｍ〜１
５０００ｎｍ、好ましくは約６０００ｎｍ〜８０００ｎ
ｍの厚さとなる。或いは、減圧ＣＶＤ法等により高温酸
化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００
ｎｍの比較的薄い厚さに堆積し、厚さ約２０００ｎｍの
多層構造を持つ下地保護膜１２を形成しても良い。更
に、このようなシリケートガラス膜に重ねて又は代え
て、ＳＯＧ（スピンオンガラス：紡糸状ガラス）をスピ
ンコートして又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を施すことに
より、平坦な膜を形成しても良い。このように、下地保
護膜１２の上面をスピンコート処理又はＣＭＰ処理によ
り平坦化しておけば、その上に後でＴＦＴ３０を形成し
やすいという利点がある。

【００４５】次に、図６（ａ） に示すように、下地保
護膜１２の上に、約４５０℃〜約５５０℃、好ましくは
約５００℃の比較的低温環境中で、流量約４００ｃｃ／
ｍｉｎ〜約６００ｃｃ／ｍｉｎのモノシランガス、ジシ
ランガス等を用いた減圧ＣＶＤ（例えば、圧力が約２０
Ｐａ〜４０ＰａのＣＶＤ）により、アモルファスシリコ
ン膜を形成する。その後、約６００℃〜約７００℃にて
約１時間〜約１０時間、好ましくは、約４時間〜約６時
間のアニール処理を窒素雰囲気中で施することにより、
ポリシリコン膜１を約５００ｎｍ〜約２０００ｎｍの厚
さ、好ましくは約１０００ｎｍの厚さとなるまで固相成
長させる。

【００４６】この際、画素スイッチング用のＴＦＴ３０
をｎチャネル型とする場合には、当チャネル形成用領域
にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）など
のＶ族元素のドーパンドを僅かにイオン注入等によりド
ープしてもよい。また、画素スイッチング用ＴＦＴ３０
をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ
（ガリウム）、Ｉｎ（インジウム）などのIII 族元素の
ドーパンドを僅かにイオン注入等によりドープしても良
い。なお、アモルファスシリコン膜を経ないで、減圧Ｃ
ＶＤ法等によりポリシリコン膜１を直接形成しても良
い。あるいは、減圧ＣＶＤ法等により堆積したポリシリ
コン膜にシリコンイオンを打ち込んで一旦非晶質化（ア
モルファス化）し、その後アニール処理等により再結晶
化させてポリシリコン膜１を形成しても良い。

【００４７】次に、図６（ｂ）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、図２に示し
たパターンの半導体層１ａを形成する。すなわち、デー
タ線６ａ下で容量線３ｂが形成される領域、および走査
線３ａに沿って容量線３ｂが形成される領域には、ＴＦ
Ｔ３０を構成する半導体層１ａから延設された第１電極
１ｆを形成する。

【００４８】次に、図６（ｃ）に示すように、ＴＦＴ３
０を構成する半導体層１ａと共に第１電極１ｆを約９０
０℃〜約１３００℃の温度、好ましくは約１１５０℃の
温度により熱酸化することにより、約３００ｎｍの比較
的薄い熱酸化シリコン膜を形成する。

【００４９】次に、減圧ＣＶＤ法等により高温酸化シリ
コン膜（ＨＴＯ膜）や窒化シリコン膜を約５００ｎｍの
比較的薄い厚さに堆積し、多層構造を持つゲート絶縁膜
２、および蓄積容量形成用の誘電体膜を形成する。この
結果、第１電極１ｆの厚さは、約３００ｎｍ〜約１５０
０ｎｍの厚さ、好ましくは約３５０ｎｍ〜約５００ｎｍ
の厚さとなり、容量形成用の誘電体膜（ゲート絶縁膜
２）の厚さは、約２００ｎｍ〜約１５００ｎｍの厚さ、
好ましくは約３００ｎｍ〜約１０００ｎｍの厚さとな
る。ここで、ポリシリコン膜１は、約１１５０℃の温度
条件下での熱酸化のみで単一層構造を持つゲート絶縁膜
２を形成してもよい。

【００５０】また、ポリシコン層１のうち、第１電極１
ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量
約３×１０¹²／ｃｍ² でドープして低抵抗化させてお
く。

【００５１】次に、図６（ｄ）に示すように、減圧ＣＶ
Ｄ法等によりポリシリコン膜３を堆積した後、リン
（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又
は、Ｐイオンをポリシリコン膜３の成膜と同時に導入し
たドープドシリコン膜を用いても良い。

【００５２】次に、図７（ａ）に示すように、レジスト
マスクを用いたフォトリソグラフィ工程、エッチング工
程等により、図２に示したパターンの走査線３ａおよび
容量線３ｂを形成する。これらの容量線３ｂおよび走査
線３ａの層厚は、例えば、約３５００ｎｍである。

【００５３】次に、図７（ｂ）に示すように、図３に示
したＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦ
Ｔとする場合、半導体層１ａに、まず低濃度ソース領域
１ｂおよび低濃度ドレイン領域１ｃを形成するために、
走査線３ａを拡散マスクとして、ＰなどのＶ族元素のド
ーパント２００を低濃度で（例えば、Ｐイオンを１×１
０¹³／ｃｍ² 〜３×１０¹³／ｃｍ² のドース量にて）ド
ープする。これにより走査線３ａ下の半導体層１ａは、
チャネル形成用領域１ａ′となる。この不純物のドープ
により容量線３ｂおよび走査線３ａも低抵抗化される。

【００５４】続いて、図７（ｃ）に示すように、ＴＦＴ
３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域
１ｅを形成するために、走査線３ａよりも幅の広いマス
クでレジストマスク２０２を走査線３ａ上に形成した
後、同じくＰなどのＶ族元素のドーパンド２０１を高濃
度でドープする。また、ＴＦＴ３０をｐチャネル型とし
ても良い。なお、低濃度のドープを行わずに、オフセッ
ト構造のＴＦＴとしても良く、走査線３ａ（ゲート電
極）をマスクとして、Ｐイオン、Ｂイオン等を用いたイ
オン注入技術によりセルフアライン型のＴＦＴとしても
良い。この不純物のドープにより容量線３ｂおよび走査
線３ａはさらに低抵抗化する。

【００５５】次に、図７（ｄ）に示すように、ＴＦＴ３
０における走査線３ａ、容量線３ｂおよび走査線３ａを
覆うように、例えば、原料ガスとしてＴＥＯＳ−Ｏ
_３（オゾン）を用い、温度条件を約８００℃に設定した
減圧ＣＶＤ法によって、ノンドープのシリケートガラス
からなる下層側層間絶縁膜４を形成する。下層側層間絶
縁膜４の層厚は、約５０００ｎｍ〜約１５０００ｎｍが
好ましい。

【００５６】次に、高濃度ソース領域１ｄおよび高濃度
ドレイン領域１ｅを活性化するために、約１０００℃の
アニール処理を２０分程度行った後、図７（ｅ）に示す
ように、データ線３１に対するコンタクトホール５を、
反応性イオンエッチング、反応性イオンビームエッチン
グ等のドライエッチング、あるいはウエットエッチング
により形成する。

【００５７】次に、図８（ａ）に示すように、第１層間
絶縁層４の上に、スパッタ処理等により、アルミニウム
膜６を、約１０００ｎｍ〜約５０００ｎｍの厚さ、好ま
しくは約３０００ｎｍに堆積する。

【００５８】次に、図８（ｂ）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、データ線６
ａを形成する。

【００５９】次に、図８（ｃ）に示すように、データ線
６ａ上を覆うように上層側層間絶縁膜７を形成する。こ
の上層側層間絶縁膜７の層厚は、全体で約５０００ｎｍ
〜約１５０００ｎｍが好ましい。この工程の詳細な内容
は、図１１を参照して後述する。

【００６０】次に、コンタクトホール８を形成するため
のレジストマスク８ｂを形成する。

【００６１】次に、レジストマスク８ｂを介して上層側
層間絶縁膜７をエッチングして、図９（ａ）に示すよう
に、ＴＦＴ３０において、画素電極９ａと高濃度ドレイ
ン領域１ｅとを電気的接続するためのコンタクトホール
８を形成する。この工程の詳細な内容は、図１１を参照
して後述する。

【００６２】次に、図９（ｂ）に示すように、上層側層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５００ｎｍ〜約２０００ｎｍ
の厚さに堆積する。

【００６３】次に、フォトリソグラフィ工程、エッチン
グ工程等により透明導電性薄膜９をパターニングして、
図９（ｃ）に示すように、画素電極９ａを形成する。な
お、液晶装置１００を反射型の液晶表示装置に用いる場
合には、アルミニウムなどの反射率の高い不透明な材料
から画素電極９ａを形成する。

【００６４】次に、画素電極９ａに上にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜（図示せず。）が形成される。

【００６５】（上層側層間絶縁膜７およびコンタクトホ
ール８の形成工程の詳細説明）図１０（ａ）〜（ｅ）
は、上層側層間絶縁膜７の形成工程を拡大して示す工程
断面図である。図１１（ａ）〜（ｃ）は、コンタクトホ
ール８の形成工程を拡大して示す工程断面図である。

【００６６】図８（ｃ）を参照して説明した上層側層間
絶縁膜７の形成工程では、まず、図１０（ａ）に示すよ
うに形成されたノンドープのシリケートガラスからなる
下層側層間絶縁膜４の上に、図１０（ｂ）に示すよう
に、例えば、原料ガスとして、ＴＥＯＳ−Ｏ_３（オゾ
ン）に、ＴＥＢなどの有機ボロンと、ＴＭＰＯなどの有
機リンを加えた混合ガスを用い、成膜温度を約３８０℃
に設定した常圧ＣＶＤ法により、後で形成する第２の絶
縁膜７２よりもボロン濃度が高くてリン濃度の低いボロ
ンリンシリケートガラスからなる第１の絶縁膜７１を１
００ｎｍ以下、たとえば約４０ｎｍの膜厚で形成する。
ここで、原料ガスとして、オゾン濃度を８０ｇ／ｍ^３と
し、キャリア（窒素ガス）の流量を１８Ｌ（ＳＬＭ）と
し、有機シリコンとしてのＴＥＯＳのバブリング流量を
２．５ＳＬＭとし、有機ボロンとしてのＴＥＢのバブリ
ング流量を１．８ＳＬＭとし、有機リンとしてのＴＭＯ
Ｐのバブリング流量を０．５ＳＬＭとしたとき、第１の
絶縁膜７１のボロン濃度は約４〜５重量％であり、リン
濃度も約２〜３重量％であった。

【００６７】次に、図１０（ｃ）に示すように、第１の
絶縁膜７１の表面に、例えば、原料ガスとして、ＴＥＯ
Ｓ−Ｏ_３（オゾン）に、ＴＥＢなどの有機ボロンと、Ｔ
ＭＰＯなどの有機リンを加えた混合ガスを用い、成膜温
度を約３８０℃に設定した常圧ＣＶＤ法により、ボロン
濃度およびリン濃度が通常のボロンリンシリケートガラ
スからなる第２の絶縁膜７２をたとえば約６６００ｎｍ
の膜厚で形成する。ここで、原料ガスとして、オゾン濃
度を８０ｇ／ｍ^３とし、キャリア（窒素ガス）の流量を
１８Ｌ（ＳＬＭ）とし、有機シリコンとしてのＴＥＯＳ
のバブリング流量を２．５ＳＬＭとし、有機ボロンとし
てのＴＥＢのバブリング流量を０．９ＳＬＭとし、有機
リンとしてのＴＭＯＰのバブリング流量を２．０ＳＬＭ
としたとき、第２の絶縁膜７１のボロン濃度は約２重量
％であり、リン濃度は約７重量％であった。

【００６８】次に、図１０（ｄ）に示すように、第３の
絶縁膜７３の上に、例えば、原料ガスとして、ＴＥＯＳ
−Ｏ_３（オゾン）に、ＴＥＢなどの有機ボロンを加えた
混合ガスを用い、成膜温度を約３８０℃に設定した常圧
ＣＶＤ法により、ボロンシリケートガラスからなる第３
の絶縁膜７３をたとえば約４０ｎｍの膜厚で形成する。

【００６９】次に、図１０（ｅ）に示すように、第４の
絶縁膜７４の表面に、例えば、原料ガスとして、ＴＥＯ
Ｓ−Ｏ_３（オゾン）を用い、成膜温度を約３８０℃に設
定した常圧ＣＶＤ法により、ノンドープのシリケートガ
ラスからなる第４の絶縁膜７４をたとえば約１００ｎｍ
の膜厚で形成する。

【００７０】このようにして上層側層間絶縁膜７を形成
した後、図１１（ａ）に示すように、コンタクトホール
８を形成するためのレジストマスク８ｂを形成した後、
本形態では、反応性イオンエッチング、反応性イオンビ
ームエッチング等のドライエッチングを行う。このよう
な異方性エッチングを行うと、図１１（ｂ）に示すよう
に、開孔形状がマスク形状とほぼ同じのコンタクトホー
ル８を形成できる。

【００７１】次に、本形態では、レジストマスク８ｂを
介してウエットエッチングを行う。その結果、下層側層
間絶縁膜４よりも上層側層間絶縁膜７においてエッチン
グが速く進行し、コンタクトホール８の内周面８１は、
斜め上向きにエッチングされる。

【００７２】このため、本形態によれば、図４を参照し
て説明したように、画素電極９ａがコンタクトホール８
内で途切れることがないので、画素電極９ａとＴＦＴ３
０の高濃度ドレイン領域１ｅとの電気的な接続の信頼性
が高い。

【００７３】また、本形態では、下層側層間絶縁膜４お
よび上層側層間絶縁膜７に対してコンタクトホール８を
形成する際に、たとえウエットエッチングを行っても、
上層側層間絶縁膜８が下層側層間絶縁膜４に直接、接し
ているのは、第２の絶縁膜７２と比較してボロン濃度が
高く、リン濃度が低いボロンリンシリケートガラスから
なる第１の絶縁膜７１であり、この第１の絶縁膜７１
は、通常のボロンリンシリケートガラスからなる第２の
絶縁膜７２と比較して下層側層間絶縁膜４に対する密着
性が高く、かつ、エッチング速度が遅い。従って、コン
タクトホール８を形成する際に、ウエットエッチングを
用いても、下層側層間絶縁膜４と上層側層間絶縁膜７と
の境界面に沿ってエッチングが進行しない。それ故、下
層側層間絶縁膜４と上層側層間絶縁膜７との境界面に
は、図１６（ｂ）を参照して説明したようなＶ字形状の
切り込みなどが形成されないので、上層側層間絶縁膜７
の表面に形成した画素電極９ａは、コンタクトホール８
内で断線することなく、ＴＦＴ３０の高濃度ドレイン領
域１ｅに確実に電気的接続する。また、第１の絶縁膜７
１は、リン濃度が低いため、平坦化という面で劣ってい
ても、その表面側にはリンの濃度が高くて平坦化に有利
なボロンリンシリケートガラスからなる第２の絶縁膜７
２を形成するので、上層側層間絶縁膜７全体としては平
坦化という面で支障がない。よって、信頼性の高いアク
ティブマトリクス基板１０を形成することができる。

【００７４】また、常圧ＣＶＤ法で成膜する際の原料ガ
スとして、ＴＥＯＳ−Ｏ_３（オゾン）系を用いたので、
段差被覆性に優れているという利点もある。

【００７５】ここでは、第１の絶縁膜７１として、第２
の絶縁膜７２と比較してボロン濃度が高くてリン濃度の
低いボロンリンシリケートガラスを形成した例を説明し
たが、第１の絶縁膜７１としてボロンシリケートガラス
を形成しても略同様な効果を得ることができる。この場
合の構成も、第１の絶縁膜７１として、第２の絶縁膜７
２と比較してボロン濃度が高くてリン濃度の低いボロン
リンシリケートガラスを用いた場合と同様に表わされる
ので、その説明を省略する。

【００７６】（成膜装置の構成）図１２および図１３は
それぞれ、図１０に示す上層側層間絶縁膜の形成工程に
用いる各常圧ＣＶＤ装置の一例を示す説明図である。

【００７７】このような複層構造の上層側層間絶縁膜７
を形成するにあたっては、図１２に示す常圧ＣＶＤ装置
のように、同一の成膜室２０１内で、ガス供給管２０２
から供給される原料ガスの組成を順次切り換えて、図１
０を参照して説明した第１ないし第４の絶縁膜７１〜７
４を形成する方法がある。

【００７８】また、図１３に示す常圧ＣＶＤ装置のよう
に、組成の異なる原料ガスが供給される複数の成膜室２
０３〜２０６を有し、ロボットアーム２０７で基板を成
膜室２０３〜２０６に順送りに搬入し、それぞれの成膜
室２０３〜２０６において、第１ないし第４の絶縁膜７
１〜７４を形成する各種のシリケートガラスを順位形成
してもよい。

【００７９】［液晶装置の構成］以上の方法により製造
したアクティブマトリクス基板１０を用いた液晶装置１
００の全体構成を図１４および図１５を参照して説明す
る。なお、図１４は、液晶装置１００をその上に形成さ
れた各構成要素と共に対向基板２０の側から見た平面図
であり、図１５は、対向基板２０を含めて示す図１４の
Ｈ−Ｈ′断面図である。

【００８０】図１４において、アクティブマトリクス基
板１０の上には、シール材５２がその縁に沿って設けれ
らており、その内側領域には、遮光性材料からなる額縁
５３が形成されている。シール材５２の外側の領域に
は、データ線駆動回路１０１および実装端子１０２がア
クティブマトリクス基板１０の一辺に沿って設けられて
おり、走査線駆動回路１０４が、この一辺に隣接する２
辺に沿って形成されている。走査線に供給される走査信
号の遅延が問題にならないのならば、走査線駆動回路１
０４は片側だけでも良いことは言うまでもない。更にア
クティブマトリクス基板１０の残る一辺には、画像表示
領域の両側に設けられた走査線駆動回路１０４間をつな
ぐための複数の配線１０５が設けられており、更に、額
縁５３の下などを利用して、プリチャージ回路や検査回
路が設けられることもある。また、対向基板２０のコー
ナー部の少なくとも１箇所においては、アクティブマト
リクス基板１０と対向基板２０との間で電気的導通をと
るための上下導通材１０６が形成されている。そして、
図１５に示すように、図１４に示したシール材５２とほ
ぼ同じ輪郭をもつ対向基板２０が当該シール材５２によ
りアクティブマトリクス基板１０に固着されている。

【００８１】このように形成した液晶装置は、たとえ
ば、投射型液晶表示装置（液晶プロジェクタ）において
使用される。この場合、３枚の液晶装置１００がＲＧＢ
用のライトバルブとして各々使用され、各液晶装置１０
０の各々には、ＲＧＢ色分解用のダイクロイックミラー
を介して分解された各色の光が投射光として各々入射さ
れることになる。従って、前記した各形態の液晶装置１
００にはカラーフィルタが形成されていない。但し、対
向基板２０において各画素電極９ａに対向する領域にＲ
ＧＢのカラーフィルタをその保護膜とともに形成するこ
とにより、投射型液晶表示以外にも、カラー液晶テレビ
などといったカラー液晶表示装置を構成することができ
る。さらに、対向基板２０に対して、各画素に対応する
ようにマイクロレンズを形成することにより、入射光の
画素電極９ａに対する集光効率を高めることができるの
で、明るい表示を行うことができる。さらにまた、対向
基板２０に何層もの屈折率の異なる干渉層を積層するこ
とにより、光の干渉作用を利用して、ＲＧＢ色をつくり
出すダイクロイックフィルタを形成してもよい。このダ
イクロイックフィルタ付きの対向基板によれば、より明
るいカラー表示を行うことができる。

【００８２】［その他の実施の形態］なお、本発明は、
アクティブマトリクス基板だけでなく、ＬＳＩなど、各
種の半導体装置、あるいは液晶装置だけでなくエレクト
ロフミネッセンス等各種電気光学装置に適用することが
できる。

【００８３】

【発明の効果】以上のとおり、本発明では、下層側層間
絶縁膜および上層側層間絶縁膜に対してコンタクトホー
ルを形成する際に、たとえウエットエッチングを行って
も、上層側層間絶縁膜が下層側層間絶縁膜に直接、接し
ているのは、第２の絶縁膜に用いたボロンリンシリケー
トガラスと比較して下層側層間絶縁膜に対する密着性が
高く、かつ、エッチング速度が遅いシリケートガラスか
らなる第１の絶縁膜である。従って、コンタクトホール
を形成する際に、ウエットエッチングを用いても、下層
側層間絶縁膜と上層側層間絶縁膜との境界面に沿ってエ
ッチングが進行しない。それ故、下層側層間絶縁膜と上
層側層間絶縁膜との境界面にＶ字形状の切り込みなどが
形成されないので、上層側層間絶縁膜の上に形成した電
極は、コンタクトホール内で断線することなく、導電領
域に電気的接続する。よって、信頼性の高い半導体装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明を適用した液晶表示装置用の液晶装置に
おいて、マトリクス状に配置された複数の画素に形成さ
れた各種素子、配線などの等価回路図である。

【図２】図１に示す液晶装置において、アクティブマト
リクス基板に形成された各画素の構成を示す平面図であ
る。

【図３】本発明の実施の形態１に係る液晶装置における
図２のＡ−Ａ′線に相当する位置での断面図である。

【図４】図３に示すアクティブマトリクス基板におい
て、画素電極とＴＦＴのドレイン領域とをコンタクトホ
ールを介して電気的に接続する部分を拡大して示す断面
図である。

【図５】（ａ）〜（ｃ）は、図３に示すアクティブマト
リクス基板の製造方法を示す工程断面図である。

【図６】（ａ）〜（ｄ）は、図３に示すアクティブマト
リクス基板の製造方法において、図６に示す工程に続い
て行う各工程の工程断面図である。

【図７】（ａ）〜（ｅ）は、図３に示すアクティブマト
リクス基板の製造方法において、図６に示す工程に続い
て行う各工程の工程断面図である。

【図８】（ａ）〜（ｃ）は、図３に示すアクティブマト
リクス基板の製造方法において、図７に示す工程に続い
て行う各工程の工程断面図である。

【図９】（ａ）〜（ｃ）は、図３に示すアクティブマト
リクス基板の製造方法において、図８に示す工程に続い
て行う各工程の工程断面図である。

【図１０】（ａ）〜（ｅ）は、図８（ｃ）に示す上層側
層間絶縁膜の形成工程を拡大して示す工程断面図であ
る。

【図１１】（ａ）〜（ｃ）は、図８（ｃ）に示す上層側
層間絶縁膜の形成工程の後に行うコンタクトホールの形
成工程を拡大して示す工程断面図である。

【図１２】図１０に示す上層側層間絶縁膜の形成工程に
用いる常圧ＣＶＤ装置の一例を示す説明図である。

【図１３】図１０に示す上層側層間絶縁膜の形成工程に
用いる別の常圧ＣＶＤ装置の一例を示す説明図である。

【図１４】液晶装置を対向基板の側からみたときの平面
図である。

【図１５】図１４のＨ−Ｈ′線における断面図である。

【図１６】（ａ）、（ｂ）はそれぞれ、従来のアクティ
ブマトリクス基板において、画素電極とＴＦＴのドレイ
ン領域とをコンタクトホールを介して電気的に接続する
部分を拡大して示す断面図、およびその問題点を示す説
明図である。

【符号の説明】

１ａ 半導体層 １ａ′ チャネル形成用領域 １ｂ 低濃度ソース領域 １ｃ 低濃度ドレイン領域 １ｄ 高濃度ソース領域 １ｅ 高濃度ドレイン領域 ２ ゲート絶縁膜 ３ａ 走査線 ５、８ コンタクトホール ６ａ データ線 ７ 上層側層間絶縁膜 ９ａ 画素電極 １０ アクティブマトリクス基板 １１ａ 遮光膜 １２ 下地保護膜 ２０ 対向基板 ２３ 対向基板側遮光膜 ３０ 画素スイッチング用のＴＦＴ ５０ 液晶 ５３ 額縁 ７０ 蓄積容量 ７１ 上層側層間絶縁膜を構成する第１の絶縁膜 ７２ 上層側層間絶縁膜を構成する第２の絶縁膜 ７３ 上層側層間絶縁膜を構成する第３の絶縁膜 ７４ 上層側層間絶縁膜を構成する第４の絶縁膜 １００ 液晶装置

フロントページの続き Ｆターム(参考） 2H092 GA24 GA29 HA15 JA24 JA34 JA46 JB22 JB51 JB58 JB69 KB25 MA07 MA13 MA18 MA19 MA27 MA29 MA41 NA15 NA17 NA25 PA01 PA08 RA05 5F110 AA03 AA17 AA18 BB01 CC02 DD02 DD03 DD06 DD12 DD13 DD14 DD24 FF02 FF03 FF23 GG02 GG13 GG24 GG25 GG32 GG34 GG47 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL05 HL07 HL23 HM14 HM15 HM17 HM18 NN03 NN04 NN22 NN35 NN44 NN46 NN72 PP10 PP33 QQ05 QQ11 QQ19 QQ30

Claims (16)

【特許請求の範囲】
1. 【請求項１】 導電領域と、該導電領域の表面に形成さ
   れた下層側層間絶縁膜と、該下層側層間絶縁膜の上に形
   成された上層側層間絶縁膜と、該上層側層間絶縁膜およ
   び前記下層側層間絶縁膜に形成されたコンタクトホール
   を介して、前記上層側層間絶縁膜の上に形成された電極
   が前記導電領域に電気的に接続する半導体装置におい
   て、 前記上層側絶縁膜は、少なくとも、前記下層側層間絶縁
   膜の上に形成された第１の絶縁膜と、該第１の絶縁膜の
   上に形成されたボロンリンシリケートガラスからなる第
   ２の絶縁膜とを備え、 前記第１の絶縁膜は、前記第２の絶縁膜よりも薄くて該
   第２の絶縁膜を形成するボロンリンシリケートガラスよ
   りもエッチング速度が遅いドープトシリケートガラスで
   あることを特徴とする半導体装置。
2. 【請求項２】 導電領域と、該導電領域の上に形成され
   た下層側層間絶縁膜と、該下層側層間絶縁膜の上に形成
   された上層側層間絶縁膜と、該上層側層間絶縁膜および
   前記下層側層間絶縁膜に形成されたコンタクトホールを
   介して、前記上層側層間絶縁膜の上に形成された電極が
   前記導電領域に電気的に接続する半導体装置において、 前記上層側絶縁膜は、少なくとも、前記下層側層間絶縁
   膜の上に形成された第１の絶縁膜と、該第１の絶縁膜の
   上に形成されたボロンリンシリケートガラスからなる第
   ２の絶縁膜とを備え、 前記第１の絶縁膜は、前記第２の絶縁膜よりも薄くて該
   第２の絶縁膜を形成するボロンリンシリケートガラスよ
   りもシリケートガラスに対する密着性の高いドープトシ
   リケートガラスであることを特徴とする半導体装置。
3. 【請求項３】 請求項１または２において、前記第１の
   絶縁膜は、前記第２の絶縁膜と比較してボロン濃度が高
   くてリン濃度の低いボロンリンシリケートガラスである
   ことを特徴とする半導体装置。
4. 【請求項４】 請求項１または２において、前記第１の
   絶縁膜は、ボロンシリケートガラスであることを特徴と
   する半導体装置。
5. 【請求項５】 請求項１ないし４のいずれかにおいて、
   前記下層側層間絶縁膜は、ノンドープのシリケートガラ
   スであることを特徴とする半導体装置。
6. 【請求項６】 請求項１ないし５のいずれかにおいて、
   前記上層側層間絶縁膜は、前記第２の絶縁膜の上に形成
   されたボロンシリケートガラスからなる第３の絶縁膜
   と、該第３の絶縁膜の上に形成されたノンドープのシリ
   ケートガラスからなる第４の絶縁膜を備えていることを
   特徴とする半導体装置。
7. 【請求項７】 請求項１ないし６のいずれかにおいて、
   前記上層側層間絶縁膜よりも下層側には、アルミニウム
   またはアルミニウム合金からなる電極または配線を備え
   ていることを特徴とする半導体装置。
8. 【請求項８】 請求項１ないし６のいずれかにおいて、
   前記導電領域は、薄膜トランジスタのソース領域および
   ドレイン領域の少なくとも一方であることを特徴とする
   半導体装置。
9. 【請求項９】 請求項８に規定する半導体装置の接続構
   造を用いたアクティブマトリクス基板であって、該アク
   ティブマトリクス基板上には走査線と、データ線と、前
   記走査線とデータ線に接続された薄膜トランジスタと、
   前記薄膜トランジスタに接続された画素電極とを有し、
   前記電極は、前記コンタクホールを介して前記薄膜トラ
   ンジスタのドレイン領域に電気的に接続する画素電極で
   あることを特徴とするアクティブマトリクス基板。
10. 【請求項１０】 請求項９に規定するアクティブマトリ
    クス基板を用いた電気光学装置であって、前記画素電極
    に電気光学物質を介して対向する共通電極を備えること
    を特徴とする電気光学装置。
11. 【請求項１１】 請求項１ないし８のいずれかに規定す
    る半導体装置の製造方法において、前記下層側層間絶縁
    膜および前記上層側層間絶縁膜を形成した後、前記コン
    タクトホールを形成する際には、ドライエッチングを行
    なった後、ウエットエッチングを行うことを特徴とする
    半導体装置の製造方法。
12. 【請求項１２】 請求項１ないし８のいずれかに規定す
    る半導体装置の製造方法において、前記上層側層間絶縁
    膜を形成する際には、同一の成膜室内で原料ガスの組成
    を切り換えながら成膜を連続的に行うことにより、各シ
    リケートガラスを連続的に形成していくことを特徴とす
    る半導体装置の製造方法。
13. 【請求項１３】 請求項１ないし８のいずれかに規定す
    る半導体装置の製造方法において、前記上層側層間絶縁
    膜を形成する際には、原料ガスの組成が異なる複数の成
    膜室で順次、成膜を行うことにより、各シリケートガラ
    スからなる絶縁膜を連続的に形成していくことを特徴と
    する半導体装置の製造方法。
14. 【請求項１４】 請求項１１ないし１３のいずれかにお
    いて、前記上層側層間絶縁膜を形成する際には、テトラ
    エチル・オルソシリケート−オゾン系の原料ガスを用い
    ることを特徴とする半導体装置の製造方法。
15. 【請求項１５】 請求項１１ないし１４のいずれかにお
    いて、前記上層側層間絶縁膜を形成する際には、成膜温
    度が４００℃以下の条件で行うことを特徴とする半導体
    装置の製造方法。
16. 【請求項１６】 請求項１１ないし１５のいずれかにお
    いて、前記下層側層間絶縁膜を形成する際には、成膜温
    度が８００℃以上の減圧ＣＶＤ法によるノンドープのシ
    リケートガラスを形成することを特徴とする半導体装置
    の製造方法。