JPH09171183A - 液晶表示装置及びその作製方法 - Google Patents
液晶表示装置及びその作製方法Info
- Publication number
- JPH09171183A JPH09171183A JP34922795A JP34922795A JPH09171183A JP H09171183 A JPH09171183 A JP H09171183A JP 34922795 A JP34922795 A JP 34922795A JP 34922795 A JP34922795 A JP 34922795A JP H09171183 A JPH09171183 A JP H09171183A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- spacers
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 生産歩留りが高く信頼性の高いアクティブマ
トリクス型液晶表示デバイスを得る。 【構成】 液晶材に周辺駆動回路が接するアクティブマ
トリクス型液晶表示デバイスにおいて、画素領域より周
辺駆動回路領域のスペーサの散布密度を小さくすること
で、周辺駆動回路への損傷を少なくすることができ、生
産歩留りの向上や装置の信頼性を高めることができる。
トリクス型液晶表示デバイスを得る。 【構成】 液晶材に周辺駆動回路が接するアクティブマ
トリクス型液晶表示デバイスにおいて、画素領域より周
辺駆動回路領域のスペーサの散布密度を小さくすること
で、周辺駆動回路への損傷を少なくすることができ、生
産歩留りの向上や装置の信頼性を高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、画素薄膜トランジ
スタと周辺駆動回路薄膜トランジスタが同一基板上に存
在するアクティブマトリクス型液晶表示装置の構成に関
する。
スタと周辺駆動回路薄膜トランジスタが同一基板上に存
在するアクティブマトリクス型液晶表示装置の構成に関
する。
【０００２】
【従来の技術】従来のアクティブマトリクス型液晶表示
装置を構成するパネルの状態を図４に示す。図４から明
らかなように、画素領域４０４は対向基板４０５及び封
止材４０２（シール材ともいう）で取り囲まれているの
に対して、周辺駆動回路領域４０３の薄膜トランジスタ
（以下ＴＦＴと称する）は大気に剥き出しの構成となっ
ていた。
装置を構成するパネルの状態を図４に示す。図４から明
らかなように、画素領域４０４は対向基板４０５及び封
止材４０２（シール材ともいう）で取り囲まれているの
に対して、周辺駆動回路領域４０３の薄膜トランジスタ
（以下ＴＦＴと称する）は大気に剥き出しの構成となっ
ていた。
【０００３】このため、パネル組立工程中のアクティブ
マトリクス型液晶表示装置の基板の取り扱いには細心の
注意が必要であった。このような状況において、その製
造プロセスにおいて、取り扱いが楽なアクティブマトリ
クス型液晶表示装置の形態が望まれていた。
マトリクス型液晶表示装置の基板の取り扱いには細心の
注意が必要であった。このような状況において、その製
造プロセスにおいて、取り扱いが楽なアクティブマトリ
クス型液晶表示装置の形態が望まれていた。
【０００４】さらに、画素領域上には対向基板４０５が
存在しており、結果的に画素領域が保護されている形と
なっている。しかし、周辺駆動回路は薄い酸化膜で覆わ
れているのみであり、耐湿性や汚染に対して弱くなって
いるのが実態で、信頼性の点からも問題があった。
存在しており、結果的に画素領域が保護されている形と
なっている。しかし、周辺駆動回路は薄い酸化膜で覆わ
れているのみであり、耐湿性や汚染に対して弱くなって
いるのが実態で、信頼性の点からも問題があった。
【０００５】従って、アクティブマトリクス型液晶表示
装置の周辺駆動回路が直接触れられないような構成とし
て、対向基板が存在する領域を周辺駆動回路が形成され
ている部分まで拡大し、周辺駆動回路も液晶材が存在す
る領域内に含める方法が考案された。この方法は、特願
平７−５０５２７等に示される。
装置の周辺駆動回路が直接触れられないような構成とし
て、対向基板が存在する領域を周辺駆動回路が形成され
ている部分まで拡大し、周辺駆動回路も液晶材が存在す
る領域内に含める方法が考案された。この方法は、特願
平７−５０５２７等に示される。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成とした場合、次のような問題が発生した。液晶
表示装置の組み立て工程の内、相対向する２枚の基板を
接着する工程では、基板面に垂直に圧力をかけながら封
止材を硬化させる方法を取るのが一般的である。通常の
液晶表示装置では、これら２枚の基板間隔を一定に保つ
ために、２枚の基板間にスペーサーを介在させる。従っ
てこの工程時には基板上に形成された素子等にスペーサ
ーを介して圧力がかかることになる。
うな構成とした場合、次のような問題が発生した。液晶
表示装置の組み立て工程の内、相対向する２枚の基板を
接着する工程では、基板面に垂直に圧力をかけながら封
止材を硬化させる方法を取るのが一般的である。通常の
液晶表示装置では、これら２枚の基板間隔を一定に保つ
ために、２枚の基板間にスペーサーを介在させる。従っ
てこの工程時には基板上に形成された素子等にスペーサ
ーを介して圧力がかかることになる。
【０００７】特に上記の構成の液晶表示装置の場合、周
辺駆動回路領域上にも対向基板が存在するため、周辺駆
動回路にもスペーサーを介して圧力がかかっていた。
辺駆動回路領域上にも対向基板が存在するため、周辺駆
動回路にもスペーサーを介して圧力がかかっていた。
【０００８】周辺駆動回路領域においてはＴＦＴの存在
密度が画素領域に比べ高い。従って、従来の液晶表示装
置のようにスペーサーの散布密度が基板全面で一様な場
合、スペーサーによる周辺駆動回路の損傷は画素領域に
比べ多く発生してしまう。その結果信頼性や歩留りが低
下してしまう。
密度が画素領域に比べ高い。従って、従来の液晶表示装
置のようにスペーサーの散布密度が基板全面で一様な場
合、スペーサーによる周辺駆動回路の損傷は画素領域に
比べ多く発生してしまう。その結果信頼性や歩留りが低
下してしまう。
【０００９】
【課題を解決するための手段】本発明では上記問題を解
決するため、アクティブマトリクス型の液晶表示装置に
おいて下記の構成とするものである。即ち、画素領域に
配置される薄膜トランジスタと周辺駆動回路領域に配置
される薄膜トランジスタとが同一の基板上に存在するア
クティブマトリクス型の液晶表示装置であって、前記画
素領域と周辺駆動回路領域とでスペーサーの散布密度が
異なることを特徴とする。
決するため、アクティブマトリクス型の液晶表示装置に
おいて下記の構成とするものである。即ち、画素領域に
配置される薄膜トランジスタと周辺駆動回路領域に配置
される薄膜トランジスタとが同一の基板上に存在するア
クティブマトリクス型の液晶表示装置であって、前記画
素領域と周辺駆動回路領域とでスペーサーの散布密度が
異なることを特徴とする。
【００１０】また、他の構成として、画素領域に配置さ
れる薄膜トランジスタと周辺駆動回路領域に配置される
薄膜トランジスタとが同一の基板上に存在するアクティ
ブマトリクス型の液晶表示装置であって、前記画素領域
にはスペーサーが存在し、前記周辺駆動回路領域にはス
ペーサーが存在しないことを特徴とする。
れる薄膜トランジスタと周辺駆動回路領域に配置される
薄膜トランジスタとが同一の基板上に存在するアクティ
ブマトリクス型の液晶表示装置であって、前記画素領域
にはスペーサーが存在し、前記周辺駆動回路領域にはス
ペーサーが存在しないことを特徴とする。
【００１１】また上記構成とするため、アクティブマト
リクス型液晶表示装置の画素領域に配置される薄膜トラ
ンジスタと周辺駆動回路を構成する薄膜トランジスタと
を同一基板上に集積化した構成を得る場合において、周
辺駆動回路の信頼性を向上させるため、スペーサーを散
布時に周辺駆動回路ＴＦＴの存在領域にマスクを設ける
ことにより、スペーサーを散布しない構成として、周辺
駆動回路の歩留りを向上させる。
リクス型液晶表示装置の画素領域に配置される薄膜トラ
ンジスタと周辺駆動回路を構成する薄膜トランジスタと
を同一基板上に集積化した構成を得る場合において、周
辺駆動回路の信頼性を向上させるため、スペーサーを散
布時に周辺駆動回路ＴＦＴの存在領域にマスクを設ける
ことにより、スペーサーを散布しない構成として、周辺
駆動回路の歩留りを向上させる。
【００１２】または、スペーサーを散布する方法とし
て、静電気を利用した手段を利用する場合において、静
電気を発生させるための電圧の印加方法を工夫する。例
えば、周辺駆動回路の信頼性を向上させるため、スペー
サーを散布時に周辺駆動回路ＴＦＴの存在領域に画素Ｔ
ＦＴの存在領域とは異なる値の電圧を印加し、そのこと
により、スペーサーの散布密度を小さくして、周辺駆動
回路の歩留りを向上させる。
て、静電気を利用した手段を利用する場合において、静
電気を発生させるための電圧の印加方法を工夫する。例
えば、周辺駆動回路の信頼性を向上させるため、スペー
サーを散布時に周辺駆動回路ＴＦＴの存在領域に画素Ｔ
ＦＴの存在領域とは異なる値の電圧を印加し、そのこと
により、スペーサーの散布密度を小さくして、周辺駆動
回路の歩留りを向上させる。
【００１３】またスペーサーを散布時に、アクティブマ
トリクス型液晶表示デバイスの基板を保持するステージ
の周辺駆動回路ＴＦＴの存在領域上に画素ＴＦＴの存在
領域と異なる値の電圧を印加して、スペーサーの散布密
度を小さくして、周辺駆動回路の歩留りを向上させる。
あるいは、スペーサーを散布時に、周辺駆動回路ＴＦＴ
の存在領域上には静電気を発生させるための電圧を印加
しないようにし、画素ＴＦＴの存在領域のみに静電気を
発生させる電位を加えるようにする。そしてこのことに
より、選択的に画素領域のみにスペーサーが散布される
ようにする。または周辺駆動回路領域に散布されるスペ
ーサーの密度を下げるようにする。
トリクス型液晶表示デバイスの基板を保持するステージ
の周辺駆動回路ＴＦＴの存在領域上に画素ＴＦＴの存在
領域と異なる値の電圧を印加して、スペーサーの散布密
度を小さくして、周辺駆動回路の歩留りを向上させる。
あるいは、スペーサーを散布時に、周辺駆動回路ＴＦＴ
の存在領域上には静電気を発生させるための電圧を印加
しないようにし、画素ＴＦＴの存在領域のみに静電気を
発生させる電位を加えるようにする。そしてこのことに
より、選択的に画素領域のみにスペーサーが散布される
ようにする。または周辺駆動回路領域に散布されるスペ
ーサーの密度を下げるようにする。
【００１４】
【発明の実施の形態】周辺駆動回路領域を液晶が存在し
ている領域に存在させた場合、周辺駆動回路領域に散布
するスペーサーの密度を小さくする、また周辺駆動回路
領域にスペーサーを散布しないようにすることで、スペ
ーサーが存在することで発生する周辺駆動回路を構成す
るＴＦＴの損傷を減少させる。そして、画素領域と周辺
駆動回路を同一基板上に形成した構成を有する液晶表示
装置の信頼性を高めることができる。
ている領域に存在させた場合、周辺駆動回路領域に散布
するスペーサーの密度を小さくする、また周辺駆動回路
領域にスペーサーを散布しないようにすることで、スペ
ーサーが存在することで発生する周辺駆動回路を構成す
るＴＦＴの損傷を減少させる。そして、画素領域と周辺
駆動回路を同一基板上に形成した構成を有する液晶表示
装置の信頼性を高めることができる。
【００１５】
〔実施例１〕以下において、本実施例のアクティブマト
リクス型液晶表示装置の組立工程を以下に説明する。
リクス型液晶表示装置の組立工程を以下に説明する。
【００１６】本実施例では基板として無アルカリガラス
を用いる。まず、このガラス基板上に公知の方法または
適当な方法により、マトリクス状に配置された画素領域
と、この画素領域を駆動回路するための周辺駆動回路を
構成する。画素領域においては、数百×数百の数で配置
された画素電極のそれぞれに、スイッチング素子とし
て、少なくとも１つの薄膜トランジスタを配置させる。
を用いる。まず、このガラス基板上に公知の方法または
適当な方法により、マトリクス状に配置された画素領域
と、この画素領域を駆動回路するための周辺駆動回路を
構成する。画素領域においては、数百×数百の数で配置
された画素電極のそれぞれに、スイッチング素子とし
て、少なくとも１つの薄膜トランジスタを配置させる。
【００１７】周辺駆動回路領域は、前記画素領域に配置
される薄膜トランジスタを駆動するための回路が薄膜ト
ランジスタでもって構成される。周辺駆動回路として
は、シフトレジスタやアドレスデコーダが利用される。
される薄膜トランジスタを駆動するための回路が薄膜ト
ランジスタでもって構成される。周辺駆動回路として
は、シフトレジスタやアドレスデコーダが利用される。
【００１８】ＴＦＴ基板・カラーフィルター基板は、各
々表面処理に用いられたエッチング液やレジスト剥離液
等の各種薬品を十分に洗浄する。
々表面処理に用いられたエッチング液やレジスト剥離液
等の各種薬品を十分に洗浄する。
【００１９】次に、上記の方法により作製したＴＦＴが
形成されている基板（以下ＴＦＴ基板）上、及びカラー
フィルターが形成されている基板（以下カラーフィルタ
ー基板）上に配向膜を形成する。配向膜材料にはブチル
セロソルブかｎ−メチル−２−ピロリドン、あるいはγ
−ブチロラクトンといった溶媒に、溶媒の約１０重量％
のポリイミドを溶解したものを用いる。これをポリイミ
ドワニスと呼ぶ。本実施例では低温焼成型ポリイミドワ
ニスとして日本合成ゴム製ＡＬ−３０４６を用いる。ポ
リイミドワニスを上記基板上に塗布する方法としては、
スピナーを用いる方法、あるいはフレキソ印刷もしくは
スクリーン印刷装置によって印刷する方法などを利用す
ることが出来る。
形成されている基板（以下ＴＦＴ基板）上、及びカラー
フィルターが形成されている基板（以下カラーフィルタ
ー基板）上に配向膜を形成する。配向膜材料にはブチル
セロソルブかｎ−メチル−２−ピロリドン、あるいはγ
−ブチロラクトンといった溶媒に、溶媒の約１０重量％
のポリイミドを溶解したものを用いる。これをポリイミ
ドワニスと呼ぶ。本実施例では低温焼成型ポリイミドワ
ニスとして日本合成ゴム製ＡＬ−３０４６を用いる。ポ
リイミドワニスを上記基板上に塗布する方法としては、
スピナーを用いる方法、あるいはフレキソ印刷もしくは
スクリーン印刷装置によって印刷する方法などを利用す
ることが出来る。
【００２０】そして、ＴＦＴ基板及びカラーフィルター
基板の両基板に塗布した配向膜を加熱・硬化（ベーク）
させる。本実施例ではベークは１８０℃の熱風を送り加
熱し、ポリイミドワニスを焼成・硬化させる。
基板の両基板に塗布した配向膜を加熱・硬化（ベーク）
させる。本実施例ではベークは１８０℃の熱風を送り加
熱し、ポリイミドワニスを焼成・硬化させる。
【００２１】次に、配向膜が形成されたガラス基板表面
を、毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロ
ン等の繊維）で一定方向に擦り、微細な溝を作るラビン
グ工程を行う。そしてＴＦＴ基板にスペーサーを散布す
る。スペーサー散布の方式は後述する。
を、毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロ
ン等の繊維）で一定方向に擦り、微細な溝を作るラビン
グ工程を行う。そしてＴＦＴ基板にスペーサーを散布す
る。スペーサー散布の方式は後述する。
【００２２】次に、ＴＦＴ基板の外枠に封止材を塗布す
る。封止材塗布には、ＴＦＴ基板とカラーフィルタ基板
を接着する役割と、注入する液晶材が外部に流出するの
を防ぐ目的がある。封止材の材料としては、エポキシ樹
脂とフェノール硬化剤をエチルセロソルブの溶媒に溶か
したものを使用することができる。
る。封止材塗布には、ＴＦＴ基板とカラーフィルタ基板
を接着する役割と、注入する液晶材が外部に流出するの
を防ぐ目的がある。封止材の材料としては、エポキシ樹
脂とフェノール硬化剤をエチルセロソルブの溶媒に溶か
したものを使用することができる。
【００２３】封止材塗布後に２枚のガラス基板の貼り合
わせを行う。重ね合わされたＴＦＴ基板とカラーフィル
タ基板を、１６０℃、３時間プレスすることにより、封
止材を加熱硬化させ、ＴＦＴ基板とカラーフィルタ基板
を接着・固定する。
わせを行う。重ね合わされたＴＦＴ基板とカラーフィル
タ基板を、１６０℃、３時間プレスすることにより、封
止材を加熱硬化させ、ＴＦＴ基板とカラーフィルタ基板
を接着・固定する。
【００２４】最後に、ＴＦＴ基板とカラーフィルタ基板
が貼り合わされた液晶パネルの液晶注入口より液晶材を
注入し、その後エポキシ系樹脂で液晶注入口を封止す
る。以上のようにして、アクティブマトリクス型液晶表
示装置を組み立てる。
が貼り合わされた液晶パネルの液晶注入口より液晶材を
注入し、その後エポキシ系樹脂で液晶注入口を封止す
る。以上のようにして、アクティブマトリクス型液晶表
示装置を組み立てる。
【００２５】次に、スペーサーの散布方式について図１
を用いて説明する。まず基板１０１の表示領域上にスペ
ーサーを散布する。スペーサーは粒径５．０μｍのプラ
スチックスペーサー（ミクロパール、積水ファインケミ
カル製）を用いる。このスペーサーを窒素ガスにより搬
送し、配管１０４中で分散させる。スペーサーは散布機
のチャンバー１０６内の天井に設けられた散布ノズル１
０５から基板上に噴出させる。ノズルは天井にゴムパッ
キンで固定されていて、ノズルの先端が縦横に動くよう
になっている。そしてスペーサー噴出時には、ノズルを
縦横に振って基板上にスペーサーが均一に散布されるよ
うにする。また散布量はスペーサーの散布密度が平均１
００個／ｍｍ2 となるように調節する。
を用いて説明する。まず基板１０１の表示領域上にスペ
ーサーを散布する。スペーサーは粒径５．０μｍのプラ
スチックスペーサー（ミクロパール、積水ファインケミ
カル製）を用いる。このスペーサーを窒素ガスにより搬
送し、配管１０４中で分散させる。スペーサーは散布機
のチャンバー１０６内の天井に設けられた散布ノズル１
０５から基板上に噴出させる。ノズルは天井にゴムパッ
キンで固定されていて、ノズルの先端が縦横に動くよう
になっている。そしてスペーサー噴出時には、ノズルを
縦横に振って基板上にスペーサーが均一に散布されるよ
うにする。また散布量はスペーサーの散布密度が平均１
００個／ｍｍ2 となるように調節する。
【００２６】スペーサーが周辺駆動回路部分には散布さ
れないように、散布時には図１のように基板１０１上に
マスク１０２を基板と接触しないように設置する。マス
クの駆動回路以外の部分には図１に示すように穴１０３
を開けてある。穴の形状はソースドライバー部分に相当
する位置には５２ｍｍ×１６ｍｍ、ゲイトドライバーに
相当する位置には８ｍｍ×８０ｍｍとする。また、基板
とマスクの間隔は１ｍｍとする。
れないように、散布時には図１のように基板１０１上に
マスク１０２を基板と接触しないように設置する。マス
クの駆動回路以外の部分には図１に示すように穴１０３
を開けてある。穴の形状はソースドライバー部分に相当
する位置には５２ｍｍ×１６ｍｍ、ゲイトドライバーに
相当する位置には８ｍｍ×８０ｍｍとする。また、基板
とマスクの間隔は１ｍｍとする。
【００２７】次に、本実施例のアクティブマトリクス回
路を得る作製工程について、図５を用いて説明する。図
の左側に周辺駆動回路のＴＦＴの作製工程を、右側にア
クティブマトリクス回路のＴＦＴの作製工程を、それぞ
れ示す。
路を得る作製工程について、図５を用いて説明する。図
の左側に周辺駆動回路のＴＦＴの作製工程を、右側にア
クティブマトリクス回路のＴＦＴの作製工程を、それぞ
れ示す。
【００２８】まず、無アルカリガラス基板（石英基板で
もよい）５０１上に下地酸化膜５０２として厚さ１００
０〜３０００Åの酸化珪素膜を形成する。この酸化珪素
膜の形成方法としては、酸素雰囲気中でのスパッタ法や
プラズマＣＶＤ法を用いればよい。
もよい）５０１上に下地酸化膜５０２として厚さ１００
０〜３０００Åの酸化珪素膜を形成する。この酸化珪素
膜の形成方法としては、酸素雰囲気中でのスパッタ法や
プラズマＣＶＤ法を用いればよい。
【００２９】次に、プラズマＣＶＤ法やＬＰＣＶＤ法に
よってアモルファスもしくは多結晶のシリコン膜を３０
０〜１５００Å、好ましくは５００〜１０００Å形成す
る。そして、５００℃以上、好ましくは、８００〜９５
０℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。
よってアモルファスもしくは多結晶のシリコン膜を３０
０〜１５００Å、好ましくは５００〜１０００Å形成す
る。そして、５００℃以上、好ましくは、８００〜９５
０℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。
【００３０】熱アニールによって結晶化させたのち、光
アニールをおこなって、さらに結晶性を高めてもよい。
また、熱アニールによる結晶化の際に、特開平６−２４
４１０３、同６−２４４１０４に記述されているよう
に、ニッケル等のシリコンの結晶化を促進させる元素
（触媒元素）を添加してもよい。
アニールをおこなって、さらに結晶性を高めてもよい。
また、熱アニールによる結晶化の際に、特開平６−２４
４１０３、同６−２４４１０４に記述されているよう
に、ニッケル等のシリコンの結晶化を促進させる元素
（触媒元素）を添加してもよい。
【００３１】次にシリコン膜をエッチングして、島状の
周辺駆動回路のＴＦＴの活性層５０３（Ｐチャネル型Ｔ
ＦＴ用）、５０４（Ｎチャネル型ＴＦＴ用）とマトリク
ス回路のＴＦＴ（画素ＴＦＴ）の活性層５０５を形成す
る。さらに、酸素雰囲気中でのスパッタ法によって、厚
さ５００〜２０００Åの酸化珪素のゲイト絶縁膜５０６
を形成する。ゲイト絶縁膜の形成方法としては、プラズ
マＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって
酸化珪素膜を形成する場合には、原料ガスとして、一酸
化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモノシラン
（ＳｉＨ4 ）を用いることが好ましい。
周辺駆動回路のＴＦＴの活性層５０３（Ｐチャネル型Ｔ
ＦＴ用）、５０４（Ｎチャネル型ＴＦＴ用）とマトリク
ス回路のＴＦＴ（画素ＴＦＴ）の活性層５０５を形成す
る。さらに、酸素雰囲気中でのスパッタ法によって、厚
さ５００〜２０００Åの酸化珪素のゲイト絶縁膜５０６
を形成する。ゲイト絶縁膜の形成方法としては、プラズ
マＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって
酸化珪素膜を形成する場合には、原料ガスとして、一酸
化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモノシラン
（ＳｉＨ4 ）を用いることが好ましい。
【００３２】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極５０７、５０８、５０９を形成する。
（図５（Ａ））
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極５０７、５０８、５０９を形成する。
（図５（Ａ））
【００３３】その後、イオンドーピング法によって、全
ての島状活性層に、ゲイト電極をマスクとして自己整合
的に不純物イオンの注入を行う。ここではフォスフィン
（ＰＨ3 ）をドーピングガスとして燐を注入する。ドー
ズ量は１×１０12〜５×１０13原子／ｃｍ2 とする。こ
の結果、弱いＮ型領域５１０、５１１、５１２が形成さ
れる。（図５（Ｂ））
ての島状活性層に、ゲイト電極をマスクとして自己整合
的に不純物イオンの注入を行う。ここではフォスフィン
（ＰＨ3 ）をドーピングガスとして燐を注入する。ドー
ズ量は１×１０12〜５×１０13原子／ｃｍ2 とする。こ
の結果、弱いＮ型領域５１０、５１１、５１２が形成さ
れる。（図５（Ｂ））
【００３４】次に、Ｐチャネル型ＴＦＴの活性層５０３
を覆うフォトレジストのマスク５１３、および、画素Ｔ
ＦＴの活性層５０５のうち、ゲイト電極に平行にゲイト
電極５０９の端から３μｍ離れた部分までを覆うフォト
レジストのマスク５１４を形成する。
を覆うフォトレジストのマスク５１３、および、画素Ｔ
ＦＴの活性層５０５のうち、ゲイト電極に平行にゲイト
電極５０９の端から３μｍ離れた部分までを覆うフォト
レジストのマスク５１４を形成する。
【００３５】そして、再び、イオンドーピング法によっ
て、フォスフィンをドーピングガスとして燐を注入す
る。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 と
する。この結果、強いＮ型領域（ソース／ドレイン）５
１５、５１６が形成される。
て、フォスフィンをドーピングガスとして燐を注入す
る。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 と
する。この結果、強いＮ型領域（ソース／ドレイン）５
１５、５１６が形成される。
【００３６】画素ＴＦＴの活性層５０５の弱いＮ型領域
５１２のうち、マスク５１４に覆われていた領域５１７
は今回のドーピングでは燐が注入されないので、弱いＮ
型のままとなる。（図５（Ｃ））
５１２のうち、マスク５１４に覆われていた領域５１７
は今回のドーピングでは燐が注入されないので、弱いＮ
型のままとなる。（図５（Ｃ））
【００３７】次に、Ｎチャネル型ＴＦＴの活性層５０
４、５０５をフォトレジストのマスク５１８で覆い、ジ
ボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イオンド
ーピング法により、島状領域５０３に硼素を注入する。
ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とす
る。このドーピングでは、硼素のドーズ量が図５（Ｃ）
における燐のドーズ量を上回るため、先に形成されてい
た弱いＮ型領域５１０は強いＰ型領域５１９に反転す
る。
４、５０５をフォトレジストのマスク５１８で覆い、ジ
ボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イオンド
ーピング法により、島状領域５０３に硼素を注入する。
ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とす
る。このドーピングでは、硼素のドーズ量が図５（Ｃ）
における燐のドーズ量を上回るため、先に形成されてい
た弱いＮ型領域５１０は強いＰ型領域５１９に反転す
る。
【００３８】以上のドーピングにより、強いＮ型領域
（ソース／ドレイン）５１５、５１６、強いＰ型領域
（ソース／ドレイン）５１９、弱いＮ型領域（低濃度不
純物領域）５１７が形成される。本実施例においては、
低濃度不純物領域５１７の幅ｘは、約３μｍとする。
（図５（Ｄ））
（ソース／ドレイン）５１５、５１６、強いＰ型領域
（ソース／ドレイン）５１９、弱いＮ型領域（低濃度不
純物領域）５１７が形成される。本実施例においては、
低濃度不純物領域５１７の幅ｘは、約３μｍとする。
（図５（Ｄ））
【００３９】その後、４５０〜８５０℃で０．５〜３時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
５２０として、プラズマＣＶＤ法によって酸化珪素膜を
厚さ３０００〜６０００Å形成する。これは、窒化珪素
膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっても
よい。そして、層間絶縁物５２０をウェットエッチング
法によってエッチングして、ソース／ドレインにコンタ
クトホールを形成する。
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
５２０として、プラズマＣＶＤ法によって酸化珪素膜を
厚さ３０００〜６０００Å形成する。これは、窒化珪素
膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっても
よい。そして、層間絶縁物５２０をウェットエッチング
法によってエッチングして、ソース／ドレインにコンタ
クトホールを形成する。
【００４０】そして、スパッタ法によって、厚さ２００
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線５２１、５２２、５２３お
よび画素ＴＦＴの電極・配線５２４、５２５を形成す
る。さらに、プラズマＣＶＤ法によって、厚さ１０００
〜３０００Åの窒化珪素膜５２６をパッシベーション膜
として形成し、これをエッチングして、画素ＴＦＴの電
極５２５に達するコンタクトホールを形成する。
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線５２１、５２２、５２３お
よび画素ＴＦＴの電極・配線５２４、５２５を形成す
る。さらに、プラズマＣＶＤ法によって、厚さ１０００
〜３０００Åの窒化珪素膜５２６をパッシベーション膜
として形成し、これをエッチングして、画素ＴＦＴの電
極５２５に達するコンタクトホールを形成する。
【００４１】最後に、スパッタ法で成膜した厚さ５００
〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエ
ッチングして、画素電極５２７を形成する。このように
して、周辺論理回路とアクティブマトリクス回路を一体
化して形成する。（図５（Ｅ））
〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエ
ッチングして、画素電極５２７を形成する。このように
して、周辺論理回路とアクティブマトリクス回路を一体
化して形成する。（図５（Ｅ））
【００４２】本実施例において作製したアクティブマト
リクス型液晶表示デバイスの断面図を図３に示す。図３
においてＴＦＴ基板３０２の一方の面には、画素ＴＦＴ
３０８、透明電極３０５及び配向膜３０６が形成され、
他方の面には偏光板３０１が設けられている。
リクス型液晶表示デバイスの断面図を図３に示す。図３
においてＴＦＴ基板３０２の一方の面には、画素ＴＦＴ
３０８、透明電極３０５及び配向膜３０６が形成され、
他方の面には偏光板３０１が設けられている。
【００４３】また、カラーフィルター基板３０３の一方
の面にはカラーフィルター３０４、透明電極３０５、配
向膜３０６が形成され、他方の面には偏光板３０１が設
けられている。
の面にはカラーフィルター３０４、透明電極３０５、配
向膜３０６が形成され、他方の面には偏光板３０１が設
けられている。
【００４４】液晶材３１０は上記２枚の基板により挟持
されており、２枚のガラス基板の間隔を一定に保つため
のスペーサー３０７が液晶材中に領域により異なる散布
密度で存在する。本実施例の場合、周辺駆動回路部分３
０９のスペーサーの散布密度は０である。
されており、２枚のガラス基板の間隔を一定に保つため
のスペーサー３０７が液晶材中に領域により異なる散布
密度で存在する。本実施例の場合、周辺駆動回路部分３
０９のスペーサーの散布密度は０である。
【００４５】図７にはＴＦＴ基板上のスペーサー散布領
域について示されている。本実施例においては、周辺駆
動回路領域３０９にはスペーサーが存在せず、それ以外
の領域（図中斜線で示した部分）にのみスペーサーが存
在している。なお画素領域７０１におけるスペーサーの
散布密度は平均１００個／ｍｍ2 とする。
域について示されている。本実施例においては、周辺駆
動回路領域３０９にはスペーサーが存在せず、それ以外
の領域（図中斜線で示した部分）にのみスペーサーが存
在している。なお画素領域７０１におけるスペーサーの
散布密度は平均１００個／ｍｍ2 とする。
【００４６】ＴＦＴ基板及びカラーフィルター基板は封
止材３１１により接着されている。
止材３１１により接着されている。
【００４７】また、図には示されていないが、周辺駆動
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
【００４８】このようにして形成された液晶表示装置
は、周辺駆動回路上にスペーサーは散布されていないの
で、外圧に対して極めて強く、周辺駆動回路の破壊を防
ぎ、十分に保護することができる。
は、周辺駆動回路上にスペーサーは散布されていないの
で、外圧に対して極めて強く、周辺駆動回路の破壊を防
ぎ、十分に保護することができる。
【００４９】〔実施例２〕スペーサーの散布方式以外
は、実施例１と同様であるので、散布方式のみ図２を用
いて説明する。
は、実施例１と同様であるので、散布方式のみ図２を用
いて説明する。
【００５０】まず基板１０１の表示領域上にスペーサー
を散布する。スペーサー散布時に用いた散布機は実施例
１で使用したものと同じである。スペーサーは粒径５．
０μｍのプラスチックスペーサー（ミクロパール、積水
ファインケミカル製）を用いる。このスペーサーを窒素
ガスにより搬送し、配管１０４中で分散させる。スペー
サーは搬送中に配管との摩擦により自然に帯電する。
を散布する。スペーサー散布時に用いた散布機は実施例
１で使用したものと同じである。スペーサーは粒径５．
０μｍのプラスチックスペーサー（ミクロパール、積水
ファインケミカル製）を用いる。このスペーサーを窒素
ガスにより搬送し、配管１０４中で分散させる。スペー
サーは搬送中に配管との摩擦により自然に帯電する。
【００５１】スペーサーが駆動回路部分には散布されな
いように、散布の際には図２のように基板１０１上にマ
スク２０２を基板と接触しないように設置する。マスク
には駆動回路以外の部分には穴が開いている。穴の形状
は実施例１と同じである。また、基板とマスクの間隔は
１ｍｍとする。また、マスクには金属などの導電性の材
料を使用し、マスクとステージ間には直流電界を印加す
ることができるようにする。マスクの電位は基板を設置
しているステージを基準にして、スペーサーの電位と同
一の電位となるようにする。本実施例では−１ｋＶの電
圧を印加する。
いように、散布の際には図２のように基板１０１上にマ
スク２０２を基板と接触しないように設置する。マスク
には駆動回路以外の部分には穴が開いている。穴の形状
は実施例１と同じである。また、基板とマスクの間隔は
１ｍｍとする。また、マスクには金属などの導電性の材
料を使用し、マスクとステージ間には直流電界を印加す
ることができるようにする。マスクの電位は基板を設置
しているステージを基準にして、スペーサーの電位と同
一の電位となるようにする。本実施例では−１ｋＶの電
圧を印加する。
【００５２】図７にはＴＦＴ基板上のスペーサー散布領
域について示す。本実施例においては、周辺駆動回路領
域４０３にはスペーサーが存在せず、それ以外の領域
（図中斜線で示した部分）にのみスペーサーが存在して
いる。スペーサーの散布密度は平均１００個／ｍｍ2 と
する。
域について示す。本実施例においては、周辺駆動回路領
域４０３にはスペーサーが存在せず、それ以外の領域
（図中斜線で示した部分）にのみスペーサーが存在して
いる。スペーサーの散布密度は平均１００個／ｍｍ2 と
する。
【００５３】このようにして形成された液晶表示装置
は、周辺駆動回路上にスペーサーは散布されていないの
で、外圧に対して極めて強く、周辺駆動回路の破壊を防
ぎ、十分に保護することができる。
は、周辺駆動回路上にスペーサーは散布されていないの
で、外圧に対して極めて強く、周辺駆動回路の破壊を防
ぎ、十分に保護することができる。
【００５４】〔実施例３〕本実施例では、実施例１また
は実施例２のスペーサー散布方式を用いた場合のアクテ
ィブマトリクス型液晶表示装置の組み立て工程におい
て、より均一なセル厚を得るための方法について示す。
図６に本実施例の概要を示す。なお、スペーサーの散布
方式以外は、実施例１または実施例２と同様である。
は実施例２のスペーサー散布方式を用いた場合のアクテ
ィブマトリクス型液晶表示装置の組み立て工程におい
て、より均一なセル厚を得るための方法について示す。
図６に本実施例の概要を示す。なお、スペーサーの散布
方式以外は、実施例１または実施例２と同様である。
【００５５】実施例１または実施例２と同様にして得ら
れたＴＦＴ基板３０２またはカラーフィルター基板３０
３に、これら２枚の基板を接着する役割と、注入する液
晶材が外部に流出するのを防ぐ目的を持つ封止材３１１
中に、粒径５．５μｍのプラスチックスペーサー（ミク
ロパール・積水ファインケミカル製）６０１を混入させ
る。この時、周辺駆動回路３０９上には封止材が覆わな
いようにする。また、この場合のスペーサーは、上記プ
ラスチック材料に限定する必要はなく、例えばガラス、
シリカ等を用いてもよい。
れたＴＦＴ基板３０２またはカラーフィルター基板３０
３に、これら２枚の基板を接着する役割と、注入する液
晶材が外部に流出するのを防ぐ目的を持つ封止材３１１
中に、粒径５．５μｍのプラスチックスペーサー（ミク
ロパール・積水ファインケミカル製）６０１を混入させ
る。この時、周辺駆動回路３０９上には封止材が覆わな
いようにする。また、この場合のスペーサーは、上記プ
ラスチック材料に限定する必要はなく、例えばガラス、
シリカ等を用いてもよい。
【００５６】次に基板３０２とカラーフィルター基板３
０３を貼り合わせ、接着剤を硬化させる。
０３を貼り合わせ、接着剤を硬化させる。
【００５７】この後、貼り合わせた基板全体を減圧状態
にして、表示領域内に液晶材を注入、封止する。
にして、表示領域内に液晶材を注入、封止する。
【００５８】このようにして形成された液晶表示装置
は、ＴＦＴ基板３０２とカラーフィルター基板３０３間
のセル厚を均一とすることができ、色むらのない良好な
表示特性を示す。また、駆動回路上にスペーサーは散布
されていないので、外圧に対して極めて強く、駆動回路
の破壊を防ぎ、十分に保護することができる。
は、ＴＦＴ基板３０２とカラーフィルター基板３０３間
のセル厚を均一とすることができ、色むらのない良好な
表示特性を示す。また、駆動回路上にスペーサーは散布
されていないので、外圧に対して極めて強く、駆動回路
の破壊を防ぎ、十分に保護することができる。
【００５９】〔実施例４〕本実施例では、実施例１また
は実施例２のスペーサー散布方式を用いた場合のアクテ
ィブマトリクス型液晶表示装置の組み立て工程におい
て、一対のガラス基板から装置を複数製造するために、
封止材で前記アクティブマトリクス表示装置を区分し、
多面取りを行う場合を示す。なお、スペーサーの散布方
式以外は、実施例１と同様である。
は実施例２のスペーサー散布方式を用いた場合のアクテ
ィブマトリクス型液晶表示装置の組み立て工程におい
て、一対のガラス基板から装置を複数製造するために、
封止材で前記アクティブマトリクス表示装置を区分し、
多面取りを行う場合を示す。なお、スペーサーの散布方
式以外は、実施例１と同様である。
【００６０】本実施例においては、一対の大型のガラス
基板を利用して実施例１に示すようなアクティブマトリ
クス表示用基板を複数組構成する。図８にその時の構成
の例を示す。図８は実施例１で示したアクティブマトリ
クス表示用基板を大型基板に４組構成したものであり、
各組の画素領域８０４、周辺駆動回路領域８０３の各素
子の構成は実施例１に同じである。
基板を利用して実施例１に示すようなアクティブマトリ
クス表示用基板を複数組構成する。図８にその時の構成
の例を示す。図８は実施例１で示したアクティブマトリ
クス表示用基板を大型基板に４組構成したものであり、
各組の画素領域８０４、周辺駆動回路領域８０３の各素
子の構成は実施例１に同じである。
【００６１】また本実施例では図８に示すように、封止
材８０１によって１枚の基板を４ヵ所に区分けする。本
実施例にて使用した封止材は実施例１にて使用したもの
と同じである。更に、本実施例では大型のガラス基板を
使用する。セル厚をより均一にするために、封止材中に
は実施例３に示すようなプラスチックスペーサーを混合
させる。
材８０１によって１枚の基板を４ヵ所に区分けする。本
実施例にて使用した封止材は実施例１にて使用したもの
と同じである。更に、本実施例では大型のガラス基板を
使用する。セル厚をより均一にするために、封止材中に
は実施例３に示すようなプラスチックスペーサーを混合
させる。
【００６２】スペーサー散布時のマスクは、実施例１や
実施例２で述べたような周辺駆動回路領域に相当する位
置の穴を、複数組の周辺駆動回路領域に対応するように
形成したものを用いる。図８には、このようなマスクを
利用した場合のＴＦＴ基板上のスペーサーが散布されて
いる領域が示されている。実施例１や実施例２と同様に
周辺駆動回路領域８０３にはスペーサーが存在せず、そ
れ以外の領域（図中斜線で示した部分）にのみスペーサ
ーが存在している。スペーサーの散布密度は平均１００
個／ｍｍ2 とする。
実施例２で述べたような周辺駆動回路領域に相当する位
置の穴を、複数組の周辺駆動回路領域に対応するように
形成したものを用いる。図８には、このようなマスクを
利用した場合のＴＦＴ基板上のスペーサーが散布されて
いる領域が示されている。実施例１や実施例２と同様に
周辺駆動回路領域８０３にはスペーサーが存在せず、そ
れ以外の領域（図中斜線で示した部分）にのみスペーサ
ーが存在している。スペーサーの散布密度は平均１００
個／ｍｍ2 とする。
【００６３】そして封止材を加熱硬化した後、スクライ
バーを使用してガラス基板にパネルサイズの溝を刻み、
ブレイカーを使用して基板の溝の真上からウレタン性の
丸材をエアシリンダーの圧力で落下させて、薄膜トラン
ジスタ基板をパネルサイズに分断して多面取りを行う。
バーを使用してガラス基板にパネルサイズの溝を刻み、
ブレイカーを使用して基板の溝の真上からウレタン性の
丸材をエアシリンダーの圧力で落下させて、薄膜トラン
ジスタ基板をパネルサイズに分断して多面取りを行う。
【００６４】最後に、ＴＦＴ基板とカラーフィルタ基板
が貼り合わされたアクティブマトリクス型液晶表示装置
の液晶注入口より液晶材を注入し、その後エポキシ系樹
脂で液晶注入口を封止する。以上のようにして、より均
一なセル厚のアクティブマトリクス液晶表示装置を同時
に多数作製することが可能となる。
が貼り合わされたアクティブマトリクス型液晶表示装置
の液晶注入口より液晶材を注入し、その後エポキシ系樹
脂で液晶注入口を封止する。以上のようにして、より均
一なセル厚のアクティブマトリクス液晶表示装置を同時
に多数作製することが可能となる。
【００６５】
【発明の効果】周辺駆動回路領域のスペーサーの散布密
度を画素領域より小さくすることにより、周辺駆動回路
へのスペーサーによる損傷を少なくすることができ、周
辺駆動回路の歩留りの向上が可能となる。
度を画素領域より小さくすることにより、周辺駆動回路
へのスペーサーによる損傷を少なくすることができ、周
辺駆動回路の歩留りの向上が可能となる。
【図１】 本発明の実施例１におけるスペーサー散布方
法の概略を示す図。
法の概略を示す図。
【図２】 本発明の実施例２におけるスペーサー散布方
法の概略を示す図。
法の概略を示す図。
【図３】 本発明の実施例１におけるアクティブマトリ
クス型液晶表示装置の断面を示す図。
クス型液晶表示装置の断面を示す図。
【図４】 従来のアクティブマトリクス型液晶表示装置
の概略を示す図。
の概略を示す図。
【図５】 実施例１におけるＴＦＴの作製工程を示す
図。
図。
【図６】 本発明の実施例３におけるアクティブマトリ
クス型液晶表示装置の断面を示す図。
クス型液晶表示装置の断面を示す図。
【図７】 本発明の実施例１における方法でスペーサー
を散布した場合の、ＴＦＴ基板上のスペーサー散布状態
を示す図。
を散布した場合の、ＴＦＴ基板上のスペーサー散布状態
を示す図。
【図８】 本発明の実施例４におけるアクティブマトリ
クス型液晶表示装置の概略を示す図。
クス型液晶表示装置の概略を示す図。
１０１ 基板 １０２、２０２ マスク １０３ 穴 １０４ 配管 １０５ 散布ノズル １０６ チャンバー ２０１ 直流電源 ３０１ 偏光板 ３０２、３０３、４０１、４０５ ガラス基板 ３０４ カラーフィルタ ３０５ 透明電極 ３０６ 配向膜 ３０７ スペーサー ３０８、４０４ 画素ＴＦＴ ３０９、４０３ 駆動回路ＴＦＴ ３１０ 液晶材 ３１１、４０２、８０１ 封止材 ５０１ 基板 ５０２ 下地膜（酸化珪
素） ５０３〜５０５ 活性層（シリコ
ン） ５０６ ゲイト絶縁膜（酸
化珪素） ５０７〜５０９ ゲイト電極・ゲイ
ト線 ５１０〜５１２ 弱いＮ型領域 ５１３、５１４ フォトレジストの
マスク ５１５、５１６ 強いＮ型領域（ソ
ース／ドレイン） ５１７ 低濃度不純物領域 ５１８ フォトレジストの
マスク ５１９ 強いＰ型領域（ソ
ース／ドレイン） ５２０ 層間絶縁物（酸化
珪素） ５２１〜５２５ 金属配線・電極 ５２６ パッシベーション
膜（窒化珪素） ５２７ 画素電極（ＩＴ
Ｏ） ６０１ スペーサー
素） ５０３〜５０５ 活性層（シリコ
ン） ５０６ ゲイト絶縁膜（酸
化珪素） ５０７〜５０９ ゲイト電極・ゲイ
ト線 ５１０〜５１２ 弱いＮ型領域 ５１３、５１４ フォトレジストの
マスク ５１５、５１６ 強いＮ型領域（ソ
ース／ドレイン） ５１７ 低濃度不純物領域 ５１８ フォトレジストの
マスク ５１９ 強いＰ型領域（ソ
ース／ドレイン） ５２０ 層間絶縁物（酸化
珪素） ５２１〜５２５ 金属配線・電極 ５２６ パッシベーション
膜（窒化珪素） ５２７ 画素電極（ＩＴ
Ｏ） ６０１ スペーサー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻 隆博 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 山元 良高 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 足立 昌浩 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 荻島 清志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (9)
- 【請求項１】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置であって、 前記画素領域と周辺駆動回路領域とでスペーサーの散布
密度が異なることを特徴とする液晶表示装置。 - 【請求項２】請求項２において、画素領域に比較して周
辺駆動回路領域におけるスペーサーの散布密度が小さい
ことを特徴とする液晶表示装置。 - 【請求項３】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置であって、 前記画素領域にはスペーサーが存在し、 前記周辺駆動回路領域にはスペーサーが存在しないこと
を特徴とする液晶表示装置。 - 【請求項４】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置を製造する方法であって、 スペーサー散布時において、 前記画素領域と周辺駆動回路領域とでスペーサーの散布
密度を変化させることを特徴とする液晶表示装置の作製
方法。 - 【請求項５】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタとが同
一の基板上に存在するアクティブマトリクス型の液晶表
示装置を製造する方法であって、 スペーサー散布時において、 スペーサーの散布方法として静電気を用いた手段を用
い、 選択的に静電気を与えることにより、前記画素領域と周
辺駆動回路領域とでスペーサーの散布密度を変化させる
ことを特徴とする液晶表示装置の作製方法。 - 【請求項６】請求項５において、画素領域に比較して周
辺駆動回路領域におけるスペーサーの散布密度を小さく
することを特徴とする液晶表示装置の作製方法。 - 【請求項７】請求項５において、静電気は基板を保持す
るステージに加えられることを特徴とする液晶表示装置
の作製方法。 - 【請求項８】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタが同一
の基板上に存在するアクティブマトリクス型の液晶表示
装置を製造する方法であって、 スペーサー散布時において、 スペーサーの散布方法として静電気を用いた手段を用
い、 前記画素領域と周辺駆動回路領域とで異なる電圧を与え
ることにより、前記画素領域と周辺駆動回路領域とでス
ペーサーの散布密度を異ならせることを特徴とする液晶
表示装置の作製方法。 - 【請求項９】画素領域に配置される薄膜トランジスタと
周辺駆動回路領域に配置される薄膜トランジスタが同一
の基板上に存在するアクティブマトリクス型の液晶表示
装置を製造する方法であって、 スペーサー散布時において、 前記周辺駆動回路領域をマスクで覆うことにより、前記
画素領域のみにスペーサーを散布することを特徴とする
液晶表示装置の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34922795A JP4067588B2 (ja) | 1995-12-19 | 1995-12-19 | 液晶表示装置の作製方法 |
| US08/767,316 US5815231A (en) | 1995-12-19 | 1996-12-16 | Liquid crystal display and method of manufacturing the same |
| KR1019960067661A KR100356118B1 (ko) | 1995-12-19 | 1996-12-19 | 액정표시장치및그제조방법 |
| US09/148,531 US6304307B1 (en) | 1995-12-19 | 1998-09-04 | Liquid crystal display and method of manufacturing the same |
| KR1019990017992A KR100336936B1 (ko) | 1995-12-19 | 1999-05-19 | 액정 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34922795A JP4067588B2 (ja) | 1995-12-19 | 1995-12-19 | 液晶表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09171183A true JPH09171183A (ja) | 1997-06-30 |
| JP4067588B2 JP4067588B2 (ja) | 2008-03-26 |
Family
ID=18402345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34922795A Expired - Fee Related JP4067588B2 (ja) | 1995-12-19 | 1995-12-19 | 液晶表示装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5815231A (ja) |
| JP (1) | JP4067588B2 (ja) |
| KR (2) | KR100356118B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4067588B2 (ja) * | 1995-12-19 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP3698809B2 (ja) | 1996-03-23 | 2005-09-21 | 株式会社半導体エネルギー研究所 | 液晶装置作製方法 |
| US6927826B2 (en) | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JPH10268360A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3742485B2 (ja) * | 1997-04-24 | 2006-02-01 | 株式会社半導体エネルギー研究所 | 液晶パネル |
| US6054395A (en) * | 1997-10-24 | 2000-04-25 | Micron Technology, Inc. | Method of patterning a semiconductor device |
| JPH11307782A (ja) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4666723B2 (ja) | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6844910B2 (en) | 1999-12-28 | 2005-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP2001343663A (ja) * | 2000-05-31 | 2001-12-14 | Sony Corp | 液晶表示装置及びその製造方法 |
| JP2002293559A (ja) * | 2001-03-30 | 2002-10-09 | Semiconductor Energy Lab Co Ltd | ガラス基板およびそれを用いた表示装置 |
| KR100652211B1 (ko) * | 2001-11-24 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조용 스페이서 산포장치 |
| JPWO2004074919A1 (ja) * | 2003-02-21 | 2006-06-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ． | セル製造方法及び斯かる方法により製造されるセル |
| JP5617764B2 (ja) | 2010-09-27 | 2014-11-05 | 株式会社デンソー | ハニカム構造体及び電気加熱式触媒装置 |
| JP5961543B2 (ja) * | 2012-12-19 | 2016-08-02 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612129A (ja) * | 1984-06-15 | 1986-01-08 | Hitachi Ltd | 液晶表示素子におけるスペ−サの分散、固定方法 |
| JPS62166317A (ja) * | 1986-01-20 | 1987-07-22 | Fujitsu Ltd | 液晶表示パネルの製造方法 |
| JPS63246722A (ja) | 1987-04-01 | 1988-10-13 | Sharp Corp | 液晶セルの製造方法 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| US5076667A (en) * | 1990-01-29 | 1991-12-31 | David Sarnoff Research Center, Inc. | High speed signal and power supply bussing for liquid crystal displays |
| US5148301A (en) * | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
| US5247375A (en) * | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| JPH04163422A (ja) | 1990-10-26 | 1992-06-09 | Seikosha Co Ltd | 液晶パネルの製造方法 |
| JPH04204417A (ja) * | 1990-11-29 | 1992-07-24 | Matsushita Electric Ind Co Ltd | 液晶表示パネルの製造方法 |
| JPH0566413A (ja) * | 1991-09-05 | 1993-03-19 | Sony Corp | 液晶表示装置 |
| JP2768857B2 (ja) * | 1991-10-29 | 1998-06-25 | シャープ株式会社 | 液晶表示基板の分断方法 |
| JP3010325B2 (ja) * | 1992-02-21 | 2000-02-21 | キヤノン株式会社 | 液晶パネルの製造方法 |
| US5499127A (en) * | 1992-05-25 | 1996-03-12 | Sharp Kabushiki Kaisha | Liquid crystal display device having a larger gap between the substrates in the display area than in the sealant area |
| US5328728A (en) * | 1992-12-21 | 1994-07-12 | Motorola, Inc. | Process for manufacturing liquid crystal device substrates |
| JP3074111B2 (ja) * | 1994-05-27 | 2000-08-07 | シャープ株式会社 | 液晶パネル及びその製造方法 |
| JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4067588B2 (ja) * | 1995-12-19 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
-
1995
- 1995-12-19 JP JP34922795A patent/JP4067588B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-16 US US08/767,316 patent/US5815231A/en not_active Expired - Lifetime
- 1996-12-19 KR KR1019960067661A patent/KR100356118B1/ko not_active IP Right Cessation
-
1998
- 1998-09-04 US US09/148,531 patent/US6304307B1/en not_active Expired - Lifetime
-
1999
- 1999-05-19 KR KR1019990017992A patent/KR100336936B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100356118B1 (ko) | 2003-03-06 |
| KR970048810A (ko) | 1997-07-29 |
| JP4067588B2 (ja) | 2008-03-26 |
| US6304307B1 (en) | 2001-10-16 |
| US5815231A (en) | 1998-09-29 |
| KR100336936B1 (ko) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09171183A (ja) | 液晶表示装置及びその作製方法 | |
| CN100416356C (zh) | 液晶显示屏板和液晶显示装置 | |
| JPH08248427A (ja) | 液晶表示装置 | |
| JPH10325959A (ja) | 表示装置 | |
| JP3998755B2 (ja) | 半導体表示装置 | |
| JPH09171190A (ja) | 液晶表示装置 | |
| JPH10339889A (ja) | 電気光学装置およびその製造方法 | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| KR101366983B1 (ko) | 액정표시장치 제조방법 | |
| JP3470776B2 (ja) | 液晶表示装置の作製方法 | |
| JP6039745B2 (ja) | 表示装置 | |
| JP2007206713A (ja) | 液晶表示装置の作製方法 | |
| JP4057040B2 (ja) | 半導体表示装置 | |
| JP3999216B2 (ja) | 半導体表示装置 | |
| JP3283919B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20040045113A (ko) | 액정표시장치 및 그 제조 방법 | |
| JP4027915B2 (ja) | 液晶表示装置 | |
| JP4286723B2 (ja) | 半導体表示装置 | |
| JP4286722B2 (ja) | 半導体表示装置 | |
| JP5005108B2 (ja) | 液晶表示装置 | |
| JP2012198544A (ja) | 表示装置 | |
| JP4197356B2 (ja) | 液晶表示装置 | |
| JP2003195338A (ja) | 液晶表示装置 | |
| JP2004302481A (ja) | 液晶表示装置の作製方法 | |
| JP2006350394A (ja) | 液晶表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |