JP3715035B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3715035B2 JP3715035B2 JP18563796A JP18563796A JP3715035B2 JP 3715035 B2 JP3715035 B2 JP 3715035B2 JP 18563796 A JP18563796 A JP 18563796A JP 18563796 A JP18563796 A JP 18563796A JP 3715035 B2 JP3715035 B2 JP 3715035B2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- spacer
- substrate
- liquid crystal
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の利用分野】
本発明は液晶表示装置において、表示状態の改良を目的としたものである。特にパネルのセルギャップムラを低減するものである。また、画素部のスペーサー散布量を低減し表示状態の改善を図るものである。
【０００２】
【従来の技術】
近年液晶表示装置は著しい発展を見せ、その低消費電力性、携帯性から各種機器に広く使用されている。しかし、液晶表示装置の実用化に伴いさまざまな改良が求められている。
【０００３】
特に表示装置としての表示状態の改良が求められている。例えば表示領域の大型化である。同じパネルサイズでも出来るだけ大きい表示領域が求められている。また、液晶パネルにおける表示状態の質の改善の要求も激しい。
【０００４】
そのなかで、結晶性シリコンを用いた薄膜トランジスタ（ＴＦＴ）で構成されるアクティブマトリクス型液晶表示装置は、同一基板上に周辺駆動回路と画素駆動回路とを形成することが可能である。
【０００５】
このため、この装置は表示装置の大きさに対して非常に画素の表示領域が大きい。また、画素ピッチの微細化が可能なため高精細な画像を提供することが出来る。また、上記アクティブマトリクス型液晶表示装置は周辺駆動回路上にシール材を形成することで表示領域の更なる大型化を図っている。
【０００６】
しかし、従来の液晶表示装置では、シール材に硬度の高いフィラーが混入されていた。このフィラーとはガラスファイバー等で形成される基板間隔制御用の物質であり、棒状や球状などの形状を有している。
【０００７】
この場合、駆動回路内蔵型液晶表示装置においてシール材を駆動回路上に使用すると、セル形成時の押圧により、駆動回路素子を破壊してしまう。このため、パネルの表示状態が損なわれ、歩留まりが下がっていた。これを防止するためには、駆動回路上のシール材に基板間隔を維持するためのフィラーを混入しないなどの方法がとられていた。
【０００８】
ところで、液晶表示装置において不均一な基板間隔はそのまま表示の色ムラ等につながる。このため、一般に液晶表示装置はスペーサーを使用して基板間隔の均一化を図っている。
【０００９】
液晶表示装置のセルギャップはスペーサー散布密度に依存することが知られている。このため、スペーサーはセル内に均一の密度でまかれる。またスペーサー径の変化もセルギャップに影響する。このため通常パネル内の散布スペーサー径は均一である。
【００１０】
なお、スペーサーは主にシリカ、樹脂等により作られた球状のものが用いられ、基板間に散布することで基板間隔の制御に用いられている。特に、樹脂等で形成されたスペーサーはある程度の弾力性を有するのでスペーサーにより基板上のＴＦＴ等を損傷する恐れは少ない。
【００１１】
【従来技術の問題点】
上述のように液晶表示装置において、スペーサーは基板間隔を維持するという効果がある。しかし、スペーサーの画素部への散布がパネルの表示状態を損なう例も報告されている。例えば、透光性を有するスペーサーを使用するとパネル暗状態において光漏れとなる。これは低輝度欠陥と呼ばれるものである。
【００１２】
特に投射型として用いられる液晶パネルは表示部が拡大された状態となる。これにより、スペーサーの低輝度欠陥が拡大表示される。これは表示部のコントラストの低下、表示品質の劣化につながっていた。
【００１３】
しかし実際の所、基板間隔を維持するためにはある程度のスペーサー散布はやむを得ない。そこで画素部領域のスペーサー散布量を減らすため、画素部領域以外のスペーサー散布量のみを増やすことも考えられる。
【００１４】
しかし、前述の様にスペーサー散布密度はセルギャップに影響を与える。このため、画素部のスペーサー散布密度と画素部以外の領域のスペーサー散布密度を変化させると、画素部周辺においてセルギャップが変化してしまう。この様なセルギャップの変化は表示状態の乱れを招くため、前述の方法では液晶表示装置の表示状態の改善は図れない。
【００１５】
また、前述の様に駆動回路上のシール材中に基板間隔を維持するためのフィラーをいれないという構成をとった場合、駆動回路素子の損傷を防ぐという点では有意であるが、液晶パネルの表示状態において以下に示す様な重大な欠点を有することが判明している。
【００１６】
液晶表示装置においては、シール材塗布後に２枚のガラス基板の貼り合わせを行っている。例えば、基板内に均一に圧力をかけながらシール材を硬化させる。シール材の硬化方法にはＵＶ照射による硬化、熱による硬化、ＵＶ照射と熱硬化を併用する硬化等がある。
【００１７】
シール材の熱硬化時には１６０℃前後の熱がかけられる。またＵＶ照射と熱硬化を併用する場合にも９０℃前後の熱が必要である。また、シール材硬化後には液晶パネルは常温まで戻される。
【００１８】
シール材中に基板間隔を維持するためのフィラーを混入しない液晶パネルにおいてはこの温度変化に伴いセルギャップの不均一化が起こる。これを実際に測定したものが図３、図５である。
【００１９】
図３は基板内のスペーサー散布密度を５０〜３００個／ｍｍ2 と変化させた時の基板内のセルギャップ分布を調べたものである。横軸は基板の中心からの距離であり、縦軸はセルギャップを示している。また、図５は、そのうちスペーサーを５０個／ｍｍ2 で均一に散布した場合の基板内のセルギャップ分布を立体図で示したものである。
【００２０】
この実験では、シール材中に基板間隔を維持するためのフィラーは用いずセルを作製している。セルは、スペーサー散布、シール材塗布、シール材熱硬化（基板貼り合わせ）の工程を経て形成される。ここで用いられている基板サイズは横５．０インチ（従って、図３において基板中心からの距離は２．５インチとなっている）、縦５．０インチである。液晶注入は行っていない。スペーサーは樹脂系のものが用いられている。スペーサー径は４．０μｍである。
【００２１】
図３においてセル中心部とセル外側部とでセルギャップが異なり、セル中心部はセル外側部に比べセルギャップが厚くなっていることが判る。また、その差は１．０〜１．２μｍにもなる。この事は図５において、基板中心部（アドレス３−３に対応する）が最もセルギャップが大きく、基板端（アドレス１−１や５−５等に対応する）で最も小さくなっていることからも明らかである。
【００２２】
近年用いられている液晶表示装置の駆動方法としてはＴＮ方式、ＳＴＮ方式などが一般的である。ここで、良好な表示の均一性を得るために要求されるセルギャップのコントロール精度はＴＮ方式で±０．１μｍ、ＳＴＮ方式では±０．０３μｍである。
【００２３】
従って、図５において観測されたセルギャップのムラは液晶表示装置において実用に耐えないことを示す。これは、シール材に基板間隔を維持するためのフィラーを用いないためシール材の熱収縮が生じ、基板の僅かな反りがセルギャップを変化させたことによると推測できる。
【００２４】
【発明が解決しようとする課題】
本明細書に開示する発明は、液晶表示装置の表示状態の改良を図るものである。具体的には液晶パネルのセルギャップムラを低減するものである。また、特に投射型ディスプレイにおいて表示劣化の原因となる、スペーサーによる表示部の低輝度欠陥による画質の劣化を低減するものである。
【００２５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、
少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層とを有し、
前記基板間にはシール材およびスペーサが配置され、
前記スペーサーの前記基板上での散布密度が変化することを特徴とする液晶表示装置である。
【００２６】
また、前段において前記シール材が配置された領域では前記スペーサの散布密度は一定であり、
前記スペーサの散布密度は前記シール材で囲まれた領域から内側に向かい徐々に減少することを特徴とする液晶表示装置である。若しくは前記スペーサーの散布密度が前記シール材に囲まれた領域の中心から概略同心円状に増加することを特徴とする液晶表示装置である。
【００２７】
また、本発明は、
少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層とを有し、
前記基板の少なくとも一方に駆動回路と画素領域が形成され、
前記基板の駆動回路上にシール材が存在し、
前記シール材内には基板間隔を保つためのフィラーが混入されず、
前記基板間隔は前記基板間に配置されたスペーサにより確保され、かつ、前記基板上において前記スペーサの散布密度が変化することを特徴とする液晶表示装置である。
【００２８】
また、前段において前記シール材で囲まれた領域では前記スペーサの散布密度が一定であり、
前記スペーサの散布密度は前記シール材で囲まれた領域から内側に向かい徐々に減少することを特徴とする液晶表示装置である。若しくは、前記スペーサーの散布密度が前記シール材に囲まれた領域の中心から概略同心円状に増加することを特徴とする液晶表示装置である。
【００２９】
また、本発明は、
少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層とを有し、
前記基板の少なくとも一方には画素領域が形成され、
前記基板間にはシール材およびスペーサが配置され、
前記画素領域の前記スペーサー散布密度は均一であり、
前記画素領域からその外側の領域へ向かって前記スペーサーの散布密度が徐々に増加することを特徴とする液晶表示装置である。
【００３０】
また、前段において特に、前記シール材で囲まれた領域の前記スペーサーの散布密度が等しいことを特徴とする液晶表示装置である。
【００３１】
本発明は液晶表示装置において画素領域内のスペーサーの散布密度を変化させることによりセルギャップの均一化を図る。具体的にはパネル外側へ向かってスペーサー散布密度を徐々に増加させることで、パネル内のセルギャップムラを防止する。
【００３２】
また、本発明では画素領域の外側へ向かってスペーサーの散布密度を徐々に増加させることで、スペーサー散布量増加による画素部付近のセルギャップムラを防止する。この方法をとることで表示状態を損なうことなく画素部領域のスペーサー散布量をへらすことが出来る。
【００３３】
本明細書に開示する発明を利用した構成の一例を図１に示す。図１に示す基板は、画素ＴＦＴと駆動回路ＴＦＴが同一基板に形成されている駆動回路内蔵型の構成である。スペーサー散布密度は画素領域（Ａ）から画素領域端（Ｂ）に向かい徐々に増加している。また、駆動回路上にはシール材が形成されている。シール材中には基板間隔を維持するためのフィラーは混入されていない。
【００３４】
図１に示す構成において、１０１、１０２はそれぞれ第１、第２の基板、１０３、１０４は透明電極、１０５、１０６は配向膜、１０７はスペーサー、１０８は画素ＴＦＴ、１０９は駆動回路ＴＦＴ、１１０はシール材、１１１、１１２は偏光板、１１３は画素領域を示す。画素領域（１１３）においてスペーサー散布密度はＡからＢにかけて徐々に増大している。液晶材料は本図面においては図示していない。
【００３５】
本発明の構成を以下に説明する。まず、上記第１、第２の基板（１０１、１０２）には、透光性を有し、かつ外力に対しある程度の強度を有する材料、例えばガラス、石英などの無機材料などを用いることができる。
【００３６】
ＴＦＴ等を形成する基板（以下ＴＦＴ基板とする）には、無アルカリガラスや石英ガラスが用いられる。また、液晶電気光学装置の軽量化を目的とする場合、複屈折性の少ないフィルム、例えばＰＥＳ（ポリエチレンサルフェート）などを用いることもできる。
【００３７】
透明電極（１０３、１０４）としては、ＩＴＯ（酸化インジウム・スズ）、酸化スズ、酸化インジウム等の透光性導電材料が用いられる。
【００３８】
配向膜（１０５、１０６）としては、ポリイミドや、ポリアミド酸を、溶媒に５〜１０重量％溶解させたものなどが用いられる。
【００３９】
スペーサー（１０７）は、ポリマー系、シリカ系等のスペーサを所定の散布密度で用いる。画素領域（１１３）においては画素領域内の任意の領域（Ａ）からから画素領域端（Ｂ）に向かい徐々にスペーサー散布密度が増大する。
【００４０】
ＴＦＴ（１０８、１０９）としては活性層に結晶性シリコンを用いたものを用いることが出来る。上記駆動素子の構成は、プレーナ型、スタガー型、逆スタガー型といった公知の構成を利用することが出来る。
【００４１】
結晶性シリコンを用いたトランジスタを用いるため、周辺駆動回路を構成する駆動回路ＴＦＴ（１０９）と画素領域を構成する画素ＴＦＴ（１０８）とを同一基板上に形成することが可能である。
【００４２】
周辺駆動回路は、アクティブマトリクス回路を構成するＴＦＴを作製するのと同じプロセスで作製することが可能である。周辺駆動回路は、一般にｎ−ｃｈ型のＴＦＴとｐ−ｃｈ型のＴＦＴとを組み合わせた相補型素子から形成される。
【００４３】
ドレイン電極及び、ゲート電極、ゲート線など、画素領域及び駆動回路領域のＴＦＴの各電極を構成する材料としては、銅、アルミニウム、タンタル、チタン、クロムなどの金属材料等が用いられる。また、ＩＴＯ（酸化インジウム・スズ）、酸化スズ、酸化インジウム等の透光性導電材料を用いてもよい。
【００４４】
また、各層間絶縁物、ＴＦＴ保護膜としては、酸化珪素、または窒化珪素を用いることが可能である。ここで、透明有機膜を用いると層間膜、保護膜としての効果だけでなく平坦化膜としての効果を持たせることもできる。
【００４５】
シール材（１１０）としては熱硬化型、紫外線硬化型等の樹脂材料を使用する。前記樹脂材料としてはエポキシ系、ウレタンアクリレート系、シリコン系などの材料を使用することが可能である。また、シール材中には基板間隔制御用のフィラーは混入されていない。
【００４６】
また、偏光板（１１１、１１２）により、液晶材料（図示せず）による光変調を目視出来る形にすることができる。
【００４７】
【作用】
本発明の構成とすることで液晶表示装置のセルギャップのムラを補正することが出来る。また、本発明は基板形成後にセルギャップのムラがある全てのパネルに適用できる。
【００４８】
本発明を駆動回路内蔵型液晶表示装置装置に用いることは特に有効である。本発明の構成とすることでシール材中にフィラーを用いなくても均一なセルを提供できる。もちろん、シール材に硬度の高いフィラーを入れないことは駆動回路の損傷防止に効果がある。
【００４９】
また、本発明の構成とすることで画素部スペーサー散布量の低減を図ることが出来る。これによりスペーサー散布による表示部の低輝度欠陥の発生を低減できる。この時画素部のセルギャップムラは生じない。これは、特にパネルを投射型ディスプレイとして用いる場合に有効である。
【００５０】
【実施例】
〔実施例１〕
本実施例では、使用スペーサー散布密度を変化させて液晶パネルを組み立てる工程の例を説明する。説明は図１及び図４に従う。図１はＴＦＴ基板、対向基板を用いてセル形成をした場合の例を示したものである。図４は同一基板上に駆動回路ＴＦＴと、画素ＴＦＴとを形成する方法の例を示したものである。
【００５１】
本実施例のアクティブマトリクス回路を得る作製工程について、図４を用いて説明する。図の左側に周辺駆動回路のＴＦＴの作製工程を、右側にアクティブマトリクス回路のＴＦＴの作製工程をそれぞれ示す。
【００５２】
まず、石英基板またはガラス基板（４０１）上に下地酸化膜（４０２）として厚さ１０００〜３０００Åの酸化珪素膜を形成する。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いればよい。
【００５３】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコン膜を３００〜１５００Å、好ましくは５００〜１０００Å形成する。
【００５４】
そして、５００℃以上、好ましくは、８００〜９５０℃の温度で熱アニールをおこない、シリコン膜を結晶化させる。熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、特開平６−２４４１０３、同６−２４４１０４に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素（触媒元素）を添加してもよい。
【００５５】
次にシリコン膜をエッチングして、島状の周辺駆動回路のＴＦＴの活性層（４０３）（Ｐチャネル型ＴＦＴ用）、（４０４）（Ｎチャネル型ＴＦＴ用）とマトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（４０５）を形成する。
【００５６】
さらに、酸素雰囲気中でのスパッタ法によって、厚さ５００〜２０００Åの酸化珪素のゲイト絶縁膜（４０６）を形成する。ゲイト絶縁膜の形成方法としては、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモノシラン（ＳｉＨ4 ）を用いることが好ましい。
【００５７】
その後、厚さ２０００Å〜５００００Å、好ましくは２０００〜６０００Åのアルミを基板全面に形成する。そして、これをエッチングして、ゲイト電極（４０７、４０８、４０９）を形成する。（図４（Ａ））
【００５８】
その後、イオンドーピング法によって、全ての島状活性層に、ゲイト電極をマスクとして自己整合的にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入する。ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。この結果、弱いＮ型領域（４１０、４１１、４１２）が形成される。（図４（Ｂ））
【００５９】
次に、Ｐチャネル型ＴＦＴの活性層（４０３）を覆うフォトレジストのマスク（４１３）、および、画素ＴＦＴの活性層（４０５）のうち、ゲイト電極に平行にゲイト電極（４０９）の端から３μｍ離れた部分までを覆うフォトレジストのマスク（４１４）を形成する。
【００６０】
そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入する。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。この結果、強いＮ型領域（ソース／ドレイン）（４１５、４１６）が形成される。画素ＴＦＴの活性層（４０５）の弱いＮ型領域（４１２）のうち、マスク（４１４）に覆われていた領域（４１７）は今回のドーピングでは燐が注入されないので、弱いＮ型のままとなる。（図４（Ｃ））
【００６１】
次に、Ｎチャネル型ＴＦＴの活性層（４０４、４０５）をフォトレジストのマスク（４１８）で覆い、ジボラン（Ｂ2 Ｈ2 ）をドーピングガスとして、イオンドーピング法により、島状領域（４０３）に硼素を注入する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とする。
【００６２】
このドーピングでは、硼素のドーズ量が図４（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域（４１０）は強いＰ型領域（４１９）に反転する。以上のドーピングにより、強いＮ型領域（ソース／ドレイン）（４１５、４１６）、強いＰ型領域（ソース／ドレイン）（４１９）、弱いＮ型領域（低濃度不純物領域）（４１７）が形成される。本実施例においては、低濃度不純物領域（４１７）の幅は、約３μｍとする。（図４（Ｄ））
【００６３】
その後、４５０〜８５０℃で０．５〜３時間の熱アニールを施すことにより、ドーピングによるダメージを回復せしめ、ドーピング不純物を活性化、シリコンの結晶性を回復させる。
【００６４】
その後、全面に層間絶縁物（４２０）として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å形成する。これは、窒化素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。そして、層間絶縁物（４２０）をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成する。
【００６５】
そして、スパッタ法によって、厚さ２０００〜６０００Åのチタン膜を形成し、これをエッチングして、周辺回路の電極・配線（４２１、４２２、４２３）および画素ＴＦＴの電極・配線（４２４、４２５）を形成する。さらに、プラズマＣＶＤ法によって、厚さ１０００〜３０００Åの窒化珪素膜（４２６）をパッシベーション膜として形成し、これをエッチングして、画素ＴＦＴの電極（４２５）に達するコンタクトホールを形成する。
【００６６】
最後に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッチング、ベークして、画素電極（４２７）を形成する。以上により周辺駆動回路と画素領域とを同一基板上に形成することが出来る。（図４（Ｅ））
【００６７】
図１は以上の工程により作製されたＴＦＴ基板を用いてセル形成をした場合の構造を示したものである。ここでは使用スペーサー散布密度を変化させて液晶パネルを組み立てている。説明は図１に従う。
【００６８】
ＴＦＴ基板（１０２）は、図４の工程により作製された基板を使用する。また、対向基板用ガラス基板（１０１）は、洗浄、乾燥を行う。対向基板（１０１）についてはＴＦＴを形成した基板と同種の材料を用いることができる。
【００６９】
次に、対向基板上にスパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜（１０３）を形成する。ここでは、膜厚を１２００Åとする。その後１５０℃、６０分のベークを行い、ＩＴＯ膜を硬化する。
【００７０】
ＴＦＴ基板（１０２）・対向基板（１０１）は、各々表面処理に用いられたエッチング液レジスト剥離液等の各種薬品を十分に洗浄する。
【００７１】
次に配向膜（１０５、１０６）を対向基板（１０１）及びＴＦＴ基板（１０２）に付着させる。配向膜の付着方法としては、スピンコーターによる塗布や、フレキソ印刷を用いる方法がある。配向膜材料にはブチルセルソルブかｎ−メチル２−ピロリドンといった溶媒に、溶媒の約１０重量％のポリイミドを溶解したものを用いる。
【００７２】
そして、対向基板（１０１）及びＴＦＴ基板（１０２）の両基板に付着した配向膜（１０５、１０６）をベークする。ベークは最高使用温度約３００℃の熱風を送り加熱し、ポリイミドワニスを焼成・硬化させるものである。
【００７３】
その後、配向膜（１０５、１０６）の付着したガラス基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。
【００７４】
その後、ＴＦＴ基板もしくは対向基板に対してポリマー系、シリカ系等の球スペーサー（１０７）を散布する。この時、スペーサー散布密度を目的に応じて変化させる。スペーサ散布方式としては、溶媒を一切使用せずスペーサを散布するドライ方式が採用できる。
【００７５】
スペーサー散布密度を変化させる方法としては、散布密度の変化に対応した編み目状の孔部を有するマスクを用いる。前記マスクとしてはスクリーン印刷に使用されるスクリーンマスクを使用する。
【００７６】
ここでスクリーンマスクに、上述の網目状のパターンを写真製版法により形成する。そのマスク上にスペーサーを配置する。この状態からスペーサーを基板上に落下させる。本方法は特公昭６１ー３３１６６を応用したものである。
【００７７】
散布されるスペーサー密度はスクリーンマスク孔部の密度分布に応じて変化する。ここで、編み目が密な部分ではスペーサーの落下量は減り、スペーサー散布密度は小さくなる。また、編み目が疎な部分ではスペーサーの落下量は増大しスペーサー散布密度は大きくなる。
【００７８】
次に、ＴＦＴ基板の外枠、駆動回路領域上にシール材（１１０）を塗布する。駆動回路素子の損傷を防ぐため、シール材には基板間隔制御用のフィラーを混入しなかった。シール材塗布には、ＴＦＴ基板と対向基板を接着する役割と注入する液晶材が外部に流出するのを防ぐ目的がある。
【００７９】
シール材をガラス基板に付けるには、注射器状のディスペンサーから、シール材を出して塗布する方法や、シール材を印刷する方法等がある。
【００８０】
最後に、対向基板（１０１）とＴＦＴ基板（１０２）を貼り合わせる。その後液晶注入口より液晶材（図示せず）を入れて、液晶材注入後エポキシ系樹脂等で液晶注入口を封止する。
【００８１】
その後、偏光板（１１２、１１３）を貼り付ける。偏光板の偏光子と検光子のなす角度は液晶駆動モードにより任意に設定可能である。以上のようにして、図１に示す様な液晶パネルを作製することができる。
【００８２】
〔実施例２〕
本実施例ではシール材中にフィラーを用いないセルを形成する際に、スペーサーの散布密度を画素領域内で変化させる例を示す。
【００８３】
本実施例では樹脂系スペーサーとして積水ファインケミカル製「ミクロパールＳＰ」を使用する。スペーサー径は４．０μｍである。また、使用ガラス基板はコーニング製基板である。これは横５インチ、縦５インチのものである。これを二枚用いる。
【００８４】
次に、前記基板の一枚にスペーサーを散布する。本実施例では、スペーサー散布はドライ方式で行う。使用装置は日清エンジニアリング製ドライ式スペーサー散布装置である。
【００８５】
次に、ＴＦＴ基板の駆動回路領域上に外枠としてにシール材を塗布する。シール材として三井東圧製「ＸＮ−２１Ｓ」を使用する。シール材には基板間隔を維持するためのフィラーは混入されていない。
【００８６】
本実施例ではシール材で囲まれた領域の中心から概略同心円状にスペーサー散布密度を変化させた。これは、図５においてセルギャップムラがシール材で囲まれた領域の中心から概略同心円状に見られる為である。
【００８７】
スペーサー散布密度は画素中央で５０個／ｍｍ2 とした。そして、画素中央からシール材近傍へとスペーサー散布密度を変化させた。そして、シール材近傍のスペーサー散布密度は３００個／ｍｍ2 とした。これは図３のデータに基づいている。図３は本実施例と同一条件でセル作製をおこない、スペーサー散布密度とセルギャップ分布の関係を調べたものである。
【００８８】
具体的には、例えば図３においてセルギャップが４．６μｍの所に、横軸と平行な線を引いてみる。すると、セルギャップを４．６μｍに保つためにはスペーサ散布密度を変化させることが有効であることが判る。
【００８９】
図３によれば、中心からの距離が０インチの場合は５０個／ｍｍ2 、約１インチの場合は１００個／ｍｍ2 、約１．６インチの場合は２００個／ｍｍ2 、約２．２インチの場合は３００個／ｍｍ2 のスペーサ散布密度とすることでセルギャップを均一に保つことが可能である。
【００９０】
本実施例で作製したセルのセルギャップ分布は図２のようになった。即ち、本実施例のスペーサー散布密度とすることで、従来例に比べ格段にセルギャップの均一性を保つことが出来た。また、本実施例のようにスペーサー散布密度を変化させることでシール材中にフィラーを用いない場合においても均一なセルギャップを保つことが出来た。
【００９１】
スペーサーの散布密度はセルの状態に応じて変化させればよい。例えば通常シール材で囲まれた領域は長方形になる場合が多い。この場合、予めスペーサー散布密度を均一にしたセルを形成して、その状態でのセルギャップムラを考慮してから決定する。シール材中にスペーサーを散布するかどうかは任意でありそのときの状態で決めればよい。
【００９２】
〔実施例３〕
本実施例では、スペーサーの散布密度を画素領域内では均一なものとし、画素領域外において、画素領域端とシール材との間で基板外側に向かって徐々にスペーサーの散布密度を増加させることにより好ましい表示状態を得た。
【００９３】
本実施例ではセルギャップムラが少なく、かつ、低輝度欠陥の少ないパネルを作製することを目的とする。また、基板は実施例１において作製されるものを用いる。出来上がりのパネルサイズは３インチである。
【００９４】
本実施例ではシリカ系スペーサーとして、触媒化成工業製「真絲球ーＳＷ」を使用した。スペーサー散布はドライ方式である。使用装置は日清エンジニアリング製ドライ式スペーサー散布装置である。。スペーサー径は４．０μｍである。また、ここでは、セルギャップ維持のためにフィラーを混入した。フィラー濃度は３．０ｗｔ％である。
【００９５】
この時、画素領域外では、画素領域端とシール材との間でスペーサー散布密度を変化させた。画素領域のスペーサー散布密度は３０個／ｍｍ2 とする。また、画素領域端ではのスペーサー散布密度を３０個／ｍｍ2 とし、シール材近傍のスペーサー散布密度を１００個／ｍｍ2 として、その間でスペーサー散布密度を変化させる構成とした。
【００９６】
次に、ＴＦＴ基板の駆動回路部の外枠にシール材を塗布する。シール材として三井東圧製「ＸＮ−２１Ｓ」を使用した。シール材塗布後に２枚のガラス基板の貼り合わせを行った。方法は約１６０℃の高温プレスによって、約３時間で封止材を硬化する加熱硬化方式をとった。高温プレス時の圧着圧力は、０．３ｋｇｆ／ｃｍ2 である。
【００９７】
本実施例では、画素領域におけるスペーサ散布密度を３０個／ｍｍ2 と小さいものとしているが、十分セルギャップを均一に保つことが可能である。これは、画素領域外においてスペーサ散布密度を高くして、セルギャップを精密に制御することを可能としているからである。
【００９８】
従って、本実施例においては画素部領域のスペーサー散布密度をその外側の領域と比較して相対的に小さく抑えることが可能である。即ち、セルギャップムラが少なく、かつスペーサーによる低輝度欠陥の発生を低減したパネルを得ることができる。これは特にパネルを投射型ディスプレイとして用いる場合に有効である。
【００９９】
また、本実施例におけるスペーサー散布状態は一例である。スペーサーの散布状態はセルの状態により任意に設定可能である。また、本実施例の構成はシール材中にフィラーを用いない場合においても適用することができる。
【０１００】
【発明の効果】
本発明により、液晶表示装置のセルギャップムラが改善できる。また、本発明により液晶表示装置における画素部のスペーサー散布密度を減らすことが出来る。これにより、スペーサーによる表示部の低輝度欠陥の発生を低減することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の概要を示す図。
【図２】 実施例２における基板内セルギャップ分布を示す図。
【図３】 実施例２におけるセルギャップのスペーサー散布密度依存性を示す図。
【図４】 実施例１のＴＦＴ基板作製工程を示す図。
【図５】 従来例の基板内セルギャップ分布を示す図。
【符号の説明】
１０１、１０２ 基板
１０３、１０４ 透明電極
１０５、１０６ 配向膜
１０７ スペーサー
１０８ 画素ＴＦＴ
１０９ 駆動回路ＴＦＴ
１１０ シール材
１１１、１１２ 偏光板
１１３ 画素領域
４０１ 基板
４０２ 下地膜
４０３〜４０５ 活性層
４０６ ゲイト絶縁膜
４０７〜４０９ ゲイト電極、ゲイト線
４１０〜４１２ 弱いＮ型領域
４１３、４１４ フォトレジストのマスク
４１５、４１６ 強いＮ型領域（ソース、ドレイン）
４１７ 低濃度不純物領域
４１８ フォトレジストのマスク
４１９ 強いＰ型領域（ソース、ドレイン）
４２０ 層間絶縁膜
４２１〜４２５ 金属配線、電極
４２６ パッシベーション膜
４２７ 画素電極
【発明の利用分野】
本発明は液晶表示装置において、表示状態の改良を目的としたものである。特にパネルのセルギャップムラを低減するものである。また、画素部のスペーサー散布量を低減し表示状態の改善を図るものである。
【０００２】
【従来の技術】
近年液晶表示装置は著しい発展を見せ、その低消費電力性、携帯性から各種機器に広く使用されている。しかし、液晶表示装置の実用化に伴いさまざまな改良が求められている。
【０００３】
特に表示装置としての表示状態の改良が求められている。例えば表示領域の大型化である。同じパネルサイズでも出来るだけ大きい表示領域が求められている。また、液晶パネルにおける表示状態の質の改善の要求も激しい。
【０００４】
そのなかで、結晶性シリコンを用いた薄膜トランジスタ（ＴＦＴ）で構成されるアクティブマトリクス型液晶表示装置は、同一基板上に周辺駆動回路と画素駆動回路とを形成することが可能である。
【０００５】
このため、この装置は表示装置の大きさに対して非常に画素の表示領域が大きい。また、画素ピッチの微細化が可能なため高精細な画像を提供することが出来る。また、上記アクティブマトリクス型液晶表示装置は周辺駆動回路上にシール材を形成することで表示領域の更なる大型化を図っている。
【０００６】
しかし、従来の液晶表示装置では、シール材に硬度の高いフィラーが混入されていた。このフィラーとはガラスファイバー等で形成される基板間隔制御用の物質であり、棒状や球状などの形状を有している。
【０００７】
この場合、駆動回路内蔵型液晶表示装置においてシール材を駆動回路上に使用すると、セル形成時の押圧により、駆動回路素子を破壊してしまう。このため、パネルの表示状態が損なわれ、歩留まりが下がっていた。これを防止するためには、駆動回路上のシール材に基板間隔を維持するためのフィラーを混入しないなどの方法がとられていた。
【０００８】
ところで、液晶表示装置において不均一な基板間隔はそのまま表示の色ムラ等につながる。このため、一般に液晶表示装置はスペーサーを使用して基板間隔の均一化を図っている。
【０００９】
液晶表示装置のセルギャップはスペーサー散布密度に依存することが知られている。このため、スペーサーはセル内に均一の密度でまかれる。またスペーサー径の変化もセルギャップに影響する。このため通常パネル内の散布スペーサー径は均一である。
【００１０】
なお、スペーサーは主にシリカ、樹脂等により作られた球状のものが用いられ、基板間に散布することで基板間隔の制御に用いられている。特に、樹脂等で形成されたスペーサーはある程度の弾力性を有するのでスペーサーにより基板上のＴＦＴ等を損傷する恐れは少ない。
【００１１】
【従来技術の問題点】
上述のように液晶表示装置において、スペーサーは基板間隔を維持するという効果がある。しかし、スペーサーの画素部への散布がパネルの表示状態を損なう例も報告されている。例えば、透光性を有するスペーサーを使用するとパネル暗状態において光漏れとなる。これは低輝度欠陥と呼ばれるものである。
【００１２】
特に投射型として用いられる液晶パネルは表示部が拡大された状態となる。これにより、スペーサーの低輝度欠陥が拡大表示される。これは表示部のコントラストの低下、表示品質の劣化につながっていた。
【００１３】
しかし実際の所、基板間隔を維持するためにはある程度のスペーサー散布はやむを得ない。そこで画素部領域のスペーサー散布量を減らすため、画素部領域以外のスペーサー散布量のみを増やすことも考えられる。
【００１４】
しかし、前述の様にスペーサー散布密度はセルギャップに影響を与える。このため、画素部のスペーサー散布密度と画素部以外の領域のスペーサー散布密度を変化させると、画素部周辺においてセルギャップが変化してしまう。この様なセルギャップの変化は表示状態の乱れを招くため、前述の方法では液晶表示装置の表示状態の改善は図れない。
【００１５】
また、前述の様に駆動回路上のシール材中に基板間隔を維持するためのフィラーをいれないという構成をとった場合、駆動回路素子の損傷を防ぐという点では有意であるが、液晶パネルの表示状態において以下に示す様な重大な欠点を有することが判明している。
【００１６】
液晶表示装置においては、シール材塗布後に２枚のガラス基板の貼り合わせを行っている。例えば、基板内に均一に圧力をかけながらシール材を硬化させる。シール材の硬化方法にはＵＶ照射による硬化、熱による硬化、ＵＶ照射と熱硬化を併用する硬化等がある。
【００１７】
シール材の熱硬化時には１６０℃前後の熱がかけられる。またＵＶ照射と熱硬化を併用する場合にも９０℃前後の熱が必要である。また、シール材硬化後には液晶パネルは常温まで戻される。
【００１８】
シール材中に基板間隔を維持するためのフィラーを混入しない液晶パネルにおいてはこの温度変化に伴いセルギャップの不均一化が起こる。これを実際に測定したものが図３、図５である。
【００１９】
図３は基板内のスペーサー散布密度を５０〜３００個／ｍｍ2 と変化させた時の基板内のセルギャップ分布を調べたものである。横軸は基板の中心からの距離であり、縦軸はセルギャップを示している。また、図５は、そのうちスペーサーを５０個／ｍｍ2 で均一に散布した場合の基板内のセルギャップ分布を立体図で示したものである。
【００２０】
この実験では、シール材中に基板間隔を維持するためのフィラーは用いずセルを作製している。セルは、スペーサー散布、シール材塗布、シール材熱硬化（基板貼り合わせ）の工程を経て形成される。ここで用いられている基板サイズは横５．０インチ（従って、図３において基板中心からの距離は２．５インチとなっている）、縦５．０インチである。液晶注入は行っていない。スペーサーは樹脂系のものが用いられている。スペーサー径は４．０μｍである。
【００２１】
図３においてセル中心部とセル外側部とでセルギャップが異なり、セル中心部はセル外側部に比べセルギャップが厚くなっていることが判る。また、その差は１．０〜１．２μｍにもなる。この事は図５において、基板中心部（アドレス３−３に対応する）が最もセルギャップが大きく、基板端（アドレス１−１や５−５等に対応する）で最も小さくなっていることからも明らかである。
【００２２】
近年用いられている液晶表示装置の駆動方法としてはＴＮ方式、ＳＴＮ方式などが一般的である。ここで、良好な表示の均一性を得るために要求されるセルギャップのコントロール精度はＴＮ方式で±０．１μｍ、ＳＴＮ方式では±０．０３μｍである。
【００２３】
従って、図５において観測されたセルギャップのムラは液晶表示装置において実用に耐えないことを示す。これは、シール材に基板間隔を維持するためのフィラーを用いないためシール材の熱収縮が生じ、基板の僅かな反りがセルギャップを変化させたことによると推測できる。
【００２４】
【発明が解決しようとする課題】
本明細書に開示する発明は、液晶表示装置の表示状態の改良を図るものである。具体的には液晶パネルのセルギャップムラを低減するものである。また、特に投射型ディスプレイにおいて表示劣化の原因となる、スペーサーによる表示部の低輝度欠陥による画質の劣化を低減するものである。
【００２５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、
少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層とを有し、
前記基板間にはシール材およびスペーサが配置され、
前記スペーサーの前記基板上での散布密度が変化することを特徴とする液晶表示装置である。
【００２６】
また、前段において前記シール材が配置された領域では前記スペーサの散布密度は一定であり、
前記スペーサの散布密度は前記シール材で囲まれた領域から内側に向かい徐々に減少することを特徴とする液晶表示装置である。若しくは前記スペーサーの散布密度が前記シール材に囲まれた領域の中心から概略同心円状に増加することを特徴とする液晶表示装置である。
【００２７】
また、本発明は、
少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層とを有し、
前記基板の少なくとも一方に駆動回路と画素領域が形成され、
前記基板の駆動回路上にシール材が存在し、
前記シール材内には基板間隔を保つためのフィラーが混入されず、
前記基板間隔は前記基板間に配置されたスペーサにより確保され、かつ、前記基板上において前記スペーサの散布密度が変化することを特徴とする液晶表示装置である。
【００２８】
また、前段において前記シール材で囲まれた領域では前記スペーサの散布密度が一定であり、
前記スペーサの散布密度は前記シール材で囲まれた領域から内側に向かい徐々に減少することを特徴とする液晶表示装置である。若しくは、前記スペーサーの散布密度が前記シール材に囲まれた領域の中心から概略同心円状に増加することを特徴とする液晶表示装置である。
【００２９】
また、本発明は、
少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層とを有し、
前記基板の少なくとも一方には画素領域が形成され、
前記基板間にはシール材およびスペーサが配置され、
前記画素領域の前記スペーサー散布密度は均一であり、
前記画素領域からその外側の領域へ向かって前記スペーサーの散布密度が徐々に増加することを特徴とする液晶表示装置である。
【００３０】
また、前段において特に、前記シール材で囲まれた領域の前記スペーサーの散布密度が等しいことを特徴とする液晶表示装置である。
【００３１】
本発明は液晶表示装置において画素領域内のスペーサーの散布密度を変化させることによりセルギャップの均一化を図る。具体的にはパネル外側へ向かってスペーサー散布密度を徐々に増加させることで、パネル内のセルギャップムラを防止する。
【００３２】
また、本発明では画素領域の外側へ向かってスペーサーの散布密度を徐々に増加させることで、スペーサー散布量増加による画素部付近のセルギャップムラを防止する。この方法をとることで表示状態を損なうことなく画素部領域のスペーサー散布量をへらすことが出来る。
【００３３】
本明細書に開示する発明を利用した構成の一例を図１に示す。図１に示す基板は、画素ＴＦＴと駆動回路ＴＦＴが同一基板に形成されている駆動回路内蔵型の構成である。スペーサー散布密度は画素領域（Ａ）から画素領域端（Ｂ）に向かい徐々に増加している。また、駆動回路上にはシール材が形成されている。シール材中には基板間隔を維持するためのフィラーは混入されていない。
【００３４】
図１に示す構成において、１０１、１０２はそれぞれ第１、第２の基板、１０３、１０４は透明電極、１０５、１０６は配向膜、１０７はスペーサー、１０８は画素ＴＦＴ、１０９は駆動回路ＴＦＴ、１１０はシール材、１１１、１１２は偏光板、１１３は画素領域を示す。画素領域（１１３）においてスペーサー散布密度はＡからＢにかけて徐々に増大している。液晶材料は本図面においては図示していない。
【００３５】
本発明の構成を以下に説明する。まず、上記第１、第２の基板（１０１、１０２）には、透光性を有し、かつ外力に対しある程度の強度を有する材料、例えばガラス、石英などの無機材料などを用いることができる。
【００３６】
ＴＦＴ等を形成する基板（以下ＴＦＴ基板とする）には、無アルカリガラスや石英ガラスが用いられる。また、液晶電気光学装置の軽量化を目的とする場合、複屈折性の少ないフィルム、例えばＰＥＳ（ポリエチレンサルフェート）などを用いることもできる。
【００３７】
透明電極（１０３、１０４）としては、ＩＴＯ（酸化インジウム・スズ）、酸化スズ、酸化インジウム等の透光性導電材料が用いられる。
【００３８】
配向膜（１０５、１０６）としては、ポリイミドや、ポリアミド酸を、溶媒に５〜１０重量％溶解させたものなどが用いられる。
【００３９】
スペーサー（１０７）は、ポリマー系、シリカ系等のスペーサを所定の散布密度で用いる。画素領域（１１３）においては画素領域内の任意の領域（Ａ）からから画素領域端（Ｂ）に向かい徐々にスペーサー散布密度が増大する。
【００４０】
ＴＦＴ（１０８、１０９）としては活性層に結晶性シリコンを用いたものを用いることが出来る。上記駆動素子の構成は、プレーナ型、スタガー型、逆スタガー型といった公知の構成を利用することが出来る。
【００４１】
結晶性シリコンを用いたトランジスタを用いるため、周辺駆動回路を構成する駆動回路ＴＦＴ（１０９）と画素領域を構成する画素ＴＦＴ（１０８）とを同一基板上に形成することが可能である。
【００４２】
周辺駆動回路は、アクティブマトリクス回路を構成するＴＦＴを作製するのと同じプロセスで作製することが可能である。周辺駆動回路は、一般にｎ−ｃｈ型のＴＦＴとｐ−ｃｈ型のＴＦＴとを組み合わせた相補型素子から形成される。
【００４３】
ドレイン電極及び、ゲート電極、ゲート線など、画素領域及び駆動回路領域のＴＦＴの各電極を構成する材料としては、銅、アルミニウム、タンタル、チタン、クロムなどの金属材料等が用いられる。また、ＩＴＯ（酸化インジウム・スズ）、酸化スズ、酸化インジウム等の透光性導電材料を用いてもよい。
【００４４】
また、各層間絶縁物、ＴＦＴ保護膜としては、酸化珪素、または窒化珪素を用いることが可能である。ここで、透明有機膜を用いると層間膜、保護膜としての効果だけでなく平坦化膜としての効果を持たせることもできる。
【００４５】
シール材（１１０）としては熱硬化型、紫外線硬化型等の樹脂材料を使用する。前記樹脂材料としてはエポキシ系、ウレタンアクリレート系、シリコン系などの材料を使用することが可能である。また、シール材中には基板間隔制御用のフィラーは混入されていない。
【００４６】
また、偏光板（１１１、１１２）により、液晶材料（図示せず）による光変調を目視出来る形にすることができる。
【００４７】
【作用】
本発明の構成とすることで液晶表示装置のセルギャップのムラを補正することが出来る。また、本発明は基板形成後にセルギャップのムラがある全てのパネルに適用できる。
【００４８】
本発明を駆動回路内蔵型液晶表示装置装置に用いることは特に有効である。本発明の構成とすることでシール材中にフィラーを用いなくても均一なセルを提供できる。もちろん、シール材に硬度の高いフィラーを入れないことは駆動回路の損傷防止に効果がある。
【００４９】
また、本発明の構成とすることで画素部スペーサー散布量の低減を図ることが出来る。これによりスペーサー散布による表示部の低輝度欠陥の発生を低減できる。この時画素部のセルギャップムラは生じない。これは、特にパネルを投射型ディスプレイとして用いる場合に有効である。
【００５０】
【実施例】
〔実施例１〕
本実施例では、使用スペーサー散布密度を変化させて液晶パネルを組み立てる工程の例を説明する。説明は図１及び図４に従う。図１はＴＦＴ基板、対向基板を用いてセル形成をした場合の例を示したものである。図４は同一基板上に駆動回路ＴＦＴと、画素ＴＦＴとを形成する方法の例を示したものである。
【００５１】
本実施例のアクティブマトリクス回路を得る作製工程について、図４を用いて説明する。図の左側に周辺駆動回路のＴＦＴの作製工程を、右側にアクティブマトリクス回路のＴＦＴの作製工程をそれぞれ示す。
【００５２】
まず、石英基板またはガラス基板（４０１）上に下地酸化膜（４０２）として厚さ１０００〜３０００Åの酸化珪素膜を形成する。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用いればよい。
【００５３】
次に、プラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファスもしくは多結晶のシリコン膜を３００〜１５００Å、好ましくは５００〜１０００Å形成する。
【００５４】
そして、５００℃以上、好ましくは、８００〜９５０℃の温度で熱アニールをおこない、シリコン膜を結晶化させる。熱アニールによって結晶化させたのち、光アニールをおこなって、さらに結晶性を高めてもよい。また、熱アニールによる結晶化の際に、特開平６−２４４１０３、同６−２４４１０４に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素（触媒元素）を添加してもよい。
【００５５】
次にシリコン膜をエッチングして、島状の周辺駆動回路のＴＦＴの活性層（４０３）（Ｐチャネル型ＴＦＴ用）、（４０４）（Ｎチャネル型ＴＦＴ用）とマトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（４０５）を形成する。
【００５６】
さらに、酸素雰囲気中でのスパッタ法によって、厚さ５００〜２０００Åの酸化珪素のゲイト絶縁膜（４０６）を形成する。ゲイト絶縁膜の形成方法としては、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法によって酸化珪素膜を形成する場合には、原料ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモノシラン（ＳｉＨ4 ）を用いることが好ましい。
【００５７】
その後、厚さ２０００Å〜５００００Å、好ましくは２０００〜６０００Åのアルミを基板全面に形成する。そして、これをエッチングして、ゲイト電極（４０７、４０８、４０９）を形成する。（図４（Ａ））
【００５８】
その後、イオンドーピング法によって、全ての島状活性層に、ゲイト電極をマスクとして自己整合的にフォスフィン（ＰＨ3 ）をドーピングガスとして燐を注入する。ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。この結果、弱いＮ型領域（４１０、４１１、４１２）が形成される。（図４（Ｂ））
【００５９】
次に、Ｐチャネル型ＴＦＴの活性層（４０３）を覆うフォトレジストのマスク（４１３）、および、画素ＴＦＴの活性層（４０５）のうち、ゲイト電極に平行にゲイト電極（４０９）の端から３μｍ離れた部分までを覆うフォトレジストのマスク（４１４）を形成する。
【００６０】
そして、再び、イオンドーピング法によって、フォスフィンをドーピングガスとして燐を注入する。ドーズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。この結果、強いＮ型領域（ソース／ドレイン）（４１５、４１６）が形成される。画素ＴＦＴの活性層（４０５）の弱いＮ型領域（４１２）のうち、マスク（４１４）に覆われていた領域（４１７）は今回のドーピングでは燐が注入されないので、弱いＮ型のままとなる。（図４（Ｃ））
【００６１】
次に、Ｎチャネル型ＴＦＴの活性層（４０４、４０５）をフォトレジストのマスク（４１８）で覆い、ジボラン（Ｂ2 Ｈ2 ）をドーピングガスとして、イオンドーピング法により、島状領域（４０３）に硼素を注入する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2 とする。
【００６２】
このドーピングでは、硼素のドーズ量が図４（Ｃ）における燐のドーズ量を上回るため、先に形成されていた弱いＮ型領域（４１０）は強いＰ型領域（４１９）に反転する。以上のドーピングにより、強いＮ型領域（ソース／ドレイン）（４１５、４１６）、強いＰ型領域（ソース／ドレイン）（４１９）、弱いＮ型領域（低濃度不純物領域）（４１７）が形成される。本実施例においては、低濃度不純物領域（４１７）の幅は、約３μｍとする。（図４（Ｄ））
【００６３】
その後、４５０〜８５０℃で０．５〜３時間の熱アニールを施すことにより、ドーピングによるダメージを回復せしめ、ドーピング不純物を活性化、シリコンの結晶性を回復させる。
【００６４】
その後、全面に層間絶縁物（４２０）として、プラズマＣＶＤ法によって酸化珪素膜を厚さ３０００〜６０００Å形成する。これは、窒化素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。そして、層間絶縁物（４２０）をウェットエッチング法によってエッチングして、ソース／ドレインにコンタクトホールを形成する。
【００６５】
そして、スパッタ法によって、厚さ２０００〜６０００Åのチタン膜を形成し、これをエッチングして、周辺回路の電極・配線（４２１、４２２、４２３）および画素ＴＦＴの電極・配線（４２４、４２５）を形成する。さらに、プラズマＣＶＤ法によって、厚さ１０００〜３０００Åの窒化珪素膜（４２６）をパッシベーション膜として形成し、これをエッチングして、画素ＴＦＴの電極（４２５）に達するコンタクトホールを形成する。
【００６６】
最後に、スパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッチング、ベークして、画素電極（４２７）を形成する。以上により周辺駆動回路と画素領域とを同一基板上に形成することが出来る。（図４（Ｅ））
【００６７】
図１は以上の工程により作製されたＴＦＴ基板を用いてセル形成をした場合の構造を示したものである。ここでは使用スペーサー散布密度を変化させて液晶パネルを組み立てている。説明は図１に従う。
【００６８】
ＴＦＴ基板（１０２）は、図４の工程により作製された基板を使用する。また、対向基板用ガラス基板（１０１）は、洗浄、乾燥を行う。対向基板（１０１）についてはＴＦＴを形成した基板と同種の材料を用いることができる。
【００６９】
次に、対向基板上にスパッタ法で成膜した厚さ５００〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜（１０３）を形成する。ここでは、膜厚を１２００Åとする。その後１５０℃、６０分のベークを行い、ＩＴＯ膜を硬化する。
【００７０】
ＴＦＴ基板（１０２）・対向基板（１０１）は、各々表面処理に用いられたエッチング液レジスト剥離液等の各種薬品を十分に洗浄する。
【００７１】
次に配向膜（１０５、１０６）を対向基板（１０１）及びＴＦＴ基板（１０２）に付着させる。配向膜の付着方法としては、スピンコーターによる塗布や、フレキソ印刷を用いる方法がある。配向膜材料にはブチルセルソルブかｎ−メチル２−ピロリドンといった溶媒に、溶媒の約１０重量％のポリイミドを溶解したものを用いる。
【００７２】
そして、対向基板（１０１）及びＴＦＴ基板（１０２）の両基板に付着した配向膜（１０５、１０６）をベークする。ベークは最高使用温度約３００℃の熱風を送り加熱し、ポリイミドワニスを焼成・硬化させるものである。
【００７３】
その後、配向膜（１０５、１０６）の付着したガラス基板表面を毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等の繊維）で一定方向に擦り、微細な溝を作るラビング工程を行う。
【００７４】
その後、ＴＦＴ基板もしくは対向基板に対してポリマー系、シリカ系等の球スペーサー（１０７）を散布する。この時、スペーサー散布密度を目的に応じて変化させる。スペーサ散布方式としては、溶媒を一切使用せずスペーサを散布するドライ方式が採用できる。
【００７５】
スペーサー散布密度を変化させる方法としては、散布密度の変化に対応した編み目状の孔部を有するマスクを用いる。前記マスクとしてはスクリーン印刷に使用されるスクリーンマスクを使用する。
【００７６】
ここでスクリーンマスクに、上述の網目状のパターンを写真製版法により形成する。そのマスク上にスペーサーを配置する。この状態からスペーサーを基板上に落下させる。本方法は特公昭６１ー３３１６６を応用したものである。
【００７７】
散布されるスペーサー密度はスクリーンマスク孔部の密度分布に応じて変化する。ここで、編み目が密な部分ではスペーサーの落下量は減り、スペーサー散布密度は小さくなる。また、編み目が疎な部分ではスペーサーの落下量は増大しスペーサー散布密度は大きくなる。
【００７８】
次に、ＴＦＴ基板の外枠、駆動回路領域上にシール材（１１０）を塗布する。駆動回路素子の損傷を防ぐため、シール材には基板間隔制御用のフィラーを混入しなかった。シール材塗布には、ＴＦＴ基板と対向基板を接着する役割と注入する液晶材が外部に流出するのを防ぐ目的がある。
【００７９】
シール材をガラス基板に付けるには、注射器状のディスペンサーから、シール材を出して塗布する方法や、シール材を印刷する方法等がある。
【００８０】
最後に、対向基板（１０１）とＴＦＴ基板（１０２）を貼り合わせる。その後液晶注入口より液晶材（図示せず）を入れて、液晶材注入後エポキシ系樹脂等で液晶注入口を封止する。
【００８１】
その後、偏光板（１１２、１１３）を貼り付ける。偏光板の偏光子と検光子のなす角度は液晶駆動モードにより任意に設定可能である。以上のようにして、図１に示す様な液晶パネルを作製することができる。
【００８２】
〔実施例２〕
本実施例ではシール材中にフィラーを用いないセルを形成する際に、スペーサーの散布密度を画素領域内で変化させる例を示す。
【００８３】
本実施例では樹脂系スペーサーとして積水ファインケミカル製「ミクロパールＳＰ」を使用する。スペーサー径は４．０μｍである。また、使用ガラス基板はコーニング製基板である。これは横５インチ、縦５インチのものである。これを二枚用いる。
【００８４】
次に、前記基板の一枚にスペーサーを散布する。本実施例では、スペーサー散布はドライ方式で行う。使用装置は日清エンジニアリング製ドライ式スペーサー散布装置である。
【００８５】
次に、ＴＦＴ基板の駆動回路領域上に外枠としてにシール材を塗布する。シール材として三井東圧製「ＸＮ−２１Ｓ」を使用する。シール材には基板間隔を維持するためのフィラーは混入されていない。
【００８６】
本実施例ではシール材で囲まれた領域の中心から概略同心円状にスペーサー散布密度を変化させた。これは、図５においてセルギャップムラがシール材で囲まれた領域の中心から概略同心円状に見られる為である。
【００８７】
スペーサー散布密度は画素中央で５０個／ｍｍ2 とした。そして、画素中央からシール材近傍へとスペーサー散布密度を変化させた。そして、シール材近傍のスペーサー散布密度は３００個／ｍｍ2 とした。これは図３のデータに基づいている。図３は本実施例と同一条件でセル作製をおこない、スペーサー散布密度とセルギャップ分布の関係を調べたものである。
【００８８】
具体的には、例えば図３においてセルギャップが４．６μｍの所に、横軸と平行な線を引いてみる。すると、セルギャップを４．６μｍに保つためにはスペーサ散布密度を変化させることが有効であることが判る。
【００８９】
図３によれば、中心からの距離が０インチの場合は５０個／ｍｍ2 、約１インチの場合は１００個／ｍｍ2 、約１．６インチの場合は２００個／ｍｍ2 、約２．２インチの場合は３００個／ｍｍ2 のスペーサ散布密度とすることでセルギャップを均一に保つことが可能である。
【００９０】
本実施例で作製したセルのセルギャップ分布は図２のようになった。即ち、本実施例のスペーサー散布密度とすることで、従来例に比べ格段にセルギャップの均一性を保つことが出来た。また、本実施例のようにスペーサー散布密度を変化させることでシール材中にフィラーを用いない場合においても均一なセルギャップを保つことが出来た。
【００９１】
スペーサーの散布密度はセルの状態に応じて変化させればよい。例えば通常シール材で囲まれた領域は長方形になる場合が多い。この場合、予めスペーサー散布密度を均一にしたセルを形成して、その状態でのセルギャップムラを考慮してから決定する。シール材中にスペーサーを散布するかどうかは任意でありそのときの状態で決めればよい。
【００９２】
〔実施例３〕
本実施例では、スペーサーの散布密度を画素領域内では均一なものとし、画素領域外において、画素領域端とシール材との間で基板外側に向かって徐々にスペーサーの散布密度を増加させることにより好ましい表示状態を得た。
【００９３】
本実施例ではセルギャップムラが少なく、かつ、低輝度欠陥の少ないパネルを作製することを目的とする。また、基板は実施例１において作製されるものを用いる。出来上がりのパネルサイズは３インチである。
【００９４】
本実施例ではシリカ系スペーサーとして、触媒化成工業製「真絲球ーＳＷ」を使用した。スペーサー散布はドライ方式である。使用装置は日清エンジニアリング製ドライ式スペーサー散布装置である。。スペーサー径は４．０μｍである。また、ここでは、セルギャップ維持のためにフィラーを混入した。フィラー濃度は３．０ｗｔ％である。
【００９５】
この時、画素領域外では、画素領域端とシール材との間でスペーサー散布密度を変化させた。画素領域のスペーサー散布密度は３０個／ｍｍ2 とする。また、画素領域端ではのスペーサー散布密度を３０個／ｍｍ2 とし、シール材近傍のスペーサー散布密度を１００個／ｍｍ2 として、その間でスペーサー散布密度を変化させる構成とした。
【００９６】
次に、ＴＦＴ基板の駆動回路部の外枠にシール材を塗布する。シール材として三井東圧製「ＸＮ−２１Ｓ」を使用した。シール材塗布後に２枚のガラス基板の貼り合わせを行った。方法は約１６０℃の高温プレスによって、約３時間で封止材を硬化する加熱硬化方式をとった。高温プレス時の圧着圧力は、０．３ｋｇｆ／ｃｍ2 である。
【００９７】
本実施例では、画素領域におけるスペーサ散布密度を３０個／ｍｍ2 と小さいものとしているが、十分セルギャップを均一に保つことが可能である。これは、画素領域外においてスペーサ散布密度を高くして、セルギャップを精密に制御することを可能としているからである。
【００９８】
従って、本実施例においては画素部領域のスペーサー散布密度をその外側の領域と比較して相対的に小さく抑えることが可能である。即ち、セルギャップムラが少なく、かつスペーサーによる低輝度欠陥の発生を低減したパネルを得ることができる。これは特にパネルを投射型ディスプレイとして用いる場合に有効である。
【００９９】
また、本実施例におけるスペーサー散布状態は一例である。スペーサーの散布状態はセルの状態により任意に設定可能である。また、本実施例の構成はシール材中にフィラーを用いない場合においても適用することができる。
【０１００】
【発明の効果】
本発明により、液晶表示装置のセルギャップムラが改善できる。また、本発明により液晶表示装置における画素部のスペーサー散布密度を減らすことが出来る。これにより、スペーサーによる表示部の低輝度欠陥の発生を低減することができる。
【図面の簡単な説明】
【図１】 本発明の液晶表示装置の概要を示す図。
【図２】 実施例２における基板内セルギャップ分布を示す図。
【図３】 実施例２におけるセルギャップのスペーサー散布密度依存性を示す図。
【図４】 実施例１のＴＦＴ基板作製工程を示す図。
【図５】 従来例の基板内セルギャップ分布を示す図。
【符号の説明】
１０１、１０２ 基板
１０３、１０４ 透明電極
１０５、１０６ 配向膜
１０７ スペーサー
１０８ 画素ＴＦＴ
１０９ 駆動回路ＴＦＴ
１１０ シール材
１１１、１１２ 偏光板
１１３ 画素領域
４０１ 基板
４０２ 下地膜
４０３〜４０５ 活性層
４０６ ゲイト絶縁膜
４０７〜４０９ ゲイト電極、ゲイト線
４１０〜４１２ 弱いＮ型領域
４１３、４１４ フォトレジストのマスク
４１５、４１６ 強いＮ型領域（ソース、ドレイン）
４１７ 低濃度不純物領域
４１８ フォトレジストのマスク
４１９ 強いＰ型領域（ソース、ドレイン）
４２０ 層間絶縁膜
４２１〜４２５ 金属配線、電極
４２６ パッシベーション膜
４２７ 画素電極
Claims (6)
- 少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層と、
を少なくとも有し、
前記基板間にはシール材およびスペーサーが配置され、
前記基板上での前記スペーサーの散布密度が、前記シール材に囲まれた領域の中心から前記基板の外側に向かって概略同心円状に増加することを特徴とする液晶表示装置。 - 少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層と、
前記基板の少なくとも一方に形成された画素領域と、
を少なくとも有し、
前記基板間にはシール材およびスペーサーが配置され、
前記基板上での前記スペーサーの散布密度が、前記画素領域の中央から前記基板の外側に向かって概略同心円状に増加することを特徴とする液晶表示装置。 - 少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層と、
前記基板の少なくとも一方に形成された画素領域と、
を少なくとも有し、
前記基板間にはシール材およびスペーサーが配置され、
前記画素領域の前記スペーサーの散布密度は均一であり、
前記画素領域端と前記シール材との間で、前記基板の外側へ向かって前記スペーサーの散布密度が増加することを特徴とする液晶表示装置。 - 少なくとも一方が透明な一対の基板と、
前記基板の少なくとも一方に形成された電極と、
前記基板間に挟持された液晶層と、
前記基板の少なくとも一方に形成された画素領域と、
を少なくとも有し、
前記基板間にはシール材およびスペーサーが配置され、
前記画素領域の前記スペーサーの散布密度は均一であり、
前記画素領域端と前記シール材との間で、前記基板の外側へ向かって前記スペーサーの散布密度が徐々に増加することを特徴とする液晶表示装置。 - 請求項１において、前記基板の少なくとも一方に駆動回路と画素領域が形成され、前記基板の駆動回路上にシール材が存在し、前記シール材にはフィラーが混入されないことを特徴とする液晶表示装置。
- 請求項２乃至請求項４のいずれか一項において、前記画素領域が形成された前記基板に駆動回路が形成され、前記基板の駆動回路上にシール材が存在し、前記シール材にはフィラーが混入されないことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18563796A JP3715035B2 (ja) | 1996-06-25 | 1996-06-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18563796A JP3715035B2 (ja) | 1996-06-25 | 1996-06-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1010543A JPH1010543A (ja) | 1998-01-16 |
| JP3715035B2 true JP3715035B2 (ja) | 2005-11-09 |
Family
ID=16174263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18563796A Expired - Lifetime JP3715035B2 (ja) | 1996-06-25 | 1996-06-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3715035B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6430169B1 (en) * | 1999-03-10 | 2002-08-06 | Qualcomm Incorporated | Spectral shaping a CDMA signal |
| US6384427B1 (en) * | 1999-10-29 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
-
1996
- 1996-06-25 JP JP18563796A patent/JP3715035B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1010543A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330930B2 (en) | Liquid crystal display device having column spacer receiving members formed of the same material as a material of one of the pair of electrodes for applying an electric field to the liquid crystal material | |
| JPH10268361A (ja) | 液晶表示装置およびその製造方法 | |
| JP4067588B2 (ja) | 液晶表示装置の作製方法 | |
| KR100444920B1 (ko) | 액정표시장치의제조방법 | |
| JPH10325959A (ja) | 表示装置 | |
| JP3998755B2 (ja) | 半導体表示装置 | |
| JPH10339889A (ja) | 電気光学装置およびその製造方法 | |
| KR20020045173A (ko) | 액정표시장치 및 그 제조방법 | |
| JP3715035B2 (ja) | 液晶表示装置 | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| JP2000187223A (ja) | 液晶表示素子 | |
| KR100686569B1 (ko) | 표시장치 | |
| JP4057040B2 (ja) | 半導体表示装置 | |
| JP3999216B2 (ja) | 半導体表示装置 | |
| JP2007206713A (ja) | 液晶表示装置の作製方法 | |
| JP4286722B2 (ja) | 半導体表示装置 | |
| JP4286723B2 (ja) | 半導体表示装置 | |
| JP4027915B2 (ja) | 液晶表示装置 | |
| JP2004198643A (ja) | 液晶表示素子及びその製造方法 | |
| JP4197356B2 (ja) | 液晶表示装置 | |
| JP2004302481A (ja) | 液晶表示装置の作製方法 | |
| JP2012198544A (ja) | 表示装置 | |
| JP2006350394A (ja) | 液晶表示装置の作製方法 | |
| JP2008146101A (ja) | 液晶表示装置 | |
| JP2012068668A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |