JP2008098642A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008098642A5 JP2008098642A5 JP2007265748A JP2007265748A JP2008098642A5 JP 2008098642 A5 JP2008098642 A5 JP 2008098642A5 JP 2007265748 A JP2007265748 A JP 2007265748A JP 2007265748 A JP2007265748 A JP 2007265748A JP 2008098642 A5 JP2008098642 A5 JP 2008098642A5
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- photoresist pattern
- forming
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (15)
- ゲートライン及び前記ゲートラインと連結されたゲート電極を含むゲート配線が形成された基板上にゲート絶縁膜及び活性層を順次に形成する段階と、
前記活性層上に第1金属層、第2金属層、及び第3金属層が連続して積層されたデータ用金属膜を形成する段階と、
前記データ用金属膜上にチャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有する第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンを利用して前記第3金属層をドライエッチングする段階と、
前記第1フォトレジストパターンを利用して前記第2金属層及び前記第1金属層を同時にドライエッチングしてデータラインを形成する段階と、
前記第1フォトレジストパターンを利用して前記活性層をドライエッチングする段階と、
前記第1フォトレジストパターンをエッチングして前記チャンネル形成領域に対応する部分が除去された第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングして前記データラインと連結されたソース電極及び前記ソース電極と離隔したドレイン電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記第1金属層はモリブデンを含み、前記第2金属層はアルミニウムを含み、前記第3金属層はモリブデンを含むことを特徴とする請求項1記載の薄膜トランジスタ基板の製造方法。
- 前記第1フォトレジストパターンを利用して前記第2金属層及び前記第1金属層を同時にドライエッチングする段階は、三塩化ホウ素(BCl3)ガスと塩素(Cl2)ガスを利用して進行することを特徴とする請求項1または2記載の薄膜トランジスタ基板の製造方法。
- 前記三塩化ホウ素(BCl3)ガスと前記塩素(Cl2)ガスの組成比は1:1〜1:5であることを特徴とする請求項3記載の薄膜トランジスタ基板の製造方法。
- 前記第2フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングする段階は、
前記第2フォトレジストパターンを利用して前記第3金属層をドライエッチングする段階と、
前記第2フォトレジストパターンを利用して前記第2金属層及び前記第1金属層を同時にドライエッチングする段階と、
を含むことを特徴とする請求項1から4のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記活性層は、非晶質シリコンからなるチャンネル層及びイオンがドーピングされた非晶質シリコンからなるオーミックコンタクト層を含み、
前記ソース電極及びドレイン電極を形成する段階後に、前記第2フォトレジストパターンを利用して前記チャンネル形成領域の前記オーミックコンタクト層を除去して薄膜トランジスタを形成する段階を更に含むことを特徴とする請求項1から5のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記薄膜トランジスタが形成された基板上に保護膜を形成する段階と、
前記保護膜上に前記ドレイン電極と電気的に連結される画素電極を形成する段階と、
を更に含むことを特徴とする請求項6記載の薄膜トランジスタ基板の製造方法。 - ゲートライン及び前記ゲートラインと連結されたゲート電極を含むゲート配線が形成された基板上にゲート絶縁膜及び活性層を順次に形成する段階と、
前記活性層上に第1金属層、第2金属層、及び第3金属層が連続して積層されたデータ用金属膜を形成する段階と、
前記データ用金属膜上にチャンネル形成領域に対応する部分が前記チャンネル形成領域以外に対応する部分に対して相対的に薄い厚みを有するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを利用して前記第3金属層をドライエッチングする段階と、
前記フォトレジストパターンを利用して前記第2金属層をドライエッチングする段階と、
前記フォトレジストパターンを利用して前記第1金属層及び前記活性層を同時にドライエッチングしてデータラインを形成する段階と、
前記フォトレジストパターンを利用して前記データ用金属膜の前記チャンネル形成領域をドライエッチングして前記データラインと連結されたソース電極及び前記ソース電極と離隔したドレイン電極を形成する段階と、
を含む薄膜トランジスタ基板の製造方法。 - 前記第1金属層はモリブデンを含み、前記第2金属層はアルミニウムを含み、前記第3金属層はモリブデンを含むことを特徴とする請求項8記載の薄膜トランジスタ基板の製造方法。
- 前記フォトレジストパターンを利用して前記第1金属層及び前記活性層を同時にドライエッチングする段階は、フッ素(F)系列ガスと塩素(Cl2)ガスを利用して進行することを特徴とする請求項8または9記載の薄膜トランジスタ基板の製造方法。
- 前記フッ素(F)系列ガスは、六フッ化硫黄(SF6)ガスを含むことを特徴とする請求項10記載の薄膜トランジスタ基板の製造方法。
- 前記六フッ化硫黄(SF6)ガスと前記塩素(Cl2)ガスの組成比は、1:5〜1:7であることを特徴とする請求項11記載の薄膜トランジスタ基板の製造方法。
- 前記フォトレジストパターンを利用して前記第1金属層及び前記活性層を同時にドライエッチングする過程で前記チャンネル形成領域の前記第3金属層が同時にエッチングされることを特徴とする請求項8から12のいずれかに記載の薄膜トランジスタ基板の製造方法。
- 前記活性層は、非晶質シリコンからなるチャンネル層及びイオンがドーピングされた非晶質シリコンからなるオーミックコンタクト層を含み、
前記ソース電極及びドレイン電極を形成する段階後に、前記フォトレジストパターンを利用して前記チャンネル形成領域の前記オーミックコンタクト層を除去して薄膜トランジスタを形成する段階を更に含むことを特徴とする請求項8から13のいずれかに記載の薄膜トランジスタ基板の製造方法。 - 前記薄膜トランジスタが形成された基板上に保護膜を形成する段階と、
前記保護膜上に前記ドレイン電極と電気的に連結される画素電極を形成する段階と、
を更に含むことを特徴とする請求項14記載の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0099187 | 2006-10-12 | ||
KR1020060099187A KR101229277B1 (ko) | 2006-10-12 | 2006-10-12 | 박막 트랜지스터 기판의 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008098642A JP2008098642A (ja) | 2008-04-24 |
JP2008098642A5 true JP2008098642A5 (ja) | 2011-10-27 |
JP5679397B2 JP5679397B2 (ja) | 2015-03-04 |
Family
ID=38941886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265748A Active JP5679397B2 (ja) | 2006-10-12 | 2007-10-11 | 薄膜トランジスタ基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7803673B2 (ja) |
EP (1) | EP1912256A1 (ja) |
JP (1) | JP5679397B2 (ja) |
KR (1) | KR101229277B1 (ja) |
CN (1) | CN101162710A (ja) |
TW (1) | TWI423394B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070038610A (ko) * | 2005-10-06 | 2007-04-11 | 삼성전자주식회사 | 표시 장치의 수리 장치 및 수리 방법 |
US8791001B2 (en) * | 2008-09-08 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | N2 based plasma treatment and ash for HK metal gate protection |
KR101042957B1 (ko) * | 2010-03-19 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 트랜지스터 기판, 및 이의 제조 방법 |
US8163620B2 (en) * | 2010-04-21 | 2012-04-24 | Institute of Microelectronics, Chinese Academy of Sciences | Method for etching Mo-based metal gate stack with aluminium nitride barrier |
US8329518B1 (en) * | 2011-08-11 | 2012-12-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Methods for manufacturing thin film transistor array substrate and display panel |
KR102245497B1 (ko) * | 2014-08-08 | 2021-04-29 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472329B1 (en) * | 1999-08-16 | 2002-10-29 | Applied Komatsu Technology, Inc. | Etching aluminum over refractory metal with successive plasmas |
JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
TW490857B (en) | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
JP4603190B2 (ja) | 2001-04-16 | 2010-12-22 | 株式会社日立製作所 | 液晶表示装置 |
JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
JP4050503B2 (ja) * | 2001-11-29 | 2008-02-20 | 株式会社日立製作所 | 表示装置 |
JP4221314B2 (ja) * | 2004-02-10 | 2009-02-12 | Nec液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
KR101090252B1 (ko) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
KR101136026B1 (ko) * | 2004-09-24 | 2012-04-18 | 주식회사 동진쎄미켐 | 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법 |
KR20060081470A (ko) * | 2005-01-07 | 2006-07-13 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
KR20060089526A (ko) * | 2005-02-04 | 2006-08-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
-
2006
- 2006-10-12 KR KR1020060099187A patent/KR101229277B1/ko active IP Right Grant
-
2007
- 2007-10-11 JP JP2007265748A patent/JP5679397B2/ja active Active
- 2007-10-11 EP EP07019889A patent/EP1912256A1/en not_active Ceased
- 2007-10-12 US US11/871,457 patent/US7803673B2/en active Active
- 2007-10-12 TW TW096138226A patent/TWI423394B/zh active
- 2007-10-12 CN CNA2007101524343A patent/CN101162710A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
JP6078063B2 (ja) | 薄膜トランジスタデバイスの製造方法 | |
US8450850B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
JP2007027735A5 (ja) | ||
WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
JP2008140984A (ja) | 半導体素子、半導体素子の製造方法、及び表示装置 | |
TW200616079A (en) | Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same | |
CN105047723B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
JP2009158945A5 (ja) | ||
CN108198756B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
WO2016070581A1 (zh) | 阵列基板制备方法 | |
CN106847704B (zh) | 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 | |
JP2008098642A5 (ja) | ||
JP2009206306A (ja) | 半導体装置の製造方法及び電気光学装置の製造方法 | |
WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
TWI416736B (zh) | 薄膜電晶體及其製造方法 | |
CN104900533B (zh) | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 | |
WO2014169544A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
JP2008066680A5 (ja) | ||
WO2015100859A1 (zh) | 阵列基板及其制造方法和显示装置 | |
CN104319278A (zh) | 阵列基板、显示面板和阵列基板的制作方法 | |
JP2008098642A (ja) | 薄膜トランジスタ基板の製造方法 |