CN109378297A - 阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏 - Google Patents

阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏 Download PDF

Info

Publication number
CN109378297A
CN109378297A CN201811203397.9A CN201811203397A CN109378297A CN 109378297 A CN109378297 A CN 109378297A CN 201811203397 A CN201811203397 A CN 201811203397A CN 109378297 A CN109378297 A CN 109378297A
Authority
CN
China
Prior art keywords
film layer
alloy
array substrate
ito
metallic conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811203397.9A
Other languages
English (en)
Inventor
陈建伦
徐阳
刘力明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201811203397.9A priority Critical patent/CN109378297A/zh
Publication of CN109378297A publication Critical patent/CN109378297A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏。该阵列基板防腐蚀保护方法，包括：在基板基底形成金属导电膜层；在所述金属导电膜层之上形成导电氧化层，使得形成底层为金属而顶层为氧化物的膜层结构，其中所述导电氧化层包括氧化铟锡ITO。本发明提供的方案，能防止阵列基板中的孔腐蚀和走线腐蚀，提高产品良率。

Description

阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏
技术领域
本发明涉及平板显示技术领域，具体涉及一种阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏。
背景技术
随着显示技术的发展，出现了各种各样的显示器产品，例如LCD(Liquid CrystalDisplay，液晶显示器)和OLED(Organic Light Emitting Diode，有机发光二极管)显示器等，其中TFT(Thin Film Transistor，薄膜晶体管)液晶显示器产品在目前市场中也占有重要位置。
TFT液晶显示器生产过程中，TFT显示屏的孔腐蚀和走线腐蚀是一直困扰本行业的难题，其机理没有被完全熟知。由于显示屏中的阵列基板的导电走线需要通过过孔与ITO(氧化铟锡)连接才能与驱动IC和FPC(Flexible Printed Circuit，柔性电路板)等外界连接，从而不可避免地出现水汽、腐蚀液体和气体从过孔进入，形成孔腐蚀和走线腐蚀，从而严重影响制程良率和产品可靠性。导电走线一般是指在TFT阵列基板中，用于传送电信号的导电线路。参见图1，图1是现有技术中导电走线腐蚀示意图。现有技术中，金属导电膜层例如MoAlMo(钼铝钼)等顶层的Mo/Ti(钼/钛)会受到脱膜液等腐蚀，而受到脱膜液腐蚀的Mo在过孔干刻后，Mo会被刻蚀且坑洼不平。
因此，如何解决TFT显示屏阵列基板中的孔腐蚀和走线腐蚀是一个急需解决的问题。
发明内容
有鉴于此，本发明的目的在于提出一种阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏，能防止阵列基板中的孔腐蚀和走线腐蚀，提高产品良率。
根据本发明的一个方面，提供一种阵列基板防腐蚀保护方法，包括：
在基板基底形成金属导电膜层；
在所述金属导电膜层之上形成导电氧化层，使得形成底层为金属而顶层为氧化物的膜层结构，其中所述导电氧化层包括氧化铟锡ITO。
优选的，所述在所述金属导电膜层之上形成导电氧化层，包括：
采用溅射法在所述金属导电膜层之上形成导电氧化层。
优选的，所述氧化铟锡ITO的膜厚为50-2000唉。
优选的，所述在所述金属导电膜层之上形成导电氧化层之后，还包括：
执行光刻胶涂布、显影成形、刻蚀和去除光刻胶的步骤，其中所述刻蚀包括进行ITO刻蚀和进行金属导电膜层刻蚀。
优选的，所述金属导电膜层包括：
纯Mo或其合金与Al或其合金组成的膜层结构，
纯Ti或其合金与Al或其合金组成的膜层结构，
纯Mo或其合金与Cu或其合金组成的膜层结构，或者，
纯Ti或其合金与Cu或其合金组成的膜层结构。
根据本发明的另一个方面，提供一种阵列基板防腐蚀保护结构：
所述保护结构包括底层为金属导电膜层和顶层为导电氧化层的膜层结构；其中，
所述金属导电膜层位于基板基底之上；
所述导电氧化层位于所述金属导电膜层之上，其中所述导电氧化层包括氧化铟锡ITO。
优选的，所述氧化铟锡ITO的膜厚为50-2000唉。
优选的，所述金属导电膜层包括：
纯Mo或其合金与Al或其合金组成的膜层结构，
纯Ti或其合金与Al或其合金组成的膜层结构，
纯Mo或其合金与Cu(铜)或其合金组成的膜层结构，或者，
纯Ti或其合金与Cu或其合金组成的膜层结构。
根据本发明的另一个方面，提供一种阵列基板，包括上述的阵列基板防腐蚀保护结构。
根据本发明的另一个方面，提供一种显示屏，所述显示屏中的阵列基板包括上述的阵列基板防腐蚀保护结构。
可以发现，本发明实施例的技术方案，在基板基底形成金属导电膜层之后，再在所述金属导电膜层之上形成导电氧化层，使得形成底层为金属而顶层为氧化物的膜层结构，其中所述导电氧化层包括氧化铟锡ITO。本发明方案中，有了ITO层的保护，金属导电膜层例如MoAlMo等在光刻胶去除的时候就不会被脱膜液等腐蚀，在过孔干刻时就不会被干刻气体刻蚀，且在后续工艺流程和产品使用过程中，腐蚀气体和液体同样无法进入腐蚀；也就是说，有了顶层ITO的存在，金属导电膜层例如MoAlMo等在过孔干刻时受ITO保护可使Mo的损失量为零，覆盖完好，极难发生腐蚀；ITO除了能很好保护底层金属在过孔干刻时不被刻蚀外，ITO在脱膜时也不受脱膜液腐蚀，与现有产品顶层Mo/Ti容易受到脱膜液等腐蚀影响相比，本发明方案可以有效杜绝导电走线腐蚀和孔腐蚀的发生，有效杜绝显影液、脱膜液、TMAH(四甲基氢氧化铵)等的腐蚀，从而解决了显示屏阵列基板中的孔腐蚀和走线腐蚀的问题。
进一步的，本发明实施例可以采用溅射法在所述金属导电膜层之上形成氧化铟锡ITO层，氧化铟锡ITO的膜厚可以为50-2000唉之间。
进一步的，本发明实施例的氧化铟锡ITO形成于各种不同结构的金属导电膜层之上，其中所述金属导电膜层的不同结构可以包括：纯Mo或其合金与Al或其合金组成的膜层结构，纯Ti或其合金与Al或其合金组成的膜层结构，纯Mo或其合金与Cu或其合金组成的膜层结构，或者，纯Ti或其合金与Cu或其合金组成的膜层结构等。
附图说明
通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。
图1是现有技术中图1是现有技术中导电走线腐蚀示意图；
图2是根据本发明的一个实施例的一种阵列基板防腐蚀保护方法的一示意性流程图；
图3是根据本发明的一个实施例的一种阵列基板防腐蚀保护方法的另一示意性流图；
图4是根据本发明的一个实施例的阵列基板防腐蚀保护结构的示意图；
图5是根据本发明的一个实施例的阵列基板防腐蚀保护结构中的金属导电膜层的结构示意图；
图6是本发明实施例与现有技术在基底上形成MoAlMo膜的流程对比示意图；
图7是本发明实施例在MoAlMo膜上形成ITO膜的流程示意图；
图8是本发明实施例与现有技术进行光刻胶涂布的流程对比示意图；
图9是本发明实施例与现有技术进行光刻胶曝光显影并形成图形的流程对比示意图；
图10是本发明实施例进行ITO刻蚀的流程示意图；
图11是本发明实施例进行金属层刻蚀的流程示意图；
图12是本发明实施例与现有技术进行光刻胶去除的流程对比示意图；
图13是本发明实施例与现有技术过孔刻蚀后的腐蚀情况对比示意图；
图14是本发明实施例与现有技术保护金属效果对比示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
虽然附图中显示了本公开的优选实施方式，然而应该理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
本发明提出一种阵列基板防腐蚀保护方法，能防止阵列基板中的孔腐蚀和走线腐蚀，提高产品良率。
以下结合附图详细描述本发明实施例的技术方案。
图2是根据本发明的一个实施例的一种阵列基板防腐蚀保护方法的一示意性流程图。
参照图2，所述方法包括：
在步骤101中，在基板基底形成金属导电膜层。
其中，所述金属导电膜层可以包括：
纯Mo或其合金与Al或其合金组成的膜层结构，
纯Ti或其合金与Al或其合金组成的膜层结构，
纯Mo或其合金与Cu或其合金组成的膜层结构，或者，
纯Ti或其合金与Cu或其合金组成的膜层结构。
在步骤202中，在所述金属导电膜层之上形成导电氧化层，使得形成底层为金属而顶层为氧化物的膜层结构，其中所述导电氧化层包括氧化铟锡ITO。
其中，可以采用溅射法在所述金属导电膜层之上形成导电氧化层。导电氧化层为氧化铟锡ITO时，所述氧化铟锡ITO的膜厚可以为50-2000唉。如果膜厚过低，会导致致密性不够，如果膜厚过高，会导致难刻蚀，成本高。
可以发现，本发明实施例的技术方案，在基板基底形成金属导电膜层之后，再在所述金属导电膜层之上形成导电氧化层，使得形成底层为金属而顶层为氧化物的膜层结构，其中所述导电氧化层包括氧化铟锡ITO。本发明方案中，有了ITO层的保护，金属导电膜层例如MoAlMo等在光刻胶去除的时候就不会被脱膜液等腐蚀，在过孔干刻时就不会被干刻气体刻蚀，且在后续工艺流程和产品使用过程中，腐蚀气体和液体同样无法进入腐蚀；也就是说，有了顶层ITO的存在，金属导电膜层例如MoAlMo等在过孔干刻时受ITO保护可使Mo的损失量为零，覆盖完好，极难发生腐蚀；ITO除了能很好保护底层金属在过孔干刻时不被刻蚀外，ITO在脱膜时也不受脱膜液腐蚀，与现有产品顶层Mo/Ti容易受到脱膜液等腐蚀影响相比，本发明方案可以有效杜绝导电走线腐蚀和孔腐蚀的发生，有效杜绝显影液、脱膜液、TMAH等的腐蚀，从而解决了显示屏阵列基板中的孔腐蚀和走线腐蚀的问题。
图3是根据本发明的一个实施例的一种阵列基板防腐蚀保护方法的另一示意性流图。图3相比于图2，更详细描述了本发明方法。需说明的是，该实施例中以金属导电膜层为MoAlMo膜举例说明但不局限于此。
本发明经过试验发现，Mo/Ti在经显影液、脱膜液和TMAH液时会受到轻微腐蚀，而不是理想状态下脱膜液只对光刻胶有反应。另外虽然干刻刻蚀过孔时对Mo有刻蚀作用为业界所共知，但干刻后Mo表面坑洼不平的原理并没有为业界所知，本发明进一步经过试验发现，其机理正是脱膜液对Mo/Ti腐蚀产生的缝隙造成的。在表面坑洼不平的Mo表面覆盖的ITO也会是坑洼不平，并充满空隙，从而使水分子能穿过ITO，与氧气一起腐蚀Mo和底层的Al。还有，本发明经过试验还发现了ITO不受脱膜液、显影液等腐蚀，也不受过孔干刻气体刻蚀。基于以上研究发现，本发明方案提出了在传统走线的膜层结构上增加一层ITO，从而实现可以非常有效的杜绝金属走线的腐蚀和过孔腐蚀。
本发明实施例中，是在传统TFT或LTPS(Low Temperature Poly-silicon，低温多晶硅)阵列基板的导电走线的膜层结构上，增加一层ITO，形成新的导电走线膜层结构，包括但不限于Mo-Al-Mo-ITO，Al-Mo-ITO，Ti-Al-Ti-ITO，Al-Ti-ITO，Mo-Cu-Mo-ITO，Cu-Mo-ITO，Cu-Ti-ITO或Ti-Cu-Ti-ITO等。
本发明实施例中，提供了一种新的阵列基板防腐蚀保护结构。请同时参阅图4，是根据本发明的一个实施例的阵列基板防腐蚀保护结构的示意图。如图4所示，本发明提供的阵列基板防腐蚀保护结构，包括底层为金属导电膜层401和顶层为导电氧化层402的膜层结构；其中，所述金属导电膜层401位于基板基底之上；所述导电氧化层402位于所述金属导电膜层401之上，其中所述导电氧化层402包括氧化铟锡ITO。其中，所述金属导电膜层401可以包括：纯Mo或其合金与Al或其合金组成的膜层结构，纯Ti或其合金与Al或其合金组成的膜层结构，纯Mo或其合金与Cu或其合金组成的膜层结构，或者，纯Ti或其合金与Cu或其合金组成的膜层结构。
请同时参阅图5，是根据本发明的一个实施例的阵列基板防腐蚀保护结构中的金属导电膜层的结构示意图。图5显示的底层金属(即金属导电膜层)可以包括图中4种举例的结构形式，且Mo、Al、Ti的合金也可以包括在内。
如图3所示，本发明方法包括：
在步骤301中，在基底上形成MoAlMo膜。
本发明在基板基底基底上形成MoAlMo膜，其中所述基板可以是玻璃基板或塑料基板等，也可以是刚性基板或可挠性基板等。
同时参见图6，是本发明实施例与现有技术在基底上形成MoAlMo膜的流程对比示意图。图中左边为现有技术中的工艺流程，右边为本发明实施例中的工艺流程，该步骤中，本发明实施例与现有技术的流程相同，都是可以在glass(玻璃基板)基底上形成MoAlMo膜。
现有金属导电膜层的结构，比较典型的类型包括①Mo-Al-Mo、②Al-Mo(顶层)、③Ti-Al-Ti、④Al-Ti、⑤Mo-Cu-Mo、⑥Cu-Mo(顶层)、⑦Ti-Cu-Ti、⑧Cu-Ti，即纯Mo或其合金和Al或其合金组成的膜层结构、纯Ti或其合金和Al或其合金组成的膜层结构、纯Mo或其合金和Cu或其合金组成的膜层结构、纯Ti或其合金和Cu或其合金组成的膜层结构等。
在步骤302中，在MoAlMo膜上形成ITO膜。
本发明经过试验发现了ITO不受脱膜液、显影液等腐蚀，也不受过孔干刻气体刻蚀，因此提出了在传统走线的膜层结构上增加一层ITO，从而利用增加的一层ITO杜绝金属走线的腐蚀和过孔腐蚀。
同时参见图7，是本发明实施例在MoAlMo膜上形成ITO膜的流程示意图。
本发明是在基板例如TFT阵列基板的金属导电膜层增加一层ITO，然后再进行成像、ITO刻蚀、金属刻蚀等步骤，从而形成底层金属-顶层ITO的膜层结构。
其中，可以采用溅射法在所述金属导电膜层之上形成导电氧化层。导电氧化层为氧化铟锡ITO时，所述氧化铟锡ITO的膜厚可以为50-2000唉。如果膜厚过低，会导致致密性不够，如果膜厚过高，会导致难刻蚀，成本高。
在步骤303中，进行光刻胶涂布。
该步骤中，进行PR(Photoresist，光刻胶)涂布。光刻胶，又称光致抗蚀剂，是一种对光敏感的有机化合物，它受紫外线曝光后，在显影液的溶解度会发生变化。
同时参见图8，是本发明实施例与现有技术进行光刻胶涂布的流程对比示意图。图中左边为现有技术中的工艺流程，右边为本发明实施例中的工艺流程。现有技术是在Mo表面进行光刻胶涂布，本发明是是在ITO表面进行光刻胶涂布。
在步骤304中，进行光刻胶曝光显影，形成图形。
显影过程是将曝光后的光刻胶中与紫外光发生化学反应的部分去除或保留下来的过程，显影的主要过程可以包括：对准曝光-曝光后烘-显影-坚膜-显影检测等。显影后，可以得到所需的图形。
同时参见图9，是本发明实施例与现有技术进行光刻胶曝光显影并形成图形的流程对比示意图。图中左边为现有技术中的工艺流程，右边为本发明实施例中的工艺流程。
如图9所示，左边现有技术中的工艺流程中，由于没有ITO的保护，Mo表面被显影液腐蚀，右边本发明实施例中的工艺流程中，由于有ITO的保护，ITO不受脱膜液、显影液等腐蚀，因此Mo表面没有被显影液腐蚀。
在步骤305中，进行ITO刻蚀。
刻蚀是指用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
同时参见图10，是本发明实施例进行ITO刻蚀的流程示意图。
因为本发明在金属导电膜层增加了一层ITO，因此先要进行ITO刻蚀。本发明可以采用化学蚀刻工艺或激光蚀刻工艺方式等进行ITO刻蚀。
在步骤306中，进行金属层刻蚀。
同时参见图11，是本发明实施例进行金属层刻蚀的流程示意图。
本发明可以采用干法刻蚀进行金属层刻蚀但不局限于此。
在步骤307中，进行光刻胶去除。
该步骤中，可以采用脱膜液进行光刻胶去除。
同时参见图12，是本发明实施例与现有技术进行光刻胶去除的流程对比示意图。图中左边为现有技术中的工艺流程，右边为本发明实施例中的工艺流程。
如图12所示，左边现有技术中的工艺流程中，由于没有ITO的保护，Mo表面被脱膜液进一步腐蚀，右边本发明实施例中的工艺流程中，由于有ITO的保护，ITO不受脱膜液、显影液等腐蚀，因此Mo表面没有被脱膜液腐蚀。
参见图13，是本发明实施例与现有技术过孔刻蚀后的腐蚀情况对比示意图。图13中的SiNx(富硅氮化硅)是通过CVD(Chemical Vapor Deposition，化学气相沉积)得到。过孔也称金属化孔。在双面板和多层板中，为连通各层之间的印制导线，在各层需要连通的导线的交汇处钻上一个公共孔，即过孔。本发明可以采用干法刻蚀进行过孔刻蚀但不局限于此。图13右边本发明方案中，过孔刻蚀后由于ITO保护，Mo无任何损失；而左边现有技术方案中，膜层结构导电走线过孔干刻后，Mo损失加大，空隙增多增大。
参见图14，是本发明实施例与现有技术保护金属效果对比示意图。图14右边本发明方案中，由于导电走线ITO表面完整光滑，PIXEL-ITO(像素ITO)可以很好地覆盖在孔上，非常致密，无孔隙；而现有技术方案中，ITO覆盖后充满空位，无法很好保护底下金属，造成腐蚀非常容易发生。因此，本发明方案中，顶层ITO的存在，可以有效杜绝显影液、脱膜液、TMAH的腐蚀，过孔干刻时也受ITO保护使得Mo的损失量为零。过孔干刻时ITO损失量为零，ITO能很好保护底层金属在过孔干刻时不被刻蚀。
上述详细介绍了本发明的阵列基板防腐蚀保护方法、保护结构，相应的，本发明还提供一种阵列基板，包括上述的阵列基板防腐蚀保护结构。
本发明还提供一种显示屏，所述显示屏中的阵列基板包括上述的阵列基板防腐蚀保护结构。
综上所述，本发明方案中，有了ITO层的保护，金属导电膜层例如MoAlMo等在光刻胶去除的时候就不会被脱膜液等腐蚀，在过孔干刻时就不会被干刻气体刻蚀，且在后续工艺流程和产品使用过程中，腐蚀气体和液体同样无法进入腐蚀；也就是说，有了顶层ITO的存在，金属导电膜层例如MoAlMo等在过孔干刻时受ITO保护可使Mo的损失量为零，覆盖完好，极难发生腐蚀；ITO除了能很好保护底层金属在过孔干刻时不被刻蚀外，ITO在脱膜时也不受脱膜液腐蚀，与现有产品顶层Mo/Ti容易受到脱膜液等腐蚀影响相比，本发明方案可以有效杜绝导电走线腐蚀和孔腐蚀的发生，有效杜绝显影液、脱膜液、TMAH等的腐蚀，从而解决了显示屏阵列基板中的孔腐蚀和走线腐蚀的问题。
上文中已经参考附图详细描述了根据本发明的技术方案。
本领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板防腐蚀保护方法，其特征在于，包括：
在基板基底形成金属导电膜层；
在所述金属导电膜层之上形成导电氧化层，使得形成底层为金属而顶层为氧化物的膜层结构，其中所述导电氧化层包括氧化铟锡ITO。
2.根据权利要求1所述的方法，其特征在于，所述在所述金属导电膜层之上形成导电氧化层，包括：
采用溅射法在所述金属导电膜层之上形成导电氧化层。
3.根据权利要求1所述的方法，其特征在于：
所述氧化铟锡ITO的膜厚为50-2000唉。
4.根据权利要求1所述的方法，其特征在于，所述在所述金属导电膜层之上形成导电氧化层之后，还包括：
执行光刻胶涂布、显影成形、刻蚀和去除光刻胶的步骤，其中所述刻蚀包括进行ITO刻蚀和进行金属导电膜层刻蚀。
5.根据权利要求1至4任一项所述的方法，其特征在于，所述金属导电膜层包括：
纯Mo或其合金与Al或其合金组成的膜层结构，
纯Ti或其合金与Al或其合金组成的膜层结构，
纯Mo或其合金与Cu或其合金组成的膜层结构，或者，
纯Ti或其合金与Cu或其合金组成的膜层结构。
6.一种阵列基板防腐蚀保护结构，其特征在于：
所述保护结构包括底层为金属导电膜层和顶层为导电氧化层的膜层结构；其中，
所述金属导电膜层位于基板基底之上；
所述导电氧化层位于所述金属导电膜层之上，其中所述导电氧化层包括氧化铟锡ITO。
7.根据权利要求6所述的结构，其特征在于：
所述氧化铟锡ITO的膜厚为50-2000唉。
8.根据权利要求6或7所述的结构，其特征在于，所述金属导电膜层包括：
纯Mo或其合金与Al或其合金组成的膜层结构，
纯Ti或其合金与Al或其合金组成的膜层结构，
纯Mo或其合金与Cu或其合金组成的膜层结构，或者，
纯Ti或其合金与Cu或其合金组成的膜层结构。
9.一种阵列基板，其特征在于，包括如权利要求6至8任一项所述的阵列基板防腐蚀保护结构。
10.一种显示屏，其特征在于，所述显示屏中的阵列基板包括如权利要求6至8任一项所述的阵列基板防腐蚀保护结构。
CN201811203397.9A 2018-10-16 2018-10-16 阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏 Pending CN109378297A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811203397.9A CN109378297A (zh) 2018-10-16 2018-10-16 阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811203397.9A CN109378297A (zh) 2018-10-16 2018-10-16 阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏

Publications (1)

Publication Number Publication Date
CN109378297A true CN109378297A (zh) 2019-02-22

Family

ID=65400020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811203397.9A Pending CN109378297A (zh) 2018-10-16 2018-10-16 阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏

Country Status (1)

Country Link
CN (1) CN109378297A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467122A (zh) * 2021-06-30 2021-10-01 武汉华星光电技术有限公司 显示面板及其制作方法、移动终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344695A (zh) * 2007-07-10 2009-01-14 三菱电机株式会社 显示面板及其制造方法
CN103064207A (zh) * 2013-01-11 2013-04-24 信利半导体有限公司 一种导电引线及其制作方法
WO2014034566A1 (ja) * 2012-08-31 2014-03-06 シャープ株式会社 半導体装置、表示パネル、及び半導体装置の製造方法
CN103996618A (zh) * 2014-05-09 2014-08-20 上海大学 Tft电极引线制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344695A (zh) * 2007-07-10 2009-01-14 三菱电机株式会社 显示面板及其制造方法
WO2014034566A1 (ja) * 2012-08-31 2014-03-06 シャープ株式会社 半導体装置、表示パネル、及び半導体装置の製造方法
CN103064207A (zh) * 2013-01-11 2013-04-24 信利半导体有限公司 一种导电引线及其制作方法
CN103996618A (zh) * 2014-05-09 2014-08-20 上海大学 Tft电极引线制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467122A (zh) * 2021-06-30 2021-10-01 武汉华星光电技术有限公司 显示面板及其制作方法、移动终端

Similar Documents

Publication Publication Date Title
KR100412619B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
US20100289997A1 (en) Display device
US7262085B2 (en) Display device
US9285631B2 (en) Display device, transflective thin film transistor array substrate and manufacturing method thereof
TWI396231B (zh) 蝕刻劑以及使用該蝕刻劑製造液晶顯示器之方法
CN105369249A (zh) 蚀刻剂组合物和制造薄膜晶体管阵列基板的方法
CN104749816A (zh) 一种显示基板的制作方法、显示基板和显示装置
US10651204B2 (en) Array substrate, its manufacturing method and display device
JP5018581B2 (ja) エッチング液を用いた透明導電膜のエッチング方法
TW573199B (en) Liquid crystal display device
JP2005277402A (ja) 反射電極膜を含む積層膜のエッチング組成物および積層配線構造の形成方法
US20180158953A1 (en) Array substrate and method for manufacturing the same
US20170229492A1 (en) Mask plate and method for manufacturing array substrate
US10790320B2 (en) Manufacturing method of array substrate
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
CN109378297A (zh) 阵列基板防腐蚀保护方法、保护结构、阵列基板及显示屏
WO2018161874A1 (zh) 显示基板及其制作方法、显示装置
CN109343283A (zh) 阵列基板防腐蚀保护结构、阵列基板、显示屏及保护方法
CN108231692A (zh) 一种阵列基板及其制备方法、显示面板及显示装置
KR20020085260A (ko) 비정질 인듐 씬 옥사이드 식각용액
US10453874B2 (en) Manufacturing method for array substrate
CN103165623B (zh) 薄膜晶体管基板与其制法、显示器
JP2005163070A (ja) エッチング液およびエッチング方法
CN103337477B (zh) 阵列基板的制备方法及阵列基板和显示装置
US9312251B2 (en) Display panel and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190222