JP3958606B2 - 能動型平板表示素子とその製造方法 - Google Patents
能動型平板表示素子とその製造方法 Download PDFInfo
- Publication number
- JP3958606B2 JP3958606B2 JP2002054843A JP2002054843A JP3958606B2 JP 3958606 B2 JP3958606 B2 JP 3958606B2 JP 2002054843 A JP2002054843 A JP 2002054843A JP 2002054843 A JP2002054843 A JP 2002054843A JP 3958606 B2 JP3958606 B2 JP 3958606B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor layer
- film
- gate
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 125000006850 spacer group Chemical group 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 157
- 230000001681 protective effect Effects 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 24
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 abstract description 6
- 238000000151 deposition Methods 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 206
- 239000010409 thin film Substances 0.000 description 39
- 239000007769 metal material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000002834 transmittance Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 229910003437 indium oxide Inorganic materials 0.000 description 5
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 5
- 229910001887 tin oxide Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタに関するものであり、より詳しくはソース／ドレーン電極を２層構造に形成して透過度を向上させ、抵抗を減少させ得る薄膜トランジスタ及びその製造方法に関するものである。又、本発明は２層構造のソース／ドレーン電極を有する薄膜トランジスタを用いた能動型平板表示素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般に使用されている表示装置の中の一つの陰極線管（ＣＲＴ）（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）はテレビジョンを始めて計測機器、情報端末機器等のモニタに主に用いられているが、ＣＲＴ自体の重さと大きさとにより電子製品の小型化、軽量化の要求に積極対応できなかった。こうしたＣＲＴを代替するため小型、軽量化の長所を有している能動型平板表示装置が注目を浴びている。
【０００３】
図１は従来の能動型平板表示素子の断面構造図を示したものであって、図１は能動型平板表示素子の中の薄膜トランジスタと画素部とに対してのみ示したものである。
【０００４】
図１を参照すると、ガラス基板又は合成樹脂のような透明な絶縁基板１０上に酸化膜より成ったバッファ層１１を形成し、さらにポリシリコン膜を形成した後、パターニングして半導体層１２を形成する。半導体層１２を含んだバッファ層１１上にゲート絶縁膜１３を形成し、さらにゲート金属物質を蒸着した後、パターニングして半導体層１１の上部のゲート絶縁膜１３上にゲート１４を形成する。
【０００５】
次いで、所定の導電型を有する高濃度不純物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導体層１１へイオン注入してゲート１４の両側の半導体層１１に高濃度ソース／ドレーン領域１５−１，１５−２を形成する。ゲート１４を含んだゲート絶縁膜１３上に層間絶縁膜１６を形成し、ソース／ドレーン領域１５−１，１５−２が露出されるように層間絶縁膜１６をエッチングしてコンタクトホール１７−１，１７−２を形成する。
【０００６】
コンタクトホール１７−１，１７−２を含んだ層間絶縁膜１６上にソース／ドレーン電極用金属物質を形成した後、パターニングしてコンタクトホール１７−１，１７−２を通じてソース／ドレーン領域１５−１，１５−２と各々コンタクトされるソース／ドレーン電極１８−１，１８−２を形成する。ソース／ドレーン電極１８−１，１８−２を含んだ層間絶縁膜１６上に保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１９を形成する。次いで、ソース／ドレーン電極１８−１，１８−２の中の一つ、例えばドレーン電極１８−２が露出されるように保護膜１９をエッチングしてビアホール２０を形成する。
【０００７】
次に、ビアホール２０を含んだ保護膜１９上に透明導電膜を蒸着した後、パターニングしてビアホール２０を通じてドレーン電極１８−２と連結される画素電極２１を形成する。画素電極２１を含んだ保護膜１９上に平坦化膜２２を形成した後、画素電極２１が露出されるように開口部２３を形成することにより、能動型平板表示素子を製造する。
【０００８】
能動型平板表示素子に使用される薄膜トランジスタにおいて、ソース／ドレーン電極１８−１，１８−２は電気的な信号が印加される電極であって、信号遅延等を防止するために基本的に比抵抗が低い物質、例えば金属物質を使用することが望ましい。又、表示素子に使用される画素電極はできるだけ比抵抗が低いながら透過度が高い物質、例えばＩＴＯのような透明導電膜を使用することが望ましい。
【０００９】
だから、金属物質を用いてソース／ドレーン電極と画素電極を同時に形成する場合には比抵抗が低い利点はあるが、透過率が相当に低いという問題点があり、ＩＴＯ膜を用いてソース／ドレーン電極と画素電極とを同時に形成する場合には透過度は高いが、金属に比べて大きな比抵抗を有するという問題点があるため、金属物質とＩＴＯ膜とは全て透過型表示素子のソース／ドレーン電極と画素電極とで要求される事項を全て満足させることができない。
【００１０】
従って、従来の薄膜トランジスタの製造方法ではソース／ドレーン電極１８−１，１８−２として金属物質を使用し、画素電極としてはＩＴＯ膜２１を使用するので、各々ソース／ドレーン電極を形成するためのマスクと画素電極とを形成するための２枚のマスクを使用して各々ソース／ドレーン電極と画素電極とを形成するという問題点があった。しかも、従来の薄膜トランジスタの製造方法はソース／ドレーン電極１８−１，１８−２を画素電極２１と連結させるため、別途のマスクを使用して層間絶縁膜にコンタクトホールを形成する工程が要求された。
【００１１】
これにより、コンタクトホールを形成するためのマスク作業が追加されるため、生産性低下及び不良率の増加を招来するだけではなく、製造コストを上昇させるという問題点があった。
【００１２】
又、従来の能動型平板表示素子の薄膜トランジスタにおいて、ソース／ドレーン領域とソース／ドレーン電極とのコンタクト抵抗が大きくて素子の電気的特性が低下されるという問題点があった。
【００１３】
【発明が解決しようとする課題】
本発明の目的は透過度を向上させ、抵抗を減少させ得る薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１４】
本発明の他の目的はソース／ドレーン電極を２層構造に形成して透過度向上、抵抗減少及び工程単純化を図ることができる薄膜トランジスタ及びその製造方法とこれを用いた能動型平坦表示素子及びその製造方法を提供することである。
【００１５】
本発明の他の目的は別途のマスク工程なしでソース／ドレーン領域とソース／ドレーン電極とをコンタクトさせることにより工程が単純化できる薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１６】
本発明のさらに他の目的は新たな設備投資と追加のマスク使用なしでオフセット構造又はＬＤＤ（Lightly Doped Drain）構造を形成して工程を単純化することと同時に素子のオン／オフ特性を向上させ得る薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１７】
本発明のさらに他の目的はマスク数を減らして工程を単純化して収率向上及び製造コストを減少させ得る薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１８】
【課題を解決するための手段】
前述したような目的を達成するために、本発明は絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階と、基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして前記高濃度ソース／ドレーン領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールを含んだ前記層間絶縁膜上に透明導電膜と金属膜とを順次形成する段階と、前記金属膜と透明導電膜とをエッチングして、前記コンタクトホ−ルを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成する段階と、基板の全面に保護膜を形成する段階と、画素領域の前記保護膜と金属膜とをエッチングして開口部を通じて透明導電膜を露出させて画素電極を形成する段階と、前記開口部内の前記金属膜が保護膜により覆われるようにリフロー工程を遂行する段階とを含むことを特徴とする能動型平板表示素子の製造方法を提供することを特徴とする。
【００１９】
又、本発明は開口部を備えた能動型平板表示素子の製造方法において、絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階と、基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして前記高濃度ソース／ドレーン領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールを含んだ前記層間絶縁膜上に透明導電膜と金属膜とを順次形成する段階と、基板の全面にかけて一定厚さの感光膜を塗布する段階と、ハーフトーンマスクを用いて前記金属膜の中の前記ゲートの上部の部分は露出させ、開口部では一定厚さの中の一部分のみ残るように前記感光膜をパターニングする段階と、前記パターニングされた感光膜をマスクとして、露出された金属膜とその下部の透明導電膜をエッチングして前記コンタクトホ−ルを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成し、前記開口部の金属膜をエッチングして透明導電膜を露出させる段階と、前記開口部を通じて透明導電膜を露出させて画素電極を形成するように保護膜を形成する段階とを含む能動型平板表示素子の製造方法を提供することを特徴とする。
【００２０】
又、本発明は絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階と、前記露出された半導体層へ高濃度不純物をイオン注入して高濃度ソース／ドレーン領域を形成する段階と、前記基板の全面に透明導電膜と金属膜とを順次形成する段階と、前記金属膜と透明導電膜とをエッチングして前記高濃度ソース／ドレーン領域と直接コンタクトされる２層構造のソース／ドレーン電極を形成する段階と、基板全面に保護膜を形成する段階と、画素領域の前記保護膜と金属膜とをエッチングして開口部を通じて透明導電膜を露出させて画素電極を形成する段階と、前記開口部内の前記金属膜が保護膜により覆われるようにリフロー工程を遂行する段階とを含む能動型平板表示素子の製造方法を提供することを特徴とする。
【００２１】
又、本発明は開口部を備えた能動型平板表示素子の製造方法において、絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階と、前記露出された半導体層へ高濃度不純物をイオン注入して高濃度ソース／ドレーン領域を形成する段階と、前記基板の全面に透明導電膜と金属膜とを順次形成する段階と、基板の全面にかけて一定厚さの感光膜を塗布する段階と、ハーフトーンマスクを用いて前記金属膜の中の前記ゲートの上部の部分は露出させ、開口部では一定厚さの中の一部分のみ残るように前記感光膜をパターニングする段階と、前記パターニングされた感光膜をマスクとして、露出された金属膜とその下部の透明導電膜とをエッチングして前記コンタクトホールを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成し、前記開口部の金属膜をエッチングして透明導電膜を露出させる段階と、前記開口部を通じて透明導電膜を露出させて画素電極を形成するように保護膜を形成する段階とを含む能動型平板表示素子の製造方法を提供することを特徴とする。
【００２２】
又、本発明は絶縁基板上に形成された半導体層と、前記半導体層の両側が露出されるように前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、前記ゲート絶縁膜上の前記ゲート側壁に形成されたスペーサと、前記露出された半導体層に形成された高濃度ソース／ドレーン領域と、前記基板上に前記高濃度ソース／ドレーン領域と直接コンタクトされるように形成された透明導電膜と、前記透明導電膜上に形成された金属膜との２層構造より成ったソース／ドレーン電極と、基板の全面にかけて形成された保護膜と、画素領域の前記保護膜と金属膜に形成された開口部と、前記開口部を通じて露出された前記透明導電膜からなる画素電極とを備える能動型平板表示素子を提供することを特徴とする。
【００２３】
又、絶縁基板上に形成された半導体層と、前記半導体層を含んだ前記基板上に形成されたゲート絶縁膜と、前記半導体層の上部のゲート絶縁膜上に形成されたゲートと、前記ゲートの両側の半導体層に形成されたソース／ドレーン領域と、基板の全面に形成された前記ソース／ドレーン領域を露出させるコンタクトホールを備えた層間絶縁膜と、前記層間絶縁膜上に形成されて前記ソース／ドレーン領域と前記コンタクトホールを通じてコンタクトされた透明導電膜と、前記透明導電膜上に形成された金属膜との２層構造より成ったソース／ドレーン電極と、基板の全面にかけて形成された保護膜と、画素領域の前記保護膜と金属膜に形成された開口部と、前記開口部を通じて露出された前記透明導電膜からなる画素電極とを備える能動型平板表示素子を提供することを特徴とする。
【００２４】
ソース／ドレーン電極は順次積層された透明導電膜と金属膜とより成り、金属膜は透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使用される。
【００２５】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づいて詳細に説明する。
【００２６】
図２Ａ乃至図２Ｅは本発明の第１実施例による２層構造のソース／ドレーン電極を有する薄膜トランジスタの製造方法を説明するための工程断面図を示したものである。
【００２７】
図２Ａは基板上に半導体層を形成するための工程を示したものであって、ガラス基板又は合成樹脂のような透明な絶縁基板３０上に酸化膜より成ったバッファ層３１を形成し、バッファ層３１上にポリシリコン膜を形成した後、パターニングして半導体層３２を形成する。
【００２８】
図２Ｂはゲート及び高濃度ソース／ドレーン領域を形成するための工程を示したものであって、半導体層３２を含んだバッファ層３１上にゲート絶縁膜３３を形成する。次に、ゲート絶縁膜３３上にゲート金属物質を蒸着した後、パターニングして半導体層３２の上部のゲート絶縁膜３３上にゲート３４を形成する。
【００２９】
次いで、所定の導電型を有する高濃度不純物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導体層３２へイオン注入してゲート３４の両側の半導体層３２に高濃度ソース／ドレーン領域３５−１，３５−２を形成する。
【００３０】
図２Ｃはソース／ドレーン領域３５−１，３５−２と後続工程で形成されるソース／ドレーン電極とを連結するためのコンタクトホールを形成するための工程を示したものであって、ゲート３４を含んだゲート絶縁膜３３上に層間絶縁膜３６を形成する。次に、ソース／ドレーン領域３５−１，３５−２が露出されるように層間絶縁膜３６をエッチングしてコンタクトホール３７−１，３７−２を形成する。
【００３１】
図２Ｄ及び図２Ｅはソース／ドレーン電極を形成するための工程を示したものであって、コンタクトホール３７−１，３７−２を含んだ層間絶縁膜３６上に透明導電膜３８とソース／ドレーン電極用金属物質３９とを順次蒸着する。次いで、図面上には示さないがソース／ドレーン電極用マスクを使用して金属物質３９と透明導電膜３８とをパターニングして２層構造のソース／ドレーン電極４０−１，４０−２を形成する。
【００３２】
ソース／ドレーン電極４０−１，４０−２はコンタクトホール３７−１，３７−２を通じてソース／ドレーン領域３５−１，３５−２と各々電気的に連結される。これで、本発明の２層構造のソース／ドレーン電極を有する薄膜トランジスタが製造される。
【００３３】
ソース／ドレーン電極用金属膜３９は透明導電膜より比抵抗が低い金属物質であって、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電膜３８はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、又はＩＯ（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）。
【００３４】
本発明の第１実施例による２層構造のソース／ドレーン電極を有する薄膜トランジスタの製造方法ではソース／ドレーン領域３５−１，３５−２を単一の不純物領域に形成したが、通常的な方法例えば、陽極酸化方法を用いてオフセット構造又はＬＤＤ構造に形成することもできる。従って、本発明の第１実施例による２層構造のソース／ドレーン電極をオフセット構造又はＬＤＤ構造を有する薄膜トランジスタに適用できるため、２層構造のソース／ドレーン電極を備えたオフセット又はＬＤＤ構造の薄膜トランジスタが製造できる。
【００３５】
図３Ａ乃至図３Ｆは本発明の第２実施例による２層構造のソース／ドレーン電極を有する薄膜トランジスタの製造方法を説明するための工程断面図を示したものである。
【００３６】
本発明の第２実施例による薄膜トランジスタはスペーサを用いたオフセット構造又はＬＤＤ構造を有する薄膜トランジスタを製造する方法に関するものである。
【００３７】
図３Ａを参照すると、絶縁基板７０上にバッファ層７１を形成し、バッファ層７１上に半導体層７２を形成する。図３Ｂを参照すると、半導体層７２を含んだバッファ層７１上に酸化膜又は窒化膜のようなゲート絶縁膜７３を形成する。ゲート絶縁膜７３上にゲート金属物質を蒸着し、さらにゲートキャッピング物質、例えば酸化膜又は窒化膜を順次蒸着する。図面上には示されないが、ゲート形成用マスクを用いて、半導体層７２の上部のゲート絶縁膜７３上にゲート７４及びゲートキャッピング層７５を形成する。
【００３８】
次いで、ゲート７４をマスクとして半導体層７２へｎ型又はｐ型の低濃度不純物をイオン注入して半導体層７２に低濃度ソース／ドレーン領域７６−１，７６−２を形成する。
【００３９】
図３Ｃを参照すると、ゲート７４を含んだゲート絶縁膜７３上にスペーサ用絶縁膜、例えば窒化膜又は酸化膜を蒸着した後、エッチバックしてゲート７４の側壁にスペーサ７７を形成する。
【００４０】
スペーサ用絶縁膜をエッチングしてゲート７４の側壁にスペーサ７７を形成する時、その下部のゲート絶縁膜７３もエッチングして低濃度ソース／ドレーン領域７６−１，７６−２が形成された半導体層７２を露出させる。
【００４１】
図３Ｄを参照すると、露出された半導体層７２即ち、露出された低濃度ソース／ドレーン領域７６−１，７６−２上に通常的なシリサイド形成工程を通じてシリサイド膜７８−１，７８−２を形成する。
【００４２】
次いで、半導体層７２即ち、シリサイド膜７８−１，７８−２の下部の低濃度ソース／ドレーン領域７６−１，７６−２へ低濃度ソース／ドレーン領域７６−１，７６−２と同一導電型の高濃度不純物をイオン注入して高濃度ソース／ドレーン領域７９−１，７９−２を形成する。
【００４３】
図３Ｅのように基板の全面に透明導電膜８０とソース／ドレーン電極用金属物質８１とを順次蒸着し、図３Ｆのように図面上には示されないが、ソース／ドレーン電極形成用マスクを用いて金属物質８１と透明導電膜８０とをパターニングして２層構造のソース／ドレーン電極８２−１，８２−２を形成する。
【００４４】
ソース／ドレーン電極用金属膜８１は透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電膜８０はＩＴＯ、ＩＺＯ、ＴＯ、ＩＯの中の一つが使用される。
【００４５】
前述した第２実施例による薄膜トランジスタの製造方法によると、スペーサを用いてセルフアライン状でＬＤＤ構造を有するソース／ドレーン領域を形成させることによりＬＤＤ構造のための別途のマスク工程が要求されない。
【００４６】
ソース／ドレーン電極８２−１，８２−２と高濃度ソース／ドレーン領域７９−１，７９−２とがコンタクトホールなしで（ｎｏｎ−ｃｏｎｔａｃｔ ｈｏｌｅ）直接コンタクトされるため、一回のマスク工程が省略されて工程が単純化される。又、ゲート７４の上部にはゲートキャッピング層７５が形成され、ゲート７４の側壁にはスペーサ７７が形成されるため、ソース／ドレーン電極８２−１，８２−２とゲート７４との充分な絶縁が確保できる。
【００４７】
低濃度ソース／ドレーン領域７６−１，７６−２を形成するためのイオン注入工程時、ゲートの上部に形成されたゲートキャッピング層７５がイオン注入バリヤとして作用してゲートへのイオン注入を防止する。
【００４８】
又、シリサイド膜７８−１，７８−２がソース／ドレーン電極８２−１，８２−２とソース／ドレーン領域７９−１，７９−２との間に形成されているため、コンタクト抵抗を減少させ得る。しかも、シリサイド膜がソース／ドレーン電極を形成するためのエッチング時エッチングバリヤとして作用してエッチング選択比を向上させ得るだけではなく、高濃度ソース／ドレーン領域のためのイオン注入時イオン注入バリヤとして作用して半導体層の損傷が最小化できる。
【００４９】
前述したようなスペーサを用いて薄膜トランジスタを製造する方法は図３Ｂでゲート７４を形成した後、低濃度ソース／ドレーン領域を形成する工程を省略し、図３Ｃのスペーサを形成する工程を進行すると、半導体層７２の中のスペーサ７７の下部の不純物がドーピングされない部分７６−１，７６−２はオフセット領域として作用してオフセット構造を有する薄膜トランジスタが製造できる。
【００５０】
従って、薄膜トランジスタはオフセット構造又はＬＤＤ構造を有するため、オフ電流を減少させることによりオン／オフ電流比を向上させて素子の特性を向上させ得る。
【００５１】
前述したような本発明の第１及び第２実施例による２層構造のソース／ドレーン電極を有するトランジスタを能動型平板表示素子に適用すると、ソース／ドレーン電極の比抵抗を減少させることと同時に画素電極の透過度を向上させ得る。又、ソース／ドレーン電極と画素電極とを一つのマスクとして形成させることにより従来の各々のマスクを使用してソース／ドレーン電極を形成した後、コンタクトホールを通じて電気的に連結する方法よりマスク数を２枚減少させ得るという利点がある。
【００５２】
図４Ａ乃至図４Ｇは本発明の一実施例による能動型平板表示素子の製造方法を説明するための工程断面図であって、薄膜トランジスタとキャパシタそして画素電極部分の断面構造を示したものである。
【００５３】
図４Ａ及び図４Ｂは絶縁基板上に半導体層及びゲート電極を形成する工程を示したものであって、透明な絶縁基板１０５上にバッファ層２０２として酸化膜を形成した後、さらにポリシリコン膜を形成する。次いで、図面上には示されないが、半導体層形成用マスクを用いてポリシリコン膜をエッチングして半導体層２１０を形成する。
【００５４】
次いで、半導体層２１０を含んだバッファ層２０２上にゲート絶縁膜２１５を形成し、さらにゲート電極物質と窒化膜又は酸化膜より成ったゲートキャッピング物質を順次形成する。図面上には示されないが、ゲート形成用マスクを用いてゲート電極物質とゲートキャッピング物質とをエッチングして半導体層２１０の上部のゲート絶縁膜２１５上にゲートキャッピング層２２５を含んだゲート２２０を形成することと同時にキャパシタの下部電極１６０と誘電膜１６５とを形成する。
【００５５】
次に、薄膜トランジスタの低濃度ソース／ドレーン領域を形成するための工程を遂行し、半導体層２１０へｎ型又はｐ型の低濃度不純物をイオン注入してゲート２２０の両側の半導体層２１０に低濃度ソース／ドレーン領域２１４−１，２１４−２を形成する。
【００５６】
次いで、スペーサを形成するための工程を遂行し、ゲート２２０が形成された絶縁膜２１５上に窒化膜又は酸化膜のようなスペーサ用絶縁膜を蒸着した後、エッチバックしてゲート２２０の側壁及びキャパシタの下部電極１６０の側壁にスペーサ２３０を形成する。この際、スペーサ２３０を形成するための絶縁膜のエッチング時その下部のゲート絶縁膜２１５もエッチングされて低濃度ソース／ドレーン領域２１４−１，２１４−２が形成された半導体層２１０が露出される。
【００５７】
図４Ｃを参照すると、基板の全面にニッケル又はクロムのような金属膜を蒸着した後、５００℃以下の低温で熱処理すると、金属膜と半導体層２１０とのシリコンが反応してニッケルシリサイド膜又はクロムシリサイド膜のようなシリサイド膜２４０を露出された半導体層２１０上に形成する。
【００５８】
反応せず残っている金属膜を除去した後、シリサイド膜２４０の下部の半導体層２１０へ低濃度ソース／ドレーン領域２１４−１，２１４−２と同一な導電型を有する高濃度不純物をイオン注入して高濃度ソース／ドレーン領域２１６−１，２１６−２を形成する。
【００５９】
これで、低濃度不純物領域２１４−１，２１４−２と高濃度不純物領域２１６−１，２１６−２とのＬＤＤ構造を有するソース／ドレーン領域が形成される。この際、半導体層２１０の中のゲート２２０の下部の不純物がドーピングされない部分２１２は薄膜トランジスタ２００のチャネル領域として作用する。
【００６０】
前述したように、ゲート２２０を形成した後、低濃度ソース／ドレーン領域を形成する工程を省略した後、スペーサ２３０を形成し、高濃度ソース／ドレーン領域２１６−１，２１６−２を形成すると、半導体層２１０の中のスペーサ２３０の下部の不純物がドーピングされない部分はオフセット領域として作用し、オフセット構造を有するソース／ドレーン領域を形成することもできる。
【００６１】
高濃度ソース／ドレーン領域２１６−１，２１６−２を形成した後、基板の全面にかけて画素電極のための透明導電膜３１０ａとソース／ドレーン電極のための金属膜２５０ａとを順次形成する。
【００６２】
図４Ｄを参照すると、図面上には示されないが、ソース／ドレーン電極用マスクを使用して透明導電膜３１０ａと金属膜２５０ａとをパターニングして高濃度ソース／ドレーン領域２１６−１，２１６−２と直接コンタクトされるソース／ドレーン電極２５０，２５５を形成する。
【００６３】
従って、透明導電膜３１０ａと金属膜２５０ａとの２層構造より成ったソース／ドレーン電極２５０，２５５が形成される。この際、金属膜２５０ａとしては透明導電膜３１０ａよりは比抵抗が低い金属膜であって、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、Ｔｉ等を使用し、透明導電膜（３１０ａ）としてＩＴＯ、ＩＺＯ、ＩＯ、ＴＯ等を使用される。
【００６４】
この際、ソース／ドレーン電極２５０，２５５を形成する工程を遂行する時、キャパシタ１５０と上部電極１７０も形成される。上部電極１７０は透明導電膜３１０ａと金属膜２５０ａとの２層構造で形成されて下部電極１６０上に形成される。そして、画素領域１４０上には透明導電膜３１０ａと金属膜２５０ａとがそのまま存在する。
【００６５】
図４Ｅは保護膜を形成するための工程を示したものであって、基板の全面にかけて酸化膜、窒化膜等のような無機物質又はアクリル又はポリイミド（ＰＩ）のような有機物質を蒸着して保護膜２６０を形成する。
【００６６】
図４Ｆを参照すると、前述したように保護膜２６０を形成した後、画素領域１４０上の保護膜２６０をエッチングして開口部２６６を形成する。この際、透明導電膜３１０ａの中の開口部２６６の形成により露出された部分は画素電極２６５として作用する。
【００６７】
即ち、保護膜２６０を形成した後、図面上には示されないが、開口部形成用マスクを使用して画素領域１４０の金属膜２５０ａが露出されるように保護膜２６０をエッチングし、次いで露出された金属膜２５０ａをエッチングして透明導電膜３１０ａを露出させる開口部２６６を形成する。これで、透明導電膜３１０ａより成った画素電極２６５が開口部２６６を通じて露出される。
【００６８】
前述したような本発明の能動型平板表示素子の製造方法は第２実施例による薄膜トランジスタの製造方法を用いたことであるが、第１実施例による薄膜トランジスタの製造方法又は他の形態の薄膜トランジスタの製造方法を用いて製造することもできる。
【００６９】
本発明の一実施例による能動型平板表示素子の製造方法において、保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）でアクリル又はポリイミドのような有機膜を使用する場合には、図４Ｆに示されたように保護膜２６０をエッチングして開口部２６６を形成した後、リフロー工程を遂行して図４Ｇのように金属膜２５０ａを完全に覆う。こうした製造方法を有機ＥＬ素子の製造方法に適用すると、後続工程で有機薄膜を形成する時、有機薄膜層が画素電極２６５として作用する透明導電膜３１０ａにのみコンタクトされるため、素子の信頼性を向上させ得る。
【００７０】
図５Ａ乃至図５Ｃは本発明の他の実施例による能動型平板表示素子の製造方法を説明するための工程断面図を示したものである。他の実施例による能動型平板表示素子の製造方法はリフロー工程の代わりにハーフトーンマスクを用いて平坦化膜が透明導電膜を完全に覆うように開口部を形成する方法である。
【００７１】
即ち、図５Ａを参照すると、図４Ｃに示されたように画素電極のための透明導電膜３１０ａとソース／ドレーン電極のための金属膜２５０ａとを順次蒸着した後、さらに感光膜６００を塗布する。通常的なハーフトーン（ｈａｌｆ−ｔｏｎｅ）マスク（図面上に示されず）を用いて感光膜６００をパターニングして薄膜トランジスタ部分の金属膜２５０ａは露出させて画素領域１４０の中の開口部が形成される部分には相対的にその厚さが薄い感光膜パターンを形成する。この際、開口部が形成される部分に残っている感光膜の厚さは後続工程でその下部の金属膜２５０ａのエッチング工程に依存する。
【００７２】
次いで、図５Ｂのようにハーフトーンマスクによりパターニングされた感光膜パターン６００をマスクとして用いて露出された金属膜２５０ａをエッチングしてソース／ドレーン電極２５０，２５５を形成させることと同時に開口部が形成される部分の金属膜２５０ａを除去させる。従って、画素領域１４０の中の開口部が形成される部分の透明導電膜３１０ａが露出される。
【００７３】
次に、図５Ｃに示されたように、残っている感光膜を除去した後、通常的に開口部２６６を含んだ平坦化膜２６０を形成すると、本発明のハーフトーンマスクを用いた能動型平板表示素子が得られる。この際、開口部２６６は金属膜２５０ａを完全にくるむように形成されて有機ＥＬ表示素子の場合後続に有機薄膜層が透明導電膜３１０ａ上にのみ形成されるようにする。
【００７４】
【発明の効果】
以上で説明したように本発明の薄膜トランジスタの製造方法によると、ソース／ドレーン電極を追加のマスク工程なしで２層構造に形成できる。本発明の２層構造の薄膜トランジスタを用いた能動型平板表示素子の製造方法によると、４枚のマスクを使用するため、工程を単純化し、製品の収率を向上させ得る効果がある。
【００７５】
又、ゲート電極の上部面にゲート電極を保護するゲート保護層が形成されるため、低濃度ソース／ドレーン電極を形成するためのイオン注入工程時ゲート電極が損傷されることが防止できる効果がある。
【００７６】
しかも、ソース／ドレーン電極とソース／ドレーン領域との間にシリサイド膜を形成して接触抵抗を減少させて信頼性を向上させ、ソース／ドレーン電極と半導体層とをコンタクトホールなしで直接コンタクトさせることにより工程が単純化できる。
【００７７】
又、ゲートの側壁にスペーサを形成したり、又はゲートを覆うように陽極酸化膜を形成してセルフアライン方式にオフセット構造又はＬＤＤ構造を形成させることにより、工程が単純化できる。
【００７８】
前述したように、本発明の望ましい実施例を参照して説明したが、当該技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させ得ることを理解できることである。
【図面の簡単な説明】
【図１】 従来の能動型平板表示素子の断面構造図である。
【図２Ａ】 本発明の第１実施例による薄膜トランジスタの製造方法を説明するための工程断面図であって、最初の工程を説明するための図である。
【図２Ｂ】 図２Ａの次の工程を説明するための図である。
【図２Ｃ】 図２Ｂの次の工程を説明するための図である。
【図２Ｄ】 図２Ｃの次の工程を説明するための図である。
【図２Ｅ】 図２Ｄの次の工程を説明するための図である。
【図３Ａ】 本発明の第２実施例による薄膜トランジスタの製造方法を説明するための工程断面図であって、最初の工程を説明するための図である。
【図３Ｂ】 図３Ａの次の工程を説明するための図である。
【図３Ｃ】 図３Ｂの次の工程を説明するための図である。
【図３Ｄ】 図３Ｃの次の工程を説明するための図である。
【図３Ｅ】 図３Ｄの次の工程を説明するための図である。
【図３Ｆ】 図３Ｅの次の工程を説明するための図である。
【図４Ａ】本発明の一実施例による能動型平板表示素子の製造方法を説明するための工程断面図であって、最初の工程を説明するための図である。
【図４Ｂ】 図４Ａの次の工程を説明するための図である。
【図４Ｃ】 図４Ｂの次の工程を説明するための図である。
【図４Ｄ】 図４Ｃの次の工程を説明するための図である。
【図４Ｅ】 図４Ｄの次の工程を説明するための図である。
【図４Ｆ】 図４Ｅの次の工程を説明するための図である。
【図４Ｇ】 図４Ｆの次の工程を説明するための図である。
【図５Ａ】本発明の他の実施例による能動型平板表示素子の製造方法を説明するための工程断面図でであって、最初の工程を説明するための図である。
【図５Ｂ】 図５Ａの次の工程を説明するための図である。
【図５Ｃ】 図５Ｂの次の工程を説明するための図である。
【符号の説明】
３０ 絶縁基板
３１ バッファ層
３２ 半導体層
３３ ゲート絶縁膜
３４ ゲート
３６ 層間絶縁膜
３５−１，３５−２ 高濃度ソース／ドレーン領域
３７−１，３７−２ コンタクトホール
３８ 透明導電膜
３９ ソース／ドレーン電極用金属物質
４０−１，４０−２ ソース／ドレーン電極
【発明の属する技術分野】
本発明は薄膜トランジスタに関するものであり、より詳しくはソース／ドレーン電極を２層構造に形成して透過度を向上させ、抵抗を減少させ得る薄膜トランジスタ及びその製造方法に関するものである。又、本発明は２層構造のソース／ドレーン電極を有する薄膜トランジスタを用いた能動型平板表示素子及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般に使用されている表示装置の中の一つの陰極線管（ＣＲＴ）（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）はテレビジョンを始めて計測機器、情報端末機器等のモニタに主に用いられているが、ＣＲＴ自体の重さと大きさとにより電子製品の小型化、軽量化の要求に積極対応できなかった。こうしたＣＲＴを代替するため小型、軽量化の長所を有している能動型平板表示装置が注目を浴びている。
【０００３】
図１は従来の能動型平板表示素子の断面構造図を示したものであって、図１は能動型平板表示素子の中の薄膜トランジスタと画素部とに対してのみ示したものである。
【０００４】
図１を参照すると、ガラス基板又は合成樹脂のような透明な絶縁基板１０上に酸化膜より成ったバッファ層１１を形成し、さらにポリシリコン膜を形成した後、パターニングして半導体層１２を形成する。半導体層１２を含んだバッファ層１１上にゲート絶縁膜１３を形成し、さらにゲート金属物質を蒸着した後、パターニングして半導体層１１の上部のゲート絶縁膜１３上にゲート１４を形成する。
【０００５】
次いで、所定の導電型を有する高濃度不純物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導体層１１へイオン注入してゲート１４の両側の半導体層１１に高濃度ソース／ドレーン領域１５−１，１５−２を形成する。ゲート１４を含んだゲート絶縁膜１３上に層間絶縁膜１６を形成し、ソース／ドレーン領域１５−１，１５−２が露出されるように層間絶縁膜１６をエッチングしてコンタクトホール１７−１，１７−２を形成する。
【０００６】
コンタクトホール１７−１，１７−２を含んだ層間絶縁膜１６上にソース／ドレーン電極用金属物質を形成した後、パターニングしてコンタクトホール１７−１，１７−２を通じてソース／ドレーン領域１５−１，１５−２と各々コンタクトされるソース／ドレーン電極１８−１，１８−２を形成する。ソース／ドレーン電極１８−１，１８−２を含んだ層間絶縁膜１６上に保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１９を形成する。次いで、ソース／ドレーン電極１８−１，１８−２の中の一つ、例えばドレーン電極１８−２が露出されるように保護膜１９をエッチングしてビアホール２０を形成する。
【０００７】
次に、ビアホール２０を含んだ保護膜１９上に透明導電膜を蒸着した後、パターニングしてビアホール２０を通じてドレーン電極１８−２と連結される画素電極２１を形成する。画素電極２１を含んだ保護膜１９上に平坦化膜２２を形成した後、画素電極２１が露出されるように開口部２３を形成することにより、能動型平板表示素子を製造する。
【０００８】
能動型平板表示素子に使用される薄膜トランジスタにおいて、ソース／ドレーン電極１８−１，１８−２は電気的な信号が印加される電極であって、信号遅延等を防止するために基本的に比抵抗が低い物質、例えば金属物質を使用することが望ましい。又、表示素子に使用される画素電極はできるだけ比抵抗が低いながら透過度が高い物質、例えばＩＴＯのような透明導電膜を使用することが望ましい。
【０００９】
だから、金属物質を用いてソース／ドレーン電極と画素電極を同時に形成する場合には比抵抗が低い利点はあるが、透過率が相当に低いという問題点があり、ＩＴＯ膜を用いてソース／ドレーン電極と画素電極とを同時に形成する場合には透過度は高いが、金属に比べて大きな比抵抗を有するという問題点があるため、金属物質とＩＴＯ膜とは全て透過型表示素子のソース／ドレーン電極と画素電極とで要求される事項を全て満足させることができない。
【００１０】
従って、従来の薄膜トランジスタの製造方法ではソース／ドレーン電極１８−１，１８−２として金属物質を使用し、画素電極としてはＩＴＯ膜２１を使用するので、各々ソース／ドレーン電極を形成するためのマスクと画素電極とを形成するための２枚のマスクを使用して各々ソース／ドレーン電極と画素電極とを形成するという問題点があった。しかも、従来の薄膜トランジスタの製造方法はソース／ドレーン電極１８−１，１８−２を画素電極２１と連結させるため、別途のマスクを使用して層間絶縁膜にコンタクトホールを形成する工程が要求された。
【００１１】
これにより、コンタクトホールを形成するためのマスク作業が追加されるため、生産性低下及び不良率の増加を招来するだけではなく、製造コストを上昇させるという問題点があった。
【００１２】
又、従来の能動型平板表示素子の薄膜トランジスタにおいて、ソース／ドレーン領域とソース／ドレーン電極とのコンタクト抵抗が大きくて素子の電気的特性が低下されるという問題点があった。
【００１３】
【発明が解決しようとする課題】
本発明の目的は透過度を向上させ、抵抗を減少させ得る薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１４】
本発明の他の目的はソース／ドレーン電極を２層構造に形成して透過度向上、抵抗減少及び工程単純化を図ることができる薄膜トランジスタ及びその製造方法とこれを用いた能動型平坦表示素子及びその製造方法を提供することである。
【００１５】
本発明の他の目的は別途のマスク工程なしでソース／ドレーン領域とソース／ドレーン電極とをコンタクトさせることにより工程が単純化できる薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１６】
本発明のさらに他の目的は新たな設備投資と追加のマスク使用なしでオフセット構造又はＬＤＤ（Lightly Doped Drain）構造を形成して工程を単純化することと同時に素子のオン／オフ特性を向上させ得る薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１７】
本発明のさらに他の目的はマスク数を減らして工程を単純化して収率向上及び製造コストを減少させ得る薄膜トランジスタ及びその製造方法とこれを用いた能動型平板表示素子及びその製造方法を提供することである。
【００１８】
【課題を解決するための手段】
前述したような目的を達成するために、本発明は絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階と、基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして前記高濃度ソース／ドレーン領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールを含んだ前記層間絶縁膜上に透明導電膜と金属膜とを順次形成する段階と、前記金属膜と透明導電膜とをエッチングして、前記コンタクトホ−ルを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成する段階と、基板の全面に保護膜を形成する段階と、画素領域の前記保護膜と金属膜とをエッチングして開口部を通じて透明導電膜を露出させて画素電極を形成する段階と、前記開口部内の前記金属膜が保護膜により覆われるようにリフロー工程を遂行する段階とを含むことを特徴とする能動型平板表示素子の製造方法を提供することを特徴とする。
【００１９】
又、本発明は開口部を備えた能動型平板表示素子の製造方法において、絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階と、基板の全面に層間絶縁膜を形成する段階と、前記層間絶縁膜をエッチングして前記高濃度ソース／ドレーン領域を露出させるコンタクトホールを形成する段階と、前記コンタクトホールを含んだ前記層間絶縁膜上に透明導電膜と金属膜とを順次形成する段階と、基板の全面にかけて一定厚さの感光膜を塗布する段階と、ハーフトーンマスクを用いて前記金属膜の中の前記ゲートの上部の部分は露出させ、開口部では一定厚さの中の一部分のみ残るように前記感光膜をパターニングする段階と、前記パターニングされた感光膜をマスクとして、露出された金属膜とその下部の透明導電膜をエッチングして前記コンタクトホ−ルを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成し、前記開口部の金属膜をエッチングして透明導電膜を露出させる段階と、前記開口部を通じて透明導電膜を露出させて画素電極を形成するように保護膜を形成する段階とを含む能動型平板表示素子の製造方法を提供することを特徴とする。
【００２０】
又、本発明は絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階と、前記露出された半導体層へ高濃度不純物をイオン注入して高濃度ソース／ドレーン領域を形成する段階と、前記基板の全面に透明導電膜と金属膜とを順次形成する段階と、前記金属膜と透明導電膜とをエッチングして前記高濃度ソース／ドレーン領域と直接コンタクトされる２層構造のソース／ドレーン電極を形成する段階と、基板全面に保護膜を形成する段階と、画素領域の前記保護膜と金属膜とをエッチングして開口部を通じて透明導電膜を露出させて画素電極を形成する段階と、前記開口部内の前記金属膜が保護膜により覆われるようにリフロー工程を遂行する段階とを含む能動型平板表示素子の製造方法を提供することを特徴とする。
【００２１】
又、本発明は開口部を備えた能動型平板表示素子の製造方法において、絶縁基板上に半導体層を形成する段階と、前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階と、前記露出された半導体層へ高濃度不純物をイオン注入して高濃度ソース／ドレーン領域を形成する段階と、前記基板の全面に透明導電膜と金属膜とを順次形成する段階と、基板の全面にかけて一定厚さの感光膜を塗布する段階と、ハーフトーンマスクを用いて前記金属膜の中の前記ゲートの上部の部分は露出させ、開口部では一定厚さの中の一部分のみ残るように前記感光膜をパターニングする段階と、前記パターニングされた感光膜をマスクとして、露出された金属膜とその下部の透明導電膜とをエッチングして前記コンタクトホールを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成し、前記開口部の金属膜をエッチングして透明導電膜を露出させる段階と、前記開口部を通じて透明導電膜を露出させて画素電極を形成するように保護膜を形成する段階とを含む能動型平板表示素子の製造方法を提供することを特徴とする。
【００２２】
又、本発明は絶縁基板上に形成された半導体層と、前記半導体層の両側が露出されるように前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、前記ゲート絶縁膜上の前記ゲート側壁に形成されたスペーサと、前記露出された半導体層に形成された高濃度ソース／ドレーン領域と、前記基板上に前記高濃度ソース／ドレーン領域と直接コンタクトされるように形成された透明導電膜と、前記透明導電膜上に形成された金属膜との２層構造より成ったソース／ドレーン電極と、基板の全面にかけて形成された保護膜と、画素領域の前記保護膜と金属膜に形成された開口部と、前記開口部を通じて露出された前記透明導電膜からなる画素電極とを備える能動型平板表示素子を提供することを特徴とする。
【００２３】
又、絶縁基板上に形成された半導体層と、前記半導体層を含んだ前記基板上に形成されたゲート絶縁膜と、前記半導体層の上部のゲート絶縁膜上に形成されたゲートと、前記ゲートの両側の半導体層に形成されたソース／ドレーン領域と、基板の全面に形成された前記ソース／ドレーン領域を露出させるコンタクトホールを備えた層間絶縁膜と、前記層間絶縁膜上に形成されて前記ソース／ドレーン領域と前記コンタクトホールを通じてコンタクトされた透明導電膜と、前記透明導電膜上に形成された金属膜との２層構造より成ったソース／ドレーン電極と、基板の全面にかけて形成された保護膜と、画素領域の前記保護膜と金属膜に形成された開口部と、前記開口部を通じて露出された前記透明導電膜からなる画素電極とを備える能動型平板表示素子を提供することを特徴とする。
【００２４】
ソース／ドレーン電極は順次積層された透明導電膜と金属膜とより成り、金属膜は透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使用される。
【００２５】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づいて詳細に説明する。
【００２６】
図２Ａ乃至図２Ｅは本発明の第１実施例による２層構造のソース／ドレーン電極を有する薄膜トランジスタの製造方法を説明するための工程断面図を示したものである。
【００２７】
図２Ａは基板上に半導体層を形成するための工程を示したものであって、ガラス基板又は合成樹脂のような透明な絶縁基板３０上に酸化膜より成ったバッファ層３１を形成し、バッファ層３１上にポリシリコン膜を形成した後、パターニングして半導体層３２を形成する。
【００２８】
図２Ｂはゲート及び高濃度ソース／ドレーン領域を形成するための工程を示したものであって、半導体層３２を含んだバッファ層３１上にゲート絶縁膜３３を形成する。次に、ゲート絶縁膜３３上にゲート金属物質を蒸着した後、パターニングして半導体層３２の上部のゲート絶縁膜３３上にゲート３４を形成する。
【００２９】
次いで、所定の導電型を有する高濃度不純物、例えばｎ型又はｐ型高濃度不純物の中の一つを半導体層３２へイオン注入してゲート３４の両側の半導体層３２に高濃度ソース／ドレーン領域３５−１，３５−２を形成する。
【００３０】
図２Ｃはソース／ドレーン領域３５−１，３５−２と後続工程で形成されるソース／ドレーン電極とを連結するためのコンタクトホールを形成するための工程を示したものであって、ゲート３４を含んだゲート絶縁膜３３上に層間絶縁膜３６を形成する。次に、ソース／ドレーン領域３５−１，３５−２が露出されるように層間絶縁膜３６をエッチングしてコンタクトホール３７−１，３７−２を形成する。
【００３１】
図２Ｄ及び図２Ｅはソース／ドレーン電極を形成するための工程を示したものであって、コンタクトホール３７−１，３７−２を含んだ層間絶縁膜３６上に透明導電膜３８とソース／ドレーン電極用金属物質３９とを順次蒸着する。次いで、図面上には示さないがソース／ドレーン電極用マスクを使用して金属物質３９と透明導電膜３８とをパターニングして２層構造のソース／ドレーン電極４０−１，４０−２を形成する。
【００３２】
ソース／ドレーン電極４０−１，４０−２はコンタクトホール３７−１，３７−２を通じてソース／ドレーン領域３５−１，３５−２と各々電気的に連結される。これで、本発明の２層構造のソース／ドレーン電極を有する薄膜トランジスタが製造される。
【００３３】
ソース／ドレーン電極用金属膜３９は透明導電膜より比抵抗が低い金属物質であって、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電膜３８はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、又はＩＯ（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）。
【００３４】
本発明の第１実施例による２層構造のソース／ドレーン電極を有する薄膜トランジスタの製造方法ではソース／ドレーン領域３５−１，３５−２を単一の不純物領域に形成したが、通常的な方法例えば、陽極酸化方法を用いてオフセット構造又はＬＤＤ構造に形成することもできる。従って、本発明の第１実施例による２層構造のソース／ドレーン電極をオフセット構造又はＬＤＤ構造を有する薄膜トランジスタに適用できるため、２層構造のソース／ドレーン電極を備えたオフセット又はＬＤＤ構造の薄膜トランジスタが製造できる。
【００３５】
図３Ａ乃至図３Ｆは本発明の第２実施例による２層構造のソース／ドレーン電極を有する薄膜トランジスタの製造方法を説明するための工程断面図を示したものである。
【００３６】
本発明の第２実施例による薄膜トランジスタはスペーサを用いたオフセット構造又はＬＤＤ構造を有する薄膜トランジスタを製造する方法に関するものである。
【００３７】
図３Ａを参照すると、絶縁基板７０上にバッファ層７１を形成し、バッファ層７１上に半導体層７２を形成する。図３Ｂを参照すると、半導体層７２を含んだバッファ層７１上に酸化膜又は窒化膜のようなゲート絶縁膜７３を形成する。ゲート絶縁膜７３上にゲート金属物質を蒸着し、さらにゲートキャッピング物質、例えば酸化膜又は窒化膜を順次蒸着する。図面上には示されないが、ゲート形成用マスクを用いて、半導体層７２の上部のゲート絶縁膜７３上にゲート７４及びゲートキャッピング層７５を形成する。
【００３８】
次いで、ゲート７４をマスクとして半導体層７２へｎ型又はｐ型の低濃度不純物をイオン注入して半導体層７２に低濃度ソース／ドレーン領域７６−１，７６−２を形成する。
【００３９】
図３Ｃを参照すると、ゲート７４を含んだゲート絶縁膜７３上にスペーサ用絶縁膜、例えば窒化膜又は酸化膜を蒸着した後、エッチバックしてゲート７４の側壁にスペーサ７７を形成する。
【００４０】
スペーサ用絶縁膜をエッチングしてゲート７４の側壁にスペーサ７７を形成する時、その下部のゲート絶縁膜７３もエッチングして低濃度ソース／ドレーン領域７６−１，７６−２が形成された半導体層７２を露出させる。
【００４１】
図３Ｄを参照すると、露出された半導体層７２即ち、露出された低濃度ソース／ドレーン領域７６−１，７６−２上に通常的なシリサイド形成工程を通じてシリサイド膜７８−１，７８−２を形成する。
【００４２】
次いで、半導体層７２即ち、シリサイド膜７８−１，７８−２の下部の低濃度ソース／ドレーン領域７６−１，７６−２へ低濃度ソース／ドレーン領域７６−１，７６−２と同一導電型の高濃度不純物をイオン注入して高濃度ソース／ドレーン領域７９−１，７９−２を形成する。
【００４３】
図３Ｅのように基板の全面に透明導電膜８０とソース／ドレーン電極用金属物質８１とを順次蒸着し、図３Ｆのように図面上には示されないが、ソース／ドレーン電極形成用マスクを用いて金属物質８１と透明導電膜８０とをパターニングして２層構造のソース／ドレーン電極８２−１，８２−２を形成する。
【００４４】
ソース／ドレーン電極用金属膜８１は透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、透明導電膜８０はＩＴＯ、ＩＺＯ、ＴＯ、ＩＯの中の一つが使用される。
【００４５】
前述した第２実施例による薄膜トランジスタの製造方法によると、スペーサを用いてセルフアライン状でＬＤＤ構造を有するソース／ドレーン領域を形成させることによりＬＤＤ構造のための別途のマスク工程が要求されない。
【００４６】
ソース／ドレーン電極８２−１，８２−２と高濃度ソース／ドレーン領域７９−１，７９−２とがコンタクトホールなしで（ｎｏｎ−ｃｏｎｔａｃｔ ｈｏｌｅ）直接コンタクトされるため、一回のマスク工程が省略されて工程が単純化される。又、ゲート７４の上部にはゲートキャッピング層７５が形成され、ゲート７４の側壁にはスペーサ７７が形成されるため、ソース／ドレーン電極８２−１，８２−２とゲート７４との充分な絶縁が確保できる。
【００４７】
低濃度ソース／ドレーン領域７６−１，７６−２を形成するためのイオン注入工程時、ゲートの上部に形成されたゲートキャッピング層７５がイオン注入バリヤとして作用してゲートへのイオン注入を防止する。
【００４８】
又、シリサイド膜７８−１，７８−２がソース／ドレーン電極８２−１，８２−２とソース／ドレーン領域７９−１，７９−２との間に形成されているため、コンタクト抵抗を減少させ得る。しかも、シリサイド膜がソース／ドレーン電極を形成するためのエッチング時エッチングバリヤとして作用してエッチング選択比を向上させ得るだけではなく、高濃度ソース／ドレーン領域のためのイオン注入時イオン注入バリヤとして作用して半導体層の損傷が最小化できる。
【００４９】
前述したようなスペーサを用いて薄膜トランジスタを製造する方法は図３Ｂでゲート７４を形成した後、低濃度ソース／ドレーン領域を形成する工程を省略し、図３Ｃのスペーサを形成する工程を進行すると、半導体層７２の中のスペーサ７７の下部の不純物がドーピングされない部分７６−１，７６−２はオフセット領域として作用してオフセット構造を有する薄膜トランジスタが製造できる。
【００５０】
従って、薄膜トランジスタはオフセット構造又はＬＤＤ構造を有するため、オフ電流を減少させることによりオン／オフ電流比を向上させて素子の特性を向上させ得る。
【００５１】
前述したような本発明の第１及び第２実施例による２層構造のソース／ドレーン電極を有するトランジスタを能動型平板表示素子に適用すると、ソース／ドレーン電極の比抵抗を減少させることと同時に画素電極の透過度を向上させ得る。又、ソース／ドレーン電極と画素電極とを一つのマスクとして形成させることにより従来の各々のマスクを使用してソース／ドレーン電極を形成した後、コンタクトホールを通じて電気的に連結する方法よりマスク数を２枚減少させ得るという利点がある。
【００５２】
図４Ａ乃至図４Ｇは本発明の一実施例による能動型平板表示素子の製造方法を説明するための工程断面図であって、薄膜トランジスタとキャパシタそして画素電極部分の断面構造を示したものである。
【００５３】
図４Ａ及び図４Ｂは絶縁基板上に半導体層及びゲート電極を形成する工程を示したものであって、透明な絶縁基板１０５上にバッファ層２０２として酸化膜を形成した後、さらにポリシリコン膜を形成する。次いで、図面上には示されないが、半導体層形成用マスクを用いてポリシリコン膜をエッチングして半導体層２１０を形成する。
【００５４】
次いで、半導体層２１０を含んだバッファ層２０２上にゲート絶縁膜２１５を形成し、さらにゲート電極物質と窒化膜又は酸化膜より成ったゲートキャッピング物質を順次形成する。図面上には示されないが、ゲート形成用マスクを用いてゲート電極物質とゲートキャッピング物質とをエッチングして半導体層２１０の上部のゲート絶縁膜２１５上にゲートキャッピング層２２５を含んだゲート２２０を形成することと同時にキャパシタの下部電極１６０と誘電膜１６５とを形成する。
【００５５】
次に、薄膜トランジスタの低濃度ソース／ドレーン領域を形成するための工程を遂行し、半導体層２１０へｎ型又はｐ型の低濃度不純物をイオン注入してゲート２２０の両側の半導体層２１０に低濃度ソース／ドレーン領域２１４−１，２１４−２を形成する。
【００５６】
次いで、スペーサを形成するための工程を遂行し、ゲート２２０が形成された絶縁膜２１５上に窒化膜又は酸化膜のようなスペーサ用絶縁膜を蒸着した後、エッチバックしてゲート２２０の側壁及びキャパシタの下部電極１６０の側壁にスペーサ２３０を形成する。この際、スペーサ２３０を形成するための絶縁膜のエッチング時その下部のゲート絶縁膜２１５もエッチングされて低濃度ソース／ドレーン領域２１４−１，２１４−２が形成された半導体層２１０が露出される。
【００５７】
図４Ｃを参照すると、基板の全面にニッケル又はクロムのような金属膜を蒸着した後、５００℃以下の低温で熱処理すると、金属膜と半導体層２１０とのシリコンが反応してニッケルシリサイド膜又はクロムシリサイド膜のようなシリサイド膜２４０を露出された半導体層２１０上に形成する。
【００５８】
反応せず残っている金属膜を除去した後、シリサイド膜２４０の下部の半導体層２１０へ低濃度ソース／ドレーン領域２１４−１，２１４−２と同一な導電型を有する高濃度不純物をイオン注入して高濃度ソース／ドレーン領域２１６−１，２１６−２を形成する。
【００５９】
これで、低濃度不純物領域２１４−１，２１４−２と高濃度不純物領域２１６−１，２１６−２とのＬＤＤ構造を有するソース／ドレーン領域が形成される。この際、半導体層２１０の中のゲート２２０の下部の不純物がドーピングされない部分２１２は薄膜トランジスタ２００のチャネル領域として作用する。
【００６０】
前述したように、ゲート２２０を形成した後、低濃度ソース／ドレーン領域を形成する工程を省略した後、スペーサ２３０を形成し、高濃度ソース／ドレーン領域２１６−１，２１６−２を形成すると、半導体層２１０の中のスペーサ２３０の下部の不純物がドーピングされない部分はオフセット領域として作用し、オフセット構造を有するソース／ドレーン領域を形成することもできる。
【００６１】
高濃度ソース／ドレーン領域２１６−１，２１６−２を形成した後、基板の全面にかけて画素電極のための透明導電膜３１０ａとソース／ドレーン電極のための金属膜２５０ａとを順次形成する。
【００６２】
図４Ｄを参照すると、図面上には示されないが、ソース／ドレーン電極用マスクを使用して透明導電膜３１０ａと金属膜２５０ａとをパターニングして高濃度ソース／ドレーン領域２１６−１，２１６−２と直接コンタクトされるソース／ドレーン電極２５０，２５５を形成する。
【００６３】
従って、透明導電膜３１０ａと金属膜２５０ａとの２層構造より成ったソース／ドレーン電極２５０，２５５が形成される。この際、金属膜２５０ａとしては透明導電膜３１０ａよりは比抵抗が低い金属膜であって、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、Ｔｉ等を使用し、透明導電膜（３１０ａ）としてＩＴＯ、ＩＺＯ、ＩＯ、ＴＯ等を使用される。
【００６４】
この際、ソース／ドレーン電極２５０，２５５を形成する工程を遂行する時、キャパシタ１５０と上部電極１７０も形成される。上部電極１７０は透明導電膜３１０ａと金属膜２５０ａとの２層構造で形成されて下部電極１６０上に形成される。そして、画素領域１４０上には透明導電膜３１０ａと金属膜２５０ａとがそのまま存在する。
【００６５】
図４Ｅは保護膜を形成するための工程を示したものであって、基板の全面にかけて酸化膜、窒化膜等のような無機物質又はアクリル又はポリイミド（ＰＩ）のような有機物質を蒸着して保護膜２６０を形成する。
【００６６】
図４Ｆを参照すると、前述したように保護膜２６０を形成した後、画素領域１４０上の保護膜２６０をエッチングして開口部２６６を形成する。この際、透明導電膜３１０ａの中の開口部２６６の形成により露出された部分は画素電極２６５として作用する。
【００６７】
即ち、保護膜２６０を形成した後、図面上には示されないが、開口部形成用マスクを使用して画素領域１４０の金属膜２５０ａが露出されるように保護膜２６０をエッチングし、次いで露出された金属膜２５０ａをエッチングして透明導電膜３１０ａを露出させる開口部２６６を形成する。これで、透明導電膜３１０ａより成った画素電極２６５が開口部２６６を通じて露出される。
【００６８】
前述したような本発明の能動型平板表示素子の製造方法は第２実施例による薄膜トランジスタの製造方法を用いたことであるが、第１実施例による薄膜トランジスタの製造方法又は他の形態の薄膜トランジスタの製造方法を用いて製造することもできる。
【００６９】
本発明の一実施例による能動型平板表示素子の製造方法において、保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）でアクリル又はポリイミドのような有機膜を使用する場合には、図４Ｆに示されたように保護膜２６０をエッチングして開口部２６６を形成した後、リフロー工程を遂行して図４Ｇのように金属膜２５０ａを完全に覆う。こうした製造方法を有機ＥＬ素子の製造方法に適用すると、後続工程で有機薄膜を形成する時、有機薄膜層が画素電極２６５として作用する透明導電膜３１０ａにのみコンタクトされるため、素子の信頼性を向上させ得る。
【００７０】
図５Ａ乃至図５Ｃは本発明の他の実施例による能動型平板表示素子の製造方法を説明するための工程断面図を示したものである。他の実施例による能動型平板表示素子の製造方法はリフロー工程の代わりにハーフトーンマスクを用いて平坦化膜が透明導電膜を完全に覆うように開口部を形成する方法である。
【００７１】
即ち、図５Ａを参照すると、図４Ｃに示されたように画素電極のための透明導電膜３１０ａとソース／ドレーン電極のための金属膜２５０ａとを順次蒸着した後、さらに感光膜６００を塗布する。通常的なハーフトーン（ｈａｌｆ−ｔｏｎｅ）マスク（図面上に示されず）を用いて感光膜６００をパターニングして薄膜トランジスタ部分の金属膜２５０ａは露出させて画素領域１４０の中の開口部が形成される部分には相対的にその厚さが薄い感光膜パターンを形成する。この際、開口部が形成される部分に残っている感光膜の厚さは後続工程でその下部の金属膜２５０ａのエッチング工程に依存する。
【００７２】
次いで、図５Ｂのようにハーフトーンマスクによりパターニングされた感光膜パターン６００をマスクとして用いて露出された金属膜２５０ａをエッチングしてソース／ドレーン電極２５０，２５５を形成させることと同時に開口部が形成される部分の金属膜２５０ａを除去させる。従って、画素領域１４０の中の開口部が形成される部分の透明導電膜３１０ａが露出される。
【００７３】
次に、図５Ｃに示されたように、残っている感光膜を除去した後、通常的に開口部２６６を含んだ平坦化膜２６０を形成すると、本発明のハーフトーンマスクを用いた能動型平板表示素子が得られる。この際、開口部２６６は金属膜２５０ａを完全にくるむように形成されて有機ＥＬ表示素子の場合後続に有機薄膜層が透明導電膜３１０ａ上にのみ形成されるようにする。
【００７４】
【発明の効果】
以上で説明したように本発明の薄膜トランジスタの製造方法によると、ソース／ドレーン電極を追加のマスク工程なしで２層構造に形成できる。本発明の２層構造の薄膜トランジスタを用いた能動型平板表示素子の製造方法によると、４枚のマスクを使用するため、工程を単純化し、製品の収率を向上させ得る効果がある。
【００７５】
又、ゲート電極の上部面にゲート電極を保護するゲート保護層が形成されるため、低濃度ソース／ドレーン電極を形成するためのイオン注入工程時ゲート電極が損傷されることが防止できる効果がある。
【００７６】
しかも、ソース／ドレーン電極とソース／ドレーン領域との間にシリサイド膜を形成して接触抵抗を減少させて信頼性を向上させ、ソース／ドレーン電極と半導体層とをコンタクトホールなしで直接コンタクトさせることにより工程が単純化できる。
【００７７】
又、ゲートの側壁にスペーサを形成したり、又はゲートを覆うように陽極酸化膜を形成してセルフアライン方式にオフセット構造又はＬＤＤ構造を形成させることにより、工程が単純化できる。
【００７８】
前述したように、本発明の望ましい実施例を参照して説明したが、当該技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させ得ることを理解できることである。
【図面の簡単な説明】
【図１】 従来の能動型平板表示素子の断面構造図である。
【図２Ａ】 本発明の第１実施例による薄膜トランジスタの製造方法を説明するための工程断面図であって、最初の工程を説明するための図である。
【図２Ｂ】 図２Ａの次の工程を説明するための図である。
【図２Ｃ】 図２Ｂの次の工程を説明するための図である。
【図２Ｄ】 図２Ｃの次の工程を説明するための図である。
【図２Ｅ】 図２Ｄの次の工程を説明するための図である。
【図３Ａ】 本発明の第２実施例による薄膜トランジスタの製造方法を説明するための工程断面図であって、最初の工程を説明するための図である。
【図３Ｂ】 図３Ａの次の工程を説明するための図である。
【図３Ｃ】 図３Ｂの次の工程を説明するための図である。
【図３Ｄ】 図３Ｃの次の工程を説明するための図である。
【図３Ｅ】 図３Ｄの次の工程を説明するための図である。
【図３Ｆ】 図３Ｅの次の工程を説明するための図である。
【図４Ａ】本発明の一実施例による能動型平板表示素子の製造方法を説明するための工程断面図であって、最初の工程を説明するための図である。
【図４Ｂ】 図４Ａの次の工程を説明するための図である。
【図４Ｃ】 図４Ｂの次の工程を説明するための図である。
【図４Ｄ】 図４Ｃの次の工程を説明するための図である。
【図４Ｅ】 図４Ｄの次の工程を説明するための図である。
【図４Ｆ】 図４Ｅの次の工程を説明するための図である。
【図４Ｇ】 図４Ｆの次の工程を説明するための図である。
【図５Ａ】本発明の他の実施例による能動型平板表示素子の製造方法を説明するための工程断面図でであって、最初の工程を説明するための図である。
【図５Ｂ】 図５Ａの次の工程を説明するための図である。
【図５Ｃ】 図５Ｂの次の工程を説明するための図である。
【符号の説明】
３０ 絶縁基板
３１ バッファ層
３２ 半導体層
３３ ゲート絶縁膜
３４ ゲート
３６ 層間絶縁膜
３５−１，３５−２ 高濃度ソース／ドレーン領域
３７−１，３７−２ コンタクトホール
３８ 透明導電膜
３９ ソース／ドレーン電極用金属物質
４０−１，４０−２ ソース／ドレーン電極
Claims (18)
- 絶縁基板上に半導体層を形成する段階と、
前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、
前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、
前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階と、
基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜をエッチングして前記高濃度ソース／ドレーン領域を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを含んだ前記層間絶縁膜上に透明導電膜と金属膜とを順次形成する段階と、
前記金属膜と透明導電膜とをエッチングして、前記コンタクトホ−ルを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成する段階と、
基板の全面に保護膜を形成する段階と、
画素領域の前記保護膜と金属膜とをエッチングして開口部を通じて透明導電膜を露出させて画素電極を形成する段階と、
前記開口部内の前記金属膜が保護膜により覆われるようにリフロー工程を遂行する段階とを含むことを特徴とする能動型平板表示素子の製造方法。 - 前記金属膜は前記透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、前記透明導電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使用されることを特徴とする請求項１に記載の能動型平板表示素子の製造方法。
- 前記ゲートを形成する段階と前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階との間にさらに、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階を備え、前記スペーサの下部の不純物がドーピングされない半導体層はオフセット領域として作用して、オフセット構造となることを特徴とする請求項１に記載の能動型平板表示素子の製造方法。
- 前記ゲートを形成する段階と前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階との間にさらに、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階を備え、前記ゲートを形成する段階とスペーサを形成する段階との間に、前記スペーサの下部の半導体層へ前記高濃度ソース／ドレーン領域と同一導電型の低濃度不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階をさらに含み、ＬＤＤ構造を形成することを特徴とする請求項１に記載の能動型平板表示素子の製造方法。
- 開口部を備えた能動型平板表示素子の製造方法において、
絶縁基板上に半導体層を形成する段階と、
前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、
前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、
前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階と、
基板の全面に層間絶縁膜を形成する段階と、
前記層間絶縁膜をエッチングして前記高濃度ソース／ドレーン領域を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを含んだ前記層間絶縁膜上に透明導電膜と金属膜とを順次形成する段階と、
基板の全面にかけて一定厚さの感光膜を塗布する段階と、
ハーフトーンマスクを用いて前記金属膜の中の前記ゲートの上部の部分は露出させ、開口部では一定厚さの中の一部分のみ残るように前記感光膜をパターニングする段階と、
前記パターニングされた感光膜をマスクとして、露出された金属膜とその下部の透明導電膜をエッチングして前記コンタクトホ−ルを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成し、前記開口部の金属膜をエッチングして透明導電膜を露出させる段階と、
前記開口部を通じて透明導電膜を露出させて画素電極を形成するように保護膜を形成する段階とを含むことを特徴とする能動型平板表示素子の製造方法。 - 前記金属膜は前記透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、前記透明導電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使用されることを特徴とする請求項５に記載の能動型平板表示素子の製造方法。
- 前記ゲートを形成する段階と前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階との間にさらに、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階を備え、前記スペーサの下部の不純物がドーピングされない半導体層はオフセット領域として作用して、オフセット構造となることを特徴とする請求項５に記載の能動型平板表示素子の製造方法。
- 前記ゲートを形成する段階と前記半導体層へ高濃度不純物をイオン注入してゲートの両側の半導体層に高濃度ソース／ドレーン領域を形成する段階との間にさらに、前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階を備え、前記ゲートを形成する段階とスペーサを形成する段階との間に、前記スペーサの下部の半導体層へ前記高濃度ソース／ドレーン領域と同一導電型の低濃度不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階をさらに含み、ＬＤＤ構造を形成することを特徴とする請求項５に記載の能動型平板表示素子の製造方法。
- 絶縁基板上に半導体層を形成する段階と、
前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、
前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、
前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階と、
前記露出された半導体層へ高濃度不純物をイオン注入して高濃度ソース／ドレーン領域を形成する段階と、
前記基板の全面に透明導電膜と金属膜とを順次形成する段階と、
前記金属膜と透明導電膜とをエッチングして前記高濃度ソース／ドレーン領域と直接コンタクトされる２層構造のソース／ドレーン電極を形成する段階と、基板全面に保護膜を形成する段階と、
画素領域の前記保護膜と金属膜とをエッチングして開口部を通じて透明導電膜を露出させて画素電極を形成する段階と、
前記開口部内の前記金属膜が保護膜により覆われるようにリフロー工程を遂行する段階とを含むことを特徴とする能動型平板表示素子の製造方法。 - 前記金属膜は前記透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、前記透明導電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使用されることを特徴とする請求項９に記載の能動型平板表示素子の製造方法。
- 前記スペーサの下部の不純物がドーピングされない半導体層はオフセット領域として作用して、オフセット構造となること特徴とする請求項９に記載の能動型平板表示素子の製造方法。
- 前記ゲートを形成する段階とスペーサを形成する段階との間に、前記スペーサの下部の半導体層へ前記高濃度ソース／ドレーン領域と同一導電型の低濃度不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階をさらに含み、ＬＤＤ構造を形成することを特徴とする請求項９に記載の能動型平板表示素子の製造方法。
- 開口部を備えた能動型平板表示素子の製造方法において、
絶縁基板上に半導体層を形成する段階と、
前記半導体層を含んだ基板上にゲート絶縁膜を形成する段階と、
前記半導体層の上部の前記ゲート絶縁膜上にゲートを形成する段階と、
前記ゲートの側壁にスペーサを形成することと同時に前記スペーサの両側の半導体層を露出させる段階と、
前記露出された半導体層へ高濃度不純物をイオン注入して高濃度ソース／ドレーン領域を形成する段階と、
前記基板の全面に透明導電膜と金属膜とを順次形成する段階と、
基板の全面にかけて一定厚さの感光膜を塗布する段階と、
ハーフトーンマスクを用いて前記金属膜の中の前記ゲートの上部の部分は露出させ、開口部では一定厚さの中の一部分のみ残るように前記感光膜をパターニングする段階と、
前記パターニングされた感光膜をマスクとして、露出された金属膜とその下部の透明導電膜とをエッチングして前記コンタクトホールを通じて前記高濃度ソース／ドレーン領域とコンタクトされる２層構造のソース／ドレーン電極を形成し、前記開口部の金属膜をエッチングして透明導電膜を露出させる段階と、
前記開口部を通じて透明導電膜を露出させて画素電極を形成するように保護膜を形成する段階とを含むことを特徴とする能動型平板表示素子の製造方法。 - 前記金属膜は前記透明導電膜より比抵抗が低い物質として、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ合金、Ｃｒ、又はＴｉの中の一つが使用され、前記透明導電膜としてＩＴＯ、ＩＺＯ、ＴＯ、又はＩＯの中の一つが使用されることを特徴とする請求項１３に記載の能動型平板表示素子の製造方法。
- 前記スペーサの下部の不純物がドーピングされない半導体層はオフセット領域として作用して、オフセット構造となることを特徴とする請求項１３に記載の能動型平板表示素子の製造方法。
- 前記ゲートを形成する段階とスペーサを形成する段階との間に、前記スペーサの下部の半導体層へ前記高濃度ソース／ドレーン領域と同一導電型の低濃度不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階をさらに含み、ＬＤＤ構造を形成することを特徴とする請求項１３に記載の能動型平板表示素子の製造方法。
- 絶縁基板上に形成された半導体層と、
前記半導体層の両側が露出されるように前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲートと、
前記ゲート絶縁膜上の前記ゲート側壁に形成されたスペーサと、
前記露出された半導体層に形成された高濃度ソース／ドレーン領域と、
前記基板上に前記高濃度ソース／ドレーン領域と直接コンタクトされるように形成された透明導電膜と、前記透明導電膜上に形成された金属膜との２層構造より成ったソース／ドレーン電極と、
基板の全面にかけて形成された保護膜と、
画素領域の前記保護膜と金属膜に形成された開口部と、
前記開口部を通じて露出された前記透明導電膜からなる画素電極とを備えることを特徴とする能動型平板表示素子。 - 絶縁基板上に形成された半導体層と、
前記半導体層を含んだ前記基板上に形成されたゲート絶縁膜と、
前記半導体層の上部のゲート絶縁膜上に形成されたゲートと、
前記ゲートの両側の半導体層に形成されたソース／ドレーン領域と、
基板の全面に形成された前記ソース／ドレーン領域を露出させるコンタクトホールを備えた層間絶縁膜と、
前記層間絶縁膜上に形成されて前記ソース／ドレーン領域と前記コンタクトホールを通じてコンタクトされた透明導電膜と、前記透明導電膜上に形成された金属膜との２層構造より成ったソース／ドレーン電極と、
基板の全面にかけて形成された保護膜と、
画素領域の前記保護膜と金属膜に形成された開口部と、
前記開口部を通じて露出された前記透明導電膜からなる画素電極とを備えることを特徴とする能動型平板表示素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0010840A KR100496420B1 (ko) | 2001-03-02 | 2001-03-02 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| KR2001-010840 | 2001-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359375A JP2002359375A (ja) | 2002-12-13 |
| JP3958606B2 true JP3958606B2 (ja) | 2007-08-15 |
Family
ID=19706409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054843A Expired - Lifetime JP3958606B2 (ja) | 2001-03-02 | 2002-02-28 | 能動型平板表示素子とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6692997B2 (ja) |
| JP (1) | JP3958606B2 (ja) |
| KR (1) | KR100496420B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812493B2 (en) * | 2000-04-04 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Thin-film semiconductor element and method of producing same |
| TW554639B (en) * | 2002-10-04 | 2003-09-21 | Au Optronics Corp | Method for fabricating an OLED device and the solid passivation |
| AU2003302834A1 (en) | 2002-12-09 | 2004-06-30 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| KR100686333B1 (ko) * | 2003-07-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법 |
| CN100371813C (zh) | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| KR100900404B1 (ko) * | 2003-12-22 | 2009-06-02 | 엘지디스플레이 주식회사 | 액정표시소자의 제조 방법 |
| JP2005303262A (ja) * | 2004-03-18 | 2005-10-27 | Sharp Corp | アクティブマトリクス基板、その製造装置、及び表示デバイス |
| KR100600878B1 (ko) * | 2004-06-29 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조방법 |
| US8901268B2 (en) * | 2004-08-03 | 2014-12-02 | Ahila Krishnamoorthy | Compositions, layers and films for optoelectronic devices, methods of production and uses thereof |
| US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| US7041540B1 (en) * | 2005-02-01 | 2006-05-09 | Chunghwa Picture Tubes, Ltd. | Thin film transistor and method for fabricating the same |
| US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| JP4728170B2 (ja) * | 2006-05-26 | 2011-07-20 | 三菱電機株式会社 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
| CN100426490C (zh) * | 2006-07-25 | 2008-10-15 | 友达光电股份有限公司 | 有源元件基板的形成方法 |
| JP5128091B2 (ja) * | 2006-08-04 | 2013-01-23 | 三菱電機株式会社 | 表示装置及びその製造方法 |
| TWI352235B (en) * | 2007-09-05 | 2011-11-11 | Au Optronics Corp | Method for manufacturing pixel structure |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
| US7790483B2 (en) * | 2008-06-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof |
| US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| KR101692954B1 (ko) | 2010-05-17 | 2017-01-05 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
| CN102651343B (zh) * | 2012-03-16 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| KR102054000B1 (ko) | 2013-09-11 | 2019-12-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 |
| CN104617040A (zh) | 2015-02-05 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、显示基板及显示装置 |
| EP3194502A4 (en) | 2015-04-13 | 2018-05-16 | Honeywell International Inc. | Polysiloxane formulations and coatings for optoelectronic applications |
| CN105742297B (zh) * | 2016-04-13 | 2019-09-24 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN106206612A (zh) | 2016-08-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及显示面板、显示装置 |
| CN110993656A (zh) * | 2019-11-27 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板制备方法及显示面板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH07131030A (ja) * | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| CN100472752C (zh) * | 1993-12-02 | 2009-03-25 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP3463362B2 (ja) * | 1993-12-28 | 2003-11-05 | カシオ計算機株式会社 | 電界発光素子の製造方法および電界発光素子 |
| KR100192447B1 (ko) * | 1996-05-15 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR100272537B1 (ko) * | 1997-10-09 | 2000-11-15 | 구본준 | 횡전계방식액정표시소자구조및제조방법 |
| JP2000101091A (ja) * | 1998-09-28 | 2000-04-07 | Sharp Corp | 薄膜トランジスタ |
| US6395586B1 (en) * | 1999-02-03 | 2002-05-28 | Industrial Technology Research Institute | Method for fabricating high aperture ratio TFT's and devices formed |
| JP3763381B2 (ja) * | 1999-03-10 | 2006-04-05 | シャープ株式会社 | 液晶表示装置の製造方法 |
| US6503772B1 (en) * | 1999-03-26 | 2003-01-07 | Fuji Xerox Co., Ltd. | Method of manufacturing a thin film transistor-integrated color filter |
| KR100290015B1 (ko) * | 1999-05-13 | 2001-05-15 | 구본준, 론 위라하디락사 | 박막트랜지스터형 광 감지센서와 그 제조방법 |
| JP2001196594A (ja) * | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
| JP2001272929A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 平面表示装置用アレイ基板の製造方法 |
| KR20000072230A (ko) * | 2000-08-19 | 2000-12-05 | 장진 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
-
2001
- 2001-03-02 KR KR10-2001-0010840A patent/KR100496420B1/ko active IP Right Grant
-
2002
- 2002-02-20 US US10/077,771 patent/US6692997B2/en not_active Expired - Lifetime
- 2002-02-28 JP JP2002054843A patent/JP3958606B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-17 US US10/736,703 patent/US7176493B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020125477A1 (en) | 2002-09-12 |
| US7176493B2 (en) | 2007-02-13 |
| US6692997B2 (en) | 2004-02-17 |
| US20040124417A1 (en) | 2004-07-01 |
| KR100496420B1 (ko) | 2005-06-17 |
| JP2002359375A (ja) | 2002-12-13 |
| KR20020071059A (ko) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3958606B2 (ja) | 能動型平板表示素子とその製造方法 | |
| JP3958605B2 (ja) | 薄膜トランジスタを利用したアクティブマトリックス型表示装置及びその製造方法 | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| KR101128333B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| US7285459B2 (en) | Flat panel display with high capacitance and method of manufacturing the same | |
| KR101246789B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| JP2002134756A (ja) | 半導体装置およびその製造方法 | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| US6805602B2 (en) | Method of manufacturing flat panel display device | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| US8735890B2 (en) | Display substrate and method of manufacturing the display substrate | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| CN113889489A (zh) | 阵列基板及其制备方法、显示装置 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JP4537610B2 (ja) | 液晶表示装置及びその製造方法 | |
| CN114284151A (zh) | 阵列基板及其制备方法 | |
| JPH04233512A (ja) | アクティブマトリクス基板の製造方法 | |
| KR20110010536A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3958606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |