CN113745341A - 薄膜晶体管及其制备方法、阵列基板和显示面板 - Google Patents
薄膜晶体管及其制备方法、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN113745341A CN113745341A CN202110875866.7A CN202110875866A CN113745341A CN 113745341 A CN113745341 A CN 113745341A CN 202110875866 A CN202110875866 A CN 202110875866A CN 113745341 A CN113745341 A CN 113745341A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- metal
- barrier
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 152
- 229910052751 metal Inorganic materials 0.000 claims abstract description 152
- 230000004888 barrier function Effects 0.000 claims abstract description 136
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 20
- 239000000956 alloy Substances 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000013077 target material Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229940072673 ismo Drugs 0.000 description 1
- YWXYYJSYQOXTPL-SLPGGIOYSA-N isosorbide mononitrate Chemical compound [O-][N+](=O)O[C@@H]1CO[C@@H]2[C@@H](O)CO[C@@H]21 YWXYYJSYQOXTPL-SLPGGIOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000011573 trace mineral Substances 0.000 description 1
- 235000013619 trace mineral Nutrition 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种薄膜晶体管及其制备方法、阵列基板和显示面板，薄膜晶体管包括衬底、第一金属层、第二金属层以及设置在所述第一金属层与第二金属层之间的半导体层，所述第一金属层形成栅极，所述第二金属层形成有源极和漏极，所述薄膜晶体管还包括第一阻挡层，所述第一阻挡层设置在所述衬底和所述第一金属层之间，或者设置在所述半导体层和所述第二金属层之间，所述第一阻挡层的材料为MoAlTi合金。第一阻挡层提高了栅极、或者源极和漏极的附着力，且在后续湿法蚀刻的步骤中MoAlTi合金易被蚀刻，减少了残留物，提高了薄膜晶体管的性能。
Description
技术领域
本发明涉及显示设备技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
背景技术
薄膜晶体管是目前液晶显示面板中的主要驱动元件，薄膜晶体管的性能直接关系液晶显示面板的显示性能。薄膜晶体管的栅极、源极和漏极均为金属材料形成的金属层，而现有薄膜晶体管的金属层附着力较低，且金属层中的金属离子易扩散，特别是在薄膜晶体管后续的高温加热工艺中，金属离子的活性增加，可以扩散至半导体层，严重影响了薄膜晶体管的性能。
发明内容
本发明的主要目的是提供一种薄膜晶体管及其制备方法、阵列基板和显示面板，旨在解决现有的薄膜晶体管的金属层附着力较低且易发生金属扩散的技术问题。
为实现上述目的，本发明提供的薄膜晶体管，包括衬底、第一金属层、第二金属层以及设置在所述第一金属层与第二金属层之间的半导体层，所述第一金属层形成栅极，所述第二金属层形成有源极和漏极，所述薄膜晶体管还包括第一阻挡层，所述第一阻挡层设置在所述衬底和所述第一金属层之间，或者设置在所述半导体层和所述第二金属层之间，所述第一阻挡层的材料均为MoAlTi合金。
优选地，所述第一阻挡层设置在所述衬底和所述第一金属层之间，所述薄膜晶体管还包括第二阻挡层，所述衬底、第一阻挡层和所述栅极依次层叠设置，所述半导体层、第二阻挡层和所述第二金属层依次层叠设置。
优选地，第二阻挡层的材料为MoAlTi合金。
优选地，在所述MoAlTi合金中，Al的质量分数为10％～30％，Ti的质量分数为4％～24％，余量为Mo。
优选地，所述第一阻挡层和所述第二阻挡层的厚度分别为
所述第一金属层和所述第二金属层的厚度分别为
其次，本发明还提供了一种阵列基板，包括基板以及多个如上所述的薄膜晶体管，多个所述薄膜晶体管阵列排布在所述基板上。
另外，本发明还提供了一种显示面板，所述显示面板包括彩膜基板以及如上所述的阵列基板，所述彩膜基板和所述阵列基板相对设置且通过框胶连接。
再者，本发明还提供了一种薄膜晶体管的制备方法，包括以下步骤：
在衬底上依次沉积第一阻挡层和第一金属层，以形成栅极；
在所述第一金属层上沉积半导体层；
在所述半导体层上依次沉积第二阻挡层和第二金属层，以分别形成源极和漏极；
其中，所述第一阻挡层和所述第二阻挡层的材料均为MoAlTi合金。
优选地，所述在衬底上依次沉积第一阻挡层和第一金属层，以形成栅极的步骤包括：
在所述衬底上溅射MoAlTi，得到第一阻挡膜；
在所述第一阻挡膜上溅射金属铜，得到第一金属膜；
在所述第一金属膜上涂覆光刻胶，采用所述栅极对应的掩膜板进行曝光，然后对曝光部分进行显影；
采用湿法刻蚀将所述第一阻挡膜和所述第一金属膜未曝光部分进行蚀刻，得到所述第一阻挡层和所述第一金属层；
将所述第一金属层上剩余的光刻胶剥离，以使所述栅极裸露。
优选地，所述在所述半导体层上依次沉积第二阻挡层和第二金属层，以分别形成源极和漏极的步骤包括：
在所述半导体层上溅射MoAlTi，得到第二阻挡膜；
在所述第二阻挡膜上溅射金属铜，得到第二金属膜；
在所述第二金属膜上涂覆光刻胶，采用所述源极和所述漏极对应的掩膜板进行曝光，然后对曝光部分进行显影；
采用湿法刻蚀将所述第二阻挡膜和所述第二金属膜未曝光部分进行蚀刻，得到所述第二阻挡层和所述第二金属层；
将所述第二金属层上剩余的光刻胶剥离，以使所述源极和所述漏极裸露。
在本发明中，薄膜晶体管包括衬底、第一阻挡层、第一金属层、半导体层和第二金属层，第一金属层形成栅极，第二金属层形成源极和漏极，衬底与第一金属层被第一阻挡层分隔开，或者半导体层与第二金属层被第一阻挡层分隔开，第一阻挡层采用MoAlTi合金。若第一阻挡层设置在衬底和第一金属层之间，第一阻挡层具有隔离作用且提高了栅极的附着力；若第一阻挡层设置在半导体层和第二金属层之间，则提高了源极和漏极的附着力，且阻止了源极和漏极的金属扩散至半导体层。而且无论第一阻挡层设置在衬底和第一金属层之间，还是设置在半导体层和第二金属层之间，在后续湿法蚀刻的步骤中MoAlTi合金易被蚀刻，减少了残留物，提高了薄膜晶体管的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明一实施例的薄膜晶体管的示意图；
图2为本发明一实施例的薄膜晶体管制备方法的流程图；
图3为本发明另一实施例的薄膜晶体管制备方法的流程图；
图4为本发明又一实施例的薄膜晶体管制备方法的流程图；
图5为本发明一实施例的薄膜晶体管的电子扫描显微镜拍摄图片；
图6为对比例1的薄膜晶体管的电子扫描显微镜拍摄图片；
图7为对比例2的薄膜晶体管的电子扫描显微镜拍摄图片；
图8为本发明一实施例的阵列基板的示意图；
图9为本发明一实施例的显示面板的示意图。
实施例附图标号说明：
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种如图1所示，薄膜晶体管包括衬底10、第一金属层30、第二金属层70以及设置在第一金属层30与第二金属层70之间的半导体层50，第一金属层30形成栅极，第二金属层70形成有源极71和漏极72，薄膜晶体管还包括第一阻挡层20，第一阻挡层20设置在衬底10和第一金属层30之间，或者设置在半导体层50和第二金属层70之间，第一阻挡层20的材料均为MoAlTi合金。
上述薄膜晶体管为底栅结构，目前的液晶显示器广泛采用底栅结构，因为液晶显示的被动发光器件，即显示器背面需要一个背光源，在底栅结构中不透光的栅极金属层能很好地把来自背光的光遮挡住，避免光线照到硅岛上产生载流子而影响薄膜晶体管的关态电流特性。衬底10可选用玻璃，第一金属层30和第二金属层70可选用铜金属形成，导电效果好。采用MoAlTi合金作为第一阻挡层20，隔离阻挡效果优良。若第一阻挡层20设置在衬底10和第一金属层30之间，第一阻挡层20具有隔离作用且提高了栅极的附着力；若第一阻挡层20设置在半导体层50和第二金属层70之间，则提高了源极71和漏极72的附着力，阻挡了源极71和漏极72中的金属扩散至半导体层50，且MoAlTi合金易被蚀刻，减少蚀刻后的残留物，提高了薄膜晶体管的性能，使得显示面板的画质更清楚。
在一优选的实施例中，第一阻挡层20设置在衬底10和第一金属层30之间，薄膜晶体管还包括第二阻挡层60，衬底10、第一阻挡层20和栅极依次层叠设置，半导体层50、第二阻挡层60和第二金属层70依次层叠设置。其中，第二阻挡层60被划分为第一阻挡区域61和第二阻挡区域62，第一阻挡区域61与源极71对应，第二阻挡区域62与漏极72对应，且第二阻挡层60的材料优选为MoAlTi合金。本实施例中的第一阻挡层20和第二阻挡层60的设置，提高了栅极、源极71和漏极72的附着力，隔离了栅极和衬底，阻挡了源极71和漏极72中的金属扩散至半导体层50，且MoAlTi合金易被蚀刻，减少了蚀刻后的残留物。
MoAlTi合金Al的质量分数为10％～30％，Ti的质量分数为4％～24％，余量为Mo，还可含有少量不可避免的杂质，采用上述含量的MoAlTi合金，后续进行湿法蚀刻的过程中，便于蚀刻，不会有金属残留，无断线及暗点异常等不良状况，进一步提高了薄膜晶体管的性能。
第一阻挡层20和第二阻挡层60的厚度分别为
第一金属层30和第二金属层70的厚度分别为
其中，
第一阻挡层20和第二阻挡层60的厚度适中，既不会影响薄膜晶体管的正常性能，又能起到阻挡隔离的效果，且便于蚀刻。采用上述厚度的第一阻挡层20、第二阻挡层60、第一金属层30和第二金属层70，使得薄膜晶体管整体较薄，节约显示面板的空间。
表1和表2均为金属层和阻挡层的蚀刻数据，表1中的金属层为Cu，厚度为
阻挡层分别选用了Mo、MoAl25Ti5、MoAl20Ti10和MoNiTi，表1中的阻挡层的厚度为
表2中的阻挡层的厚度为
需要说明书的是此处的金属层可以为第一金属层或第二金属层，此处的阻挡层可以为第一阻挡层或第二阻挡层。需要说明的是，纵向蚀刻和横向蚀刻是分别沿垂直方向和水平方向进行蚀刻，若蚀刻倒角若为负数，则表示存在蚀刻倒角，若蚀刻倒角为正数，则表示不存在蚀刻倒角。从表1和表2中可以看出，采用不同材料作为阻挡层，蚀刻时间不会相差很大，而若采用Mo和MoNiTi作为阻挡层，蚀刻倒角(Tail Undercut)的数据为负数，即会出现蚀刻倒角，而采用MoAlTi作为阻挡层，蚀刻倒角的数据为正数，即不会出现蚀刻倒角，提高了薄膜晶体管的良率。而且采用MoAlTi作为阻挡层，一般不会有残留物，而若采用Mo作为阻挡层，会存在残留物。
表1金属层和阻挡层的蚀刻数据
表2金属层和阻挡层的蚀刻数据
薄膜晶体管还包括栅极绝缘层40，栅极绝缘层40设置在第一金属层30与半导体层50之间。栅极绝缘层40用于将栅极和半导体层50隔绝，以防止栅极和半导体层50连通而发生短路，栅极绝缘层40可采用聚酰亚胺通过化学气相沉积的方法制备得到。在另一实施例中，还可以在第一金属层30背离第一阻挡层20的一侧设置第三阻挡层，栅极绝缘层40可设置在第三阻挡层与半导体层50之间，防止了栅极中的金属扩散，进一步提高了薄膜晶体管的性能。
半导体层50为砷掺杂的半导体层50，半导体层50形成有与源极71对应的第一重掺杂区域51以及与漏极72对应的第二重掺杂区域52。在本征半导体中掺入某些微量元素作为杂质，可使半导体的导电性发生显著变化，掺入的杂质主要是三价或五价元素。半导体中有两种载流子，即价带中的空穴和导带中的电子，以电子导电为主的半导体称之为N型半导体，与之相对的，以空穴半导体为主的半导体称为P型半导体。在N型半导体中，参与导电的主要是带负电的电子，这些电子来自半导体中的施主。凡掺有施主杂质或施主数量多于受主的半导体都是N型半导体，例如，含有适量五价元素砷、磷、锑等的锗或硅等半导体。本实施例的半导体层50为砷掺杂的N型半导体，掺杂原料便宜易得，提高了半导体层50的导电性能，在半导体层50中形成两个间隔设置的高浓度掺杂的第一重掺杂区域51和第二重掺杂区域52，引出两个电极，分别得到源极71和漏极72。
其次，本发明还提供了一种阵列基板80，如图8所示，包括基板81以及多个如上所述的薄膜晶体管82，多个薄膜晶体管82阵列排布在基板81上。阵列基板80包括显示区域83及围绕显示区域83设置的边框区域84，多个薄膜晶体管82呈阵列状分布于显示区域83，用于驱动显示面板80的各像素结构。
另外，本发明还提供了一种显示面板90，如图9所示，显示面板90包括彩膜基板91以及如上所述的阵列基板80，彩膜基板91和阵列基板80相对设置且通过框胶92连接。上述显示面板90为液晶显示面板(liquid crystal display，LCD)具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，在平板显示领域占主导地位。彩膜基板91和阵列基板80的周边位置通过框胶92粘接形成一密封空间，密封空间中填充有液晶，即彩膜基板和薄膜晶体管之间夹设一液晶层93。由于该显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
再者，本发明还提供了一种薄膜晶体管的制备方法，如图2所示，包括以下步骤：
S10、在衬底10上依次沉积第一阻挡层20和第一金属层30，以形成栅极；
可选用玻璃作为衬底10，第一金属层30选用导电性能好的铜金属，第一阻挡层20具有隔离第一金属层30与衬底10的作用，提高了第一金属层30的附着力，且第一阻挡层20的材料为MoAlTi合金，在后续湿法蚀刻的过程中易被蚀刻，减少蚀刻残留物。
S20、在第一金属层30上沉积半导体层50；
半导体层50可采用化学气相沉积的方法制备，利用含有半导体层50的一种或几种气相化合物或单质、在第一金属层30上进行化学反应生成薄膜。可在硅半导体中掺入砷，以提高半导体层50的导电性能。
S30、在半导体层50上依次沉积第二阻挡层60和第二金属层70，以分别形成源极71和漏极72；
第二阻挡层60能够隔离半导体层50和第二金属层70，提高第二金属层70的附着力，而且能够阻止第二金属层70中的铜扩散至半导体层50，提高了薄膜晶体管的性能。同样地，第二阻挡层60的材料为MoAlTi合金，能减少蚀刻后的残留物，进一步提高薄膜晶体管的性能，使得显示面板的画质更清楚。
具体地，如图3所示，在衬底10上依次沉积第一阻挡层20和第一金属层30，以形成栅极的步骤S10具体包括：
S11、在衬底10上溅射MoAlTi，得到第一阻挡膜；
第一阻挡膜采用物理气相沉积(Physical Vapour Deposition，PVD)制备，物理气相沉积是通过在真空条件下，采用物理方法，将材料源固体或液体表面气化成气态原子，将分子或部分电离成离子，并通过低压气体(或等离子体)过程，在基体表面沉积薄膜的技术。本实施例采用MoAlTi的旋转靶材通过物理气相沉积溅度在衬底10上，旋转靶材是磁控的靶材，靶材做成圆筒型，里面装有静止不动的磁体，以慢速转动，本实施例制作旋转靶利用率可达成70％～80％，能够达到同类型Mo合金效果，大大降低阻挡层的成本。
S12、在第一阻挡膜上溅射金属铜，得到第一金属膜；
第一金属膜可采用铜的靶材通过物理气相沉积溅射至第一阻挡膜上。
S13、在第一金属膜上涂覆光刻胶，采用栅极对应的掩膜板进行曝光，然后对曝光部分进行显影；
在第一金属膜上均匀涂布一层感光光阻材料，即光刻胶，然后再进行烘烤，将栅极对应的掩膜板上的电路图图案，投影到涂布在第一金属膜表面的感光光阻，UV光透过掩膜板，照射到曝光产品的感光光阻表面，UV光可以透过掩膜板上透明的部分并照射到感光光阻上，使光阻产生反应；UV光无法透过掩膜板上黑色不透明的部分，故此部分的光阻不产生反应，从而使掩膜板上的电路图图案投影到涂布在第一金属膜表面的感光光阻上。将显影液喷淋到曝光后的产品表面，显影液会被UV光照射发生反应的感光光阻溶解掉，从产品表面去除，留下未被UV光照射的部分，保留在产品表面。
S14、采用湿法刻蚀将第一阻挡膜和第一金属膜未曝光部分进行蚀刻，得到第一阻挡层20和第一金属层30；
将蚀刻液喷淋到显影后的产品表面，蚀刻液会将第一金属膜和第一阻挡膜未被感光光阻覆盖的部分蚀刻掉，留下被感光光阻覆盖保护的部分，保留在产品表面。第一阻挡膜和第一金属膜同时被蚀刻，而且被蚀刻后剩下的图形一致，形成第一金属层30的栅极线路以及第一阻挡层20。其中，蚀刻液可选择含氟小于0.04％(质量分数)，H2O2 9％～10％(质量分数)比例的铜蚀刻液，铜蚀刻液适用于印制铜的蚀刻，蚀刻速度快，蚀刻速度可达4～5um/min，废液回收简单。在铜蚀刻液中增加氟以及H2O2可提高蚀刻效果，减少MoAlTi和铜的残留。
S15、将第一金属层30上剩余的光刻胶剥离，以使栅极裸露。
将脱模液喷淋到蚀刻后的产品表面，脱模液会将被UV光照射的感光光阻溶解掉，留下被保护的第一金属层30，从而将栅极裸露。
如图4所示，在半导体层50上依次沉积第二阻挡层60和第二金属层70，以分别形成源极71和漏极72的步骤S30具体包括：
S31、在半导体层50上溅射MoAlTi，得到第二阻挡膜；
S32、在第二阻挡膜上溅射金属铜，得到第二金属膜；
S33、在第二金属膜上涂覆光刻胶，采用源极71和漏极72对应的掩膜板进行曝光，然后对曝光部分进行显影；
S34、采用湿法刻蚀将第二阻挡膜和第二金属膜未曝光部分进行蚀刻，得到第二阻挡层60和第二金属层70；
S35、将第二金属层70上剩余的光刻胶剥离，以使源极71和漏极72裸露。
第二阻挡膜、第二金属膜的制备可参考第一阻挡膜和第一金属膜的制备方法，第二阻挡层60和第二金属层70的形成均可参考第一阻挡层20和第一金属层30的制备过程，在此不再赘述。
将上述薄膜晶体管置于扫描电子显微镜(scanning electron microscope，SEM)下观察，如图5所示，结果显示源极71和漏极72边缘平整，无蚀刻倒角，作为对比实验，将第一阻挡层20和第二阻挡层60的材料替换为Mo(对比例1)，以及将第一阻挡层20和第二阻挡层60的材料替换为MoNiTi(对比例2)，采用相同的制备方法，如图6所示的对比例1晶体薄膜管的电子扫描显微镜拍摄图片，第一阻挡层20和第二阻挡层60采用Mo，图6圆圈中源极71和漏极72的边缘不平整，出现了蚀刻倒角，采用蚀刻后产生断线及暗点异常。如图7所示的对比例2晶体薄膜管的电子扫描显微镜拍摄图片，第一阻挡层20和第二阻挡层60采用MoNiTi，图7圆圈中源极71和漏极72的边缘也不平整，出现了蚀刻倒角，蚀刻后会产生断线及暗点异常。因此MoAlTi蚀刻特性表现优良，作为金属层的阻挡层可提升薄膜晶体管的良率。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (10)
1.一种薄膜晶体管，包括衬底、第一金属层、第二金属层以及设置在所述第一金属层与第二金属层之间的半导体层，所述第一金属层形成栅极，所述第二金属层形成有源极和漏极，其特征在于，所述薄膜晶体管还包括第一阻挡层，所述第一阻挡层设置在所述衬底和所述第一金属层之间，或者设置在所述半导体层和所述第二金属层之间，所述第一阻挡层的材料为MoAlTi合金。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第一阻挡层设置在所述衬底和所述第一金属层之间，所述薄膜晶体管还包括第二阻挡层，所述衬底、第一阻挡层和所述栅极依次层叠设置，所述半导体层、第二阻挡层和所述第二金属层依次层叠设置。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述第二阻挡层的材料为MoAlTi合金。
4.如权利要求3所述的薄膜晶体管，其特征在于，在所述MoAlTi合金中，Al的质量分数为10％～30％，Ti的质量分数为4％～24％，余量为Mo。
5.如权利要求2所述的薄膜晶体管，其特征在于，所述第一阻挡层和所述第二阻挡层的厚度分别为
所述第一金属层和所述第二金属层的厚度分别为
6.一种阵列基板，其特征在于，包括基板以及多个如权利要求1～5中任一项所述的薄膜晶体管，多个所述薄膜晶体管阵列排布在所述基板上。
7.一种显示面板，其特征在于，所述显示面板包括彩膜基板以及如权利要求6所述的阵列基板，所述彩膜基板和所述阵列基板相对设置且通过框胶连接。
8.一种薄膜晶体管的制备方法，其特征在于，包括以下步骤：
在衬底上依次沉积第一阻挡层和第一金属层，以形成栅极；
在所述第一金属层上沉积半导体层；
在所述半导体层上依次沉积第二阻挡层和第二金属层，以分别形成源极和漏极；
其中，所述第一阻挡层和所述第二阻挡层的材料均为MoAlTi合金。
9.如权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述在衬底上依次沉积第一阻挡层和第一金属层，以形成栅极的步骤包括：
在所述衬底上溅射MoAlTi，得到第一阻挡膜；
在所述第一阻挡膜上溅射金属铜，得到第一金属膜；
在所述第一金属膜上涂覆光刻胶，采用所述栅极对应的掩膜板进行曝光，然后对曝光部分进行显影；
采用湿法刻蚀将所述第一阻挡膜和所述第一金属膜未曝光部分进行蚀刻，得到所述第一阻挡层和所述第一金属层；
将所述第一金属层上剩余的光刻胶剥离，以使所述栅极裸露。
10.如权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述在所述半导体层上依次沉积第二阻挡层和第二金属层，以分别形成源极和漏极的步骤包括：
在所述半导体层上溅射MoAlTi，得到第二阻挡膜；
在所述第二阻挡膜上溅射金属铜，得到第二金属膜；
在所述第二金属膜上涂覆光刻胶，采用所述源极和所述漏极对应的掩膜板进行曝光，然后对曝光部分进行显影；
采用湿法刻蚀将所述第二阻挡膜和所述第二金属膜未曝光部分进行蚀刻，得到所述第二阻挡层和所述第二金属层；
将所述第二金属层上剩余的光刻胶剥离，以使所述源极和所述漏极裸露。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875866.7A CN113745341A (zh) | 2021-07-30 | 2021-07-30 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110875866.7A CN113745341A (zh) | 2021-07-30 | 2021-07-30 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113745341A true CN113745341A (zh) | 2021-12-03 |
Family
ID=78729682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110875866.7A Pending CN113745341A (zh) | 2021-07-30 | 2021-07-30 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745341A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023164973A1 (zh) * | 2022-03-04 | 2023-09-07 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160035267A (ko) * | 2014-09-23 | 2016-03-31 | 한국항공대학교산학협력단 | 박막 트랜지스터 제조 방법 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN106574324A (zh) * | 2014-08-20 | 2017-04-19 | 攀时奥地利公司 | 用于薄膜部件的金属镀层，其制造方法和溅镀靶 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
-
2021
- 2021-07-30 CN CN202110875866.7A patent/CN113745341A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106574324A (zh) * | 2014-08-20 | 2017-04-19 | 攀时奥地利公司 | 用于薄膜部件的金属镀层，其制造方法和溅镀靶 |
| KR20160035267A (ko) * | 2014-09-23 | 2016-03-31 | 한국항공대학교산학협력단 | 박막 트랜지스터 제조 방법 |
| CN105514127A (zh) * | 2016-02-25 | 2016-04-20 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023164973A1 (zh) * | 2022-03-04 | 2023-09-07 | 广州华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| KR20140024267A (ko) | 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치 | |
| US20160233247A1 (en) | Array Substrate and Manufacturing Method Thereof, and Display Device | |
| KR20140037782A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| CN113097408B (zh) | 一种显示面板及其制备方法 | |
| JP6049111B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置 | |
| US9484364B2 (en) | Array substrate and method for manufacturing the same, display device | |
| KR20140108641A (ko) | 산화물 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 디스플레이 패널 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| CN109696781A (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
| CN113745341A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN109300841B (zh) | 阵列基板的制造方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| US9019462B2 (en) | Array substrate and method for manufacturing the same, and display device | |
| CN103487999B (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN110534550A (zh) | 显示面板及其制备方法和终端 | |
| US20130153911A1 (en) | Array substrate, manufacturing method thereof and display device | |
| CN107275343B (zh) | 底栅型tft基板的制作方法 | |
| US20210066504A1 (en) | Thin film transistor and manufacturing method thereof and display device | |
| CN111326565A (zh) | 一种显示面板及其制作方法、显示装置 | |
| JP6695608B2 (ja) | 電極構造体、これを含む電子素子およびその製造方法 | |
| US20130100368A1 (en) | Liquid crystal display device and manufacturing method therefor | |
| CN108922868B (zh) | 显示基板及其制造方法、显示面板 | |
| CN102629572B (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 | |
| TW200529447A (en) | Display device manufacturing method and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211203 |
|
| RJ01 | Rejection of invention patent application after publication |