CN110600369A - 半导体器件的制备方法及半导体器件 - Google Patents
半导体器件的制备方法及半导体器件 Download PDFInfo
- Publication number
- CN110600369A CN110600369A CN201910737594.7A CN201910737594A CN110600369A CN 110600369 A CN110600369 A CN 110600369A CN 201910737594 A CN201910737594 A CN 201910737594A CN 110600369 A CN110600369 A CN 110600369A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- barrier layer
- doping
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 3
- 206010010144 Completed suicide Diseases 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 293
- 230000009286 beneficial effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供了一种半导体器件的制备方法及半导体器件，所述制备方法包括：提供一衬底，所述衬底包括导电层；在所述导电层表面形成阻隔层；蚀刻所述阻隔层露出部分所述导电层；对露出的部分所述导电层进行掺杂形成第一电极，其中，所述第一电极为源极或者漏极。本申请的技术方案有效缩小了源漏极的尺寸，进而缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。
Description
技术领域
本发明属于半导体元器件技术领域，具体涉及一种半导体器件的制备方法及半导体器件。
背景技术
随着人们对电子产品的要求向小型化发展，对半导体器件的集成度要求越来越高，在超大规模集成电路发展日益接近物理极限的情况下，在各种不同种类的半导体器件技术上继续缩小关键尺寸以实现性能提升、面积减小及成本降低变得越来越困难。
发明内容
鉴于此，本发明提供了一种半导体器件的制备方法，有效缩小了源漏极的尺寸，进而缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。
本发明提供了一种半导体器件的制备方法，所述制备方法包括：
提供一衬底，所述衬底包括导电层；
在所述导电层表面形成阻隔层；
蚀刻所述阻隔层以露出部分所述导电层；以及
对露出的部分所述导电层进行掺杂以形成第一电极，其中，所述第一电极为源极或者漏极。
其中，所述“蚀刻所述阻隔层以露出部分所述导电层”包括：
在所述阻隔层上形成第一光阻层；
对所述第一光阻层进行光罩以形成第一开口，以露出部分所述阻隔层；以及
蚀刻所述第一开口对应的所述阻隔层以露出部分所述导电层。
其中，所述衬底还包括衬底本体，所述导电层包括第一轻掺杂部，所述第一轻掺杂部位于所述衬底本体上，所述第一开口对应所述第一轻掺杂部设置；
所述“蚀刻所述第一开口对应的所述阻隔层露出部分所述导电层”具体为：蚀刻所述第一开口对应的阻隔层以露出部分所述第一轻掺杂部。
其中，所述导电层还包括第二轻掺杂部，所述第二轻掺杂部位于所述衬底本体上并与所述第一轻掺杂部间隔设置，所述制备方法还包括：
在形成所述第一开口的同时，对所述第一光阻层进行光罩以形成第二开口，以露出部分所述阻隔层，其中，所述第二开口对应所述第二轻掺杂部设置。
其中，所述制备方法还包括：
在蚀刻所述第一开口对应的所述阻隔层的同时，蚀刻所述第二开口对应的所述阻隔层，以露出部分所述第二轻掺杂部。
其中，在所述“蚀刻所述阻隔层露出部分所述导电层”之后，所述制备方法还包括：
移除所述第一光阻层。
其中，在所述“蚀刻所述阻隔层露出部分所述导电层”与所述“对露出的部分所述导电层进行掺杂以形成第一电极”之间，所述制备方法还包括：
在所述阻隔层上形成第二光阻层；以及
在所述第二光阻层上形成第一掺杂开口，所述第一掺杂开口露出所述第一轻掺杂部及部分所述阻隔层。
其中，所述制备方法还包括：在所述第二光阻层上形成所述第一掺杂开口的同时，在所述第二光阻层上形成第二掺杂开口，所述第二掺杂开口露出所述第二轻掺杂部及部分所述阻隔层。
其中，所述“对露出的部分所述导电层进行掺杂形成第一电极”包括：对露出的部分所述第一轻掺杂部进行掺杂以形成第一电极。
其中，所述制备方法还包括：在对露出的部分所述导电层进行掺杂形成所述第一电极的同时，对露出的部分第二轻掺杂部进行掺杂，以形成第二电极，其中当所述第一电极为源极时，所述第二电极为漏极，当所述第一电极为漏极时，所述第二电极为源极。
其中，所述“对露出的部分所述第一轻掺杂部进行掺杂以形成第一电极”包括：
对所述第一掺杂开口露出的所述第一轻掺杂部进行离子注入；以及
进行高温退火工艺，以形成所述第一电极。
其中，所述制备方法包括：
对所述第一掺杂开口露出的所述第一轻掺杂部进行离子注入的同时，对所述第二掺杂开口露出的所述第二轻掺杂部进行离子注入；
在形成所述第一电极的同时，进行高温退火工艺，以形成所述第二电极。
其中，所述阻隔层包括层叠的第一阻隔层和第二阻隔层，所述第一阻隔层靠近所述导电层设置，且所述第一阻隔层为氧化物。
其中，所述制备方法还包括：在所述第一电极和所述第二电极表面形成金属硅化层。
其中，在所述“在所述第一电极和所述第二电极表面形成金属硅化层”和所述“对露出的部分所述导电层进行掺杂形成第一电极”之间，所述制备方法还包括：
清洗所述第一电极和所述第二电极的表面。
其中，所述“在所述第一电极和所述第二电极表面形成金属硅化层”包括：
在所述阻隔层表面及露出所述阻隔层的所述第一电极和所述第二电极的表面形成金属层；以及
对所述金属层进行热工艺形成金属硅化层。
其中，在所述“在所述第一电极和第二电极表面形成金属硅化层”之后，所述制备方法包括：
移除未形成金属硅化物的金属层。
其中，所述导电层还包括栅极结构，所述栅极结构设置于所述衬底本体上，所述栅极结构位于所述第一轻掺杂部及所述第二轻掺杂部之间，且所述栅极结构分别与所述第一轻掺杂部及所述第二轻掺杂部绝缘，所述制备方法还包括：
在所述栅极结构表面形成金属硅化层。
本申请还提供一种半导体器件，所述半导体器件包括衬底和阻挡层，所述衬底包括衬底本体和传导层，所述传导层包括第一掺杂部和第一电极，所述第一掺杂部设置于所述衬底本体上，所述第一电极内嵌于所述第一掺杂部，并至少部分露出所述第一掺杂部，所述阻挡层覆盖所述传导层，且所述阻挡层具有第一缺口以露出至少部分所述第一电极，其中，所述第一电极的掺杂浓度大于所述第一掺杂部的掺杂浓度，所述第一电极为源极或者漏极。
其中，所述传导层还包括第二掺杂部和第二电极，所述第二掺杂部设置于所述衬底本体上且与所述第一掺杂部间隔设置，所述第二电极内嵌于所述第二掺杂部，并至少部分露出所述第二掺杂部，所述阻挡层具有第二缺口以露出至少部分所述第二电极，其中，所述第二电极的掺杂浓度大于所述第二掺杂部的掺杂浓度，所述第一电极和所述第二电极中的其中一个为源极，另一个为漏极。
其中，所述传到层还包括栅极结构，所述栅极结构设置于所述衬底本体上，所述栅极结构位于所述第一掺杂部和所述第二掺杂部之间，且所述栅极结构与所述第一掺杂部和所述第二掺杂部绝缘；所述阻挡层具有第三缺口，以露出至少部分所述栅极结构。
所述半导体器件还包括金属硅化层，所述金属硅化层分别设于所述第一缺口、所述第二缺口和第三缺口内，并分别与所述第一电极、所述第二电极和所述栅极结构连接。
本发明通过在所述导电层表面形成阻隔层，并刻蚀所述阻隔层以露出部分所述导电层，然后对露出的部分所述导电层进行掺杂形成第一电极，即，形成源极或漏极，从而所述源极或漏极仅仅形成于露出所述阻隔层的部分，未露出所述阻隔层的部分被阻隔层阻挡，从而减小了所述源极或漏极的宽度，进而缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例中所需要使用的附图进行说明。
图1为本申请实施例提供的一种半导体器件的制备方法的流程示意图。
图2-图3是图1中制备方法的各工艺的剖面结构示意图。
图4是图1中制备方法的部分具体流程示意图。
图5-图8是图4中制备方法的各工艺的剖面结构示意图。
图9是图1中制备方法的部分具体流程示意图。
图10-图13是图9中制备方法的各工艺的剖面结构示意图。
图14是图1中制备方法的另一种实施方式的具体流程示意图。
图15是图14中制备方法的部分具体流程示意图。
图16是图14中制备方法的部分具体流程示意图。
图17-图18是图16中制备方法的各工艺的剖面结构示意图。
图19是本申请实施例提供的一种半导体器件的结构示意图。
具体实施方式
以下是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
本发明提供了一种半导体器件的制备方法。该方法是如下实现的，首先，提供一衬底，所述衬底包括导电层。其次，在所述导电层表面形成阻隔层，然后，蚀刻所述阻隔层以露出部分所述导电层。最后，对露出的部分所述导电层进行掺杂以形成第一电极，其中，所述第一电极为源极或者漏极。在本文中，半导体器件为高压MOS管。当然，半导体器件还可以是其他电子元件。
图1为本申请提供的一种半导体器件的制备方法的流程示意图。如图1所示，所述半导体器件的制备方法包括如下的S110～S140。
S110：提供一衬底，所述衬底包括导电层。
具体的，请参阅图2，所述衬底10包括衬底本体11和导电层12。所述导电层12包括第一轻掺杂部121、第二轻掺杂部122及栅极结构123。所述第一轻掺杂部121和所述第二轻掺杂部122位于所述衬底本体11上并间隔设置。所述栅极结构123包括层叠设置的栅极介电层1231和栅极1232，栅极介电层1231设置于所述衬底本体11上，所述栅极结构123位于所述第一轻掺杂部121及所述第二轻掺杂部122之间，且栅极结构123分别与所述第一轻掺杂部121及所述第二轻掺杂部122绝缘。本实施例中，所述衬底10具有顶面13，所述栅极介电层1231设于所述顶面13，所述第一轻掺杂部121和所述第二轻掺杂部122通过利用所述栅极1232作为掩模将轻掺杂质注入栅极1232相对两侧的衬底10的顶面13内形成。所述栅极结构123的相对两侧形成有侧壁14。所述衬底10的具体制备方法不再赘述。
S120：在所述导电层表面形成阻隔层。
具体的，请参阅图3，本实施例中，所述阻隔层20包括层叠的第一阻隔层21和第二阻隔层22，即，依次在所述导电层12表面形成第一阻隔层21和第二阻隔层22，所述第一阻隔层21靠近所述导电层12设置，所述第一阻隔层21为氧化物，可选的，所述第一阻隔层21为氧化硅，所述第二阻隔层22为氮化硅。当然，其他实施例中，所述阻隔层20为一层，所述阻隔层20为氧化物，具体为氧化硅。
S130：蚀刻所述阻隔层以露出部分所述导电层。
在一种可能的示例中，请参阅图4，上述步骤S130，蚀刻所述阻隔层20以露出部分所述导电层12，可包括如下的S131～S134。
S131：在所述阻隔层上形成第一光阻层。
具体的，请参阅图5，在所述第二阻隔层22背向所述第一阻隔层21的表面形成第一光阻层31。
S132：对所述第一光阻层进行光罩以形成第一开口，以露出部分所述阻隔层。
具体的，请参阅图6，对所述第一光阻层31进行光罩以形成第一开口311，以露出部分所述第二阻隔层22，所述第一开口311对应所述第一轻掺杂部121设置。本实施例中，在对所述第一光阻层31进行光罩形成第一开口311，以露出部分所述第二阻隔层22的同时，对所述第一光阻层31进行光罩以形成第二开口312，以露出部分所述第二阻隔层22，所述第二开口312对应所述第二轻掺杂部122设置。所述第一开口311和所述第二开口312同时形成简化了所述第一开口311和所述第二开口312的形成步骤，提高了所述制备方法的制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，所述第一开口311和所述第二开口312可以不同时形成。
S133：蚀刻所述第一开口对应的所述阻隔层以露出部分所述导电层。
具体的，请参阅图7，蚀刻所述第一开口311对应的第一阻隔层21和第二阻隔层22以露出部分所述第一轻掺杂部121。本实施例中，在蚀刻所述第一开口311对应的所述第一阻隔层21和第二阻隔层22以露出部分所述第一轻掺杂部121的同时，蚀刻所述第二开口312对应的所述阻隔层20，具体蚀刻所述第二开口312对应的第一阻隔层21和所述第二阻隔层22以露出部分所述第二轻掺杂部122。同时蚀刻所述第一开口311和所述第二开口312对应的第一阻隔层21和第二阻隔层22，进一步提高了所述制备方法的制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，蚀刻所述第一开口311和所述第二开口312对应的第一阻隔层21和第二阻隔层22分开进行。
S134：移除所述第一光阻层。
具体的，请参阅图8，将所述第一光阻层31从所述阻隔层20上移出。在本实施方式中，所述阻隔层20包括第一阻隔层21和第二阻隔层22，将所述第一光阻层31从所述第二阻隔层22上移除。所述第一光阻层31的移除方法和可以为但不仅限于干法移除以及湿法移除。所谓干法移除是指通过等离子体将所述第一光阻层31剥除。所谓湿法移除包括通过溶剂将第一光阻层31溶解于溶剂中，在此不再详细赘述。通过将所述第一光阻层31移除以便于后续步骤的操作。
S140：对露出的部分所述导电层进行掺杂以形成第一电极，其中，所述第一电极为源极或者漏极。
在一种可能的示例中，请参阅图9，上述步骤S140，对露出的部分所述导电层12进行掺杂以形成第一电极，其中，所述第一电极为源极或者漏极，可包括如下的S141～S143。
S141：在所述阻隔层上形成第二光阻层。
具体的，请参阅图10，在所述第二阻隔层22背向所述第一阻隔层21的表面形成第二光阻层32。
S142：在所述第二光阻层上形成第一掺杂开口，所述第一掺杂开口露出所述第一轻掺杂部及部分所述阻隔层。
具体的，请参阅图11，所述第一掺杂开口321露出所述第一轻掺杂部121及部分所述第二阻隔层22。本实施例中，在所述第二光阻层32上形成第一掺杂开口321，所述第一掺杂开口321露出所述第一轻掺杂部121及部分所述第二阻隔层22的同时，在所述第二光阻层32上形成第二掺杂开口322，所述第二掺杂开口322露出所述第二轻掺杂部122及部分所述第二阻隔层22。通过形成所述第一掺杂开口321和所述第二掺杂开口322，限制了后续步骤中的掺杂范围，仅仅对所述第一掺杂开口321和所述第二掺杂开口322内的部分进行掺杂，减小了掺杂范围及掺杂原料的使用，降低了制备成本。所述第一掺杂开口321和所述第二掺杂开口322同时形成，进一步简化了所述制备方法的制作步骤，提高了制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，所述第一掺杂开口321和所述第二掺杂开口322可以不同时形成。
S143：对露出的部分所述第一轻掺杂部进行掺杂以形成第一电极。
具体的，请参阅图12，对露出的部分所述导电层12进行掺杂形成第一电极41的同时，对露出的部分第二轻掺杂部122进行掺杂，以形成第二电极42。当所述第一电极41为源极时，所述第二电极42为漏极；当所述第一电极41为漏极时，所述第二电极42为源极。所述第一电极41和所述第二电极42同时形成，进一步简化了所述制备方法的制作步骤，提高了制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，第一电极41和所述第二电极42可以不同时形成。
在一种可能的示例中，上述步骤S143，对露出的部分所述第一轻掺杂部121进行掺杂以形成第一电极41，可包括如下的操作A1、和A2。
A1：对所述第一掺杂开口露出的所述第一轻掺杂部进行离子注入。
具体的，请参阅图12，对所述第一掺杂开口321露出的所述第一轻掺杂部121进行离子注入的同时，对所述第二掺杂开口322露出的所述第二轻掺杂部122进行离子注入，换言之，同时对所述第一掺杂开口321和所述第二掺杂开口322露出的所述第一轻掺杂部121和所述第二轻掺杂部122进行离子注入。同时对露出的所述第一轻掺杂部121和所述第二轻掺杂部122进行离子注入，进一步简化了所述制备方法的制作步骤，提高了制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，露出的所述第一轻掺杂部121和所述第二轻掺杂部122可以不同时进行离子注入。
请参阅图13，在对所述第一掺杂开口321和所述第二掺杂开口322露出的第一轻掺杂部121和第二轻掺杂部122进行离子注入之后，移除第二光阻层32，以便于后续步骤的进行。
A2：进行高温退火工艺，以形成所述第一电极。
具体的，同时对注入离子的所述第一轻掺杂部121和所述第二轻掺杂部122进行高温退火工艺，利用1000℃至1050℃高温来活化注入所述第一轻掺杂部121和所述第二轻掺杂部122中的离子，以形成所述第一电极41和第二电极42。同时高温退火工艺还具有修补在离子注入工艺中受损的衬底本体11顶面13的晶格结构的作用。
本发明通过在所述导电层12表面形成阻隔层20，并刻蚀所述阻隔层20以露出部分所述导电层12，然后对露出的部分所述导电层12进行掺杂形成第一电极41，即，形成源极或漏极，从而所述源极或漏极仅仅形成于露出所述阻隔层20的部分，未露出所述阻隔层20的部分被阻隔层20阻挡，从而减小了所述源极或漏极的宽度，进而缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。本发明的第二电极42也通过上述方法与所述第一电极41同时形成，从而所述源极和所述漏极的宽度都有效减小，从而进一步缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。
图14为本申请提供的另一种半导体器件的制备方法的流程示意图。如图14所示，所述半导体器件的制备方法包括如下的S210～S250。
本发明提供了一种半导体器件的制备方法，所述制备方法包括：
S210：提供一衬底，所述衬底包括导电层。
S220：在所述导电层表面形成阻隔层。
具体的，S210和S220的具体操作步骤分别与S110和S120的具体操作步骤相同，在此不再赘述。
S230：蚀刻所述阻隔层以露出部分所述导电层。
在一种可能的示例中，请参阅图15，上述步骤S130，蚀刻所述阻隔层20以露出部分所述导电层12，可包括如下的S131～S134。
S231：在所述阻隔层上形成第一光阻层。
具体的，请参阅图5，在所述第二阻隔层22背向所述第一阻隔层21的表面形成第一光阻层31。
S232：对所述第一光阻层进行光罩以形成第一开口，以露出部分所述阻隔层。
具体的，请参阅图6，对所述第一光阻层31进行光罩以形成第一开口311，以露出部分所述第二阻隔层22，所述第一开口311对应所述第一轻掺杂部121设置。本实施例中，在对所述第一光阻层31进行光罩形成第一开口311，以露出部分所述第二阻隔层22的同时，对所述第一光阻层31进行光罩以形成第二开口312和第三开口313，以露出部分所述第二阻隔层22，所述第二开口312对应所述第二轻掺杂部122设置，所述第三开口313对应所述栅极1232设置。所述第一开口311、所述第二开口312和所述第三开口313同时形成，进一步简化了所述制备方法的操作步骤，提高了制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，所述第一开口311、所述第二开口312和所述第三开口313可以不同时形成。
S233：蚀刻所述第一开口对应的所述阻隔层以露出部分所述导电层。
具体的，请参阅图7，蚀刻所述第一开口311对应的第一阻隔层21和第二阻隔层22以露出部分所述第一轻掺杂部121。本实施例中，在蚀刻所述第一开口311对应的所述第一阻隔层21和第二阻隔层22露出部分所述第一轻掺杂部121的同时，蚀刻所述第二开口312和所述第三开口313对应的所述阻隔层20，具体蚀刻所述第二开口312和所述第三开口313对应的第一阻隔层21和所述第二阻隔层22以露出部分所述第二轻掺杂部122和部分所述栅极1232。同时蚀刻所述第一开口311、所述第二开口312和所述第三开口313对应的第一阻隔层21和第二阻隔层22，进一步提高了所述制备方法的制备效率，降低了所述半导体器件的生产成本。当然，其他实施例中，蚀刻所述第一开口311、所述第二开口312和所述第三开口313对应的第一阻隔层21和第二阻隔层22分开进行。
S234：移除所述第一光阻层。
具体的，请参阅图8，将所述第一光阻层31从所述第二阻隔层22上移除，所述第一光阻层31的移除方法请参阅S134中相关描述，在此不再赘述。通过将所述第一光阻层31移除以便于后续步骤的操作。
S240：对露出的部分所述导电层进行掺杂形成第一电极，其中，所述第一电极为源极或者漏极。
具体的，S240的具体操作步骤分别与S140的具体操作步骤相同，在此不再赘述。
S250：在所述第一电极和所述第二电极表面形成金属硅化层。
具体的，在所述第一电极41和所述第二电极42表面形成金属硅化层的同时，在所述栅极结构123表面形成金属硅化层，换言之，同时在所述第一电极41、所述第二电极42和所述栅极结构123表面形成金属硅化层。
在一种可能的示例中，请参阅图16，上述步骤S250，蚀刻所述阻隔层20露出部分所述导电层12，可包括如下的S251～S254。
S251：清洗所述第一电极和所述第二电极的表面。
具体的，清洗所述第一电极41和所述第二电极42表面的原生氧化物和其他不纯物质，同时，还清洗了所述露出的所述栅极1232的表面的原生氧化物和其他不纯物质，从而便于后续步骤中金属层与所述第一电极41、所述第二电极42和所述栅极1232之间的反应。
S252：在所述阻隔层表面及露出所述阻隔层的所述第一电极和所述第二电极的表面形成金属层。
具体的，请参阅图17，在所述第二阻隔层22背离所述第一阻隔层21的表面及露出所述第二阻隔层22的所述第一电极41和所述第二电极42的表面形成金属层50，同时还在露出所述第二阻隔层22的所述栅极1232表面形成金属层50，换言之，在所述第二阻隔层22及露出所述第二阻隔层22的所述第一电极41、第二电极42和所述栅极1232上同时形成金属层50。所述金属层50通过原位沉积的方式溅镀于所述第二阻隔层22及露出所述第二阻隔层22的所述第一电极41、第二电极42和所述栅极1232上。本实施例中，所述金属层50为一层，所述金属层50可以由钨、钴、钛、镍、铂等金属形成或上述金属的合金形成。其他实施例中，所述金属层50可以是两层，且两层所述金属层50可以由相同或不同金属形成。
S253：对所述金属层进行热工艺形成金属硅化层。
具体的，请参阅图18，对所述金属层50进行快速升温退火工艺，将衬垫本体加热至200～400℃，从而与金属层50接触的第一电极41、第二电极42和栅极1232表面将会反应并形成金属硅化层60。所述金属硅化层60形成于所述第一电极41、所述第二电极42和所述栅极1232表面有利于降低所述第一电极41、所述第二电极42和所述栅极1232的薄层电阻，提高了所述第一电极41、所述第二电极42和所述栅极1232的性能，从而提高所述半导体器件的性能。
S254：移除未形成金属硅化物的金属层。
具体的，通过典型的蚀刻化学溶液，例如氨水、过氧化氢、盐酸、硫酸、硝酸以及醋酸等混合容易来刻蚀未形成金属硅化物的金属层50，以移除未形成金属硅化物的金属层50。
本发明通过在所述导电层12表面形成阻隔层20，并刻蚀所述阻隔层20以露出部分所述导电层12，然后对露出的部分所述导电层12进行掺杂形成第一电极41，即，形成源极或漏极，从而所述源极或漏极仅仅形成于露出所述阻隔层20的部分，未露出所述阻隔层20的部分被阻隔层20阻挡，从而减小了所述源极或漏极的宽度，进而缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。本发明的第二电极42也通过上述方法与所述第一电极41同时形成，从而所述源极和所述漏极的宽度都有效减小，从而进一步缩小所述半导体器件的尺寸，有利于提高所述半导体器件的集成度。同时，本申请通过在所述第一电极41、所述第二电极42和所述栅极1232表面上形成金属硅化层60，从而降低所述第一电极41、所述第二电极42和所述栅极1232的薄层电阻，提高了所述第一电极41、所述第二电极42和所述栅极1232的性能，从而提高所述半导体器件的性能。
图19为本申请提供的一种半导体器件。本申请的半导体器件300可由前述半导体器件的制备方法而形成。如图19所示，所述半导体器件300包括衬底310、阻挡层320，所述衬底310包括衬底本体311和传导层312，所述传导层312包括第一掺杂部3121和第一电极3122，所述第一掺杂部3121设置于所述衬底本体311上，所述第一电极3122内嵌于所述第一掺杂部3121，并至少部分露出所述第一掺杂部3121，所述阻挡层320覆盖所述传导层312，且所述阻挡层320具有第一缺口321以露出至少部分所述第一电极3122，其中，所述第一电极3122的掺杂浓度大于所述第一掺杂部3121的掺杂浓度，所述第一电极3122为源极或者漏极。本实施例中，半导体器件300为高压MOS管，当然，其他实施例中，半导体器件300还可以是其他半导体元件。由于前述半导体器件的制备方法中有些层结构通过减料(比如开孔)的方式形成了半导体器件300，那么，制备方法中和半导体器件300中的命名有所不同，比如，制备方法中为“导电层”，后经过一系列工艺之后形成得到传导层。
本发明通过在所述导电层12表面形成阻挡层320，从而形成的所述第一电极3122的宽度减小，进而缩小所述半导体器件300的尺寸，有利于提高所述半导体器件300的集成度。
所述传导层312还包括第二掺杂部3123、第二电极3124和栅极结构3125，所述第二掺杂部3123设置于所述衬底本体311上且与所述第一掺杂部3121间隔设置，所述第二电极3124内嵌于所述第二掺杂部3123，并至少部分露出所述第二掺杂部3123，所述栅极结构3125包括层叠设置的栅极介电层31251和栅极31252，所述栅极介电层31251设置于所述衬底本体311上，所述栅极结构3125的相对两侧形成有侧壁313，所述栅极结构3125位于所述第一掺杂部3121和所述第二掺杂部3123之间，且所述栅极结构3125与所述第一掺杂部3121和所述第二掺杂部3123绝缘。
本实施例中，阻挡层320包括层叠设置的第一阻挡层322和第二阻挡层323，第一阻挡层322靠近所述传导层312设置，所述第一阻挡层322为氧化物，可选的，所述第一阻挡层322为氧化硅，所述第二阻挡层323为氮化硅。当然，其他实施例中，所述阻挡层320为一层，所述阻挡层320为氧化物，具体为氧化硅。所述阻挡层320具有第二缺口324和第三缺口325，所述第二缺口324露出至少部分所述第二电极3124，所述第三缺口325露出至少部分所述栅极结构3125。其中，所述第二电极3124的掺杂浓度大于所述第二掺杂部3123的掺杂浓度，所述第一电极3122和所述第二电极3124中的其中一个为源极，另一个为漏极。本实施例中通过在所述导电层12表面形成阻挡层320，从而形成的所述第一电极3122和第二电极3124的宽度减小，进一步缩小所述半导体器件300的尺寸，有利于提高所述半导体器件300的集成度。
所述半导体器件300还包括浅沟槽隔离层330，所述浅沟槽隔离层330设于所述第一掺杂部3121和所述第二掺杂部3123背离所述栅极结构3125的一侧并嵌设于所述衬底本体311内。具体的，所述浅沟槽隔离层330和所述第一掺杂部3121和第二掺杂部3123背离所述衬底本体311底面的面平齐。所述浅沟槽隔离层330的材质为绝缘材料。
所述半导体器件300还包括金属硅化层340，所述金属硅化层340分别设于所述第一缺口321、所述第二缺口324和第三缺口325内，并分别与第一电极3122、所述第二电极3124和所述栅极结构3125连接。所述金属硅化层340连接于所述第一电极3122、所述第二电极3124和所述栅极31252表面有利于降低所述第一电极3122、所述第二电极3124和所述栅极31252的薄层电阻，提高了所述第一电极3122、所述第二电极3124和所述栅极31252的性能，从而提高所述半导体器件300的性能。
本发明通过在所述导电层12表面形成阻挡层320，从而形成的所述第一电极3122和第二电极3124的宽度减小，进一步缩小所述半导体器件300的尺寸，有利于提高所述半导体器件300的集成度。同时所述金属硅化层340连接于所述第一电极3122、所述第二电极3124和所述栅极31252表面有利于降低所述第一电极3122、所述第二电极3124和所述栅极31252的薄层电阻，提高了所述第一电极3122、所述第二电极3124和所述栅极31252的性能，从而提高所述半导体器件300的性能。
以上对本发明实施方式所提供的内容进行了详细介绍，本文对本发明的原理及实施方式进行了阐述与说明，以上说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (22)
1.一种半导体器件的制备方法，其特征在于，所述制备方法包括：
提供一衬底，所述衬底包括导电层；
在所述导电层表面形成阻隔层；
蚀刻所述阻隔层以露出部分所述导电层；以及
对露出的部分所述导电层进行掺杂以形成第一电极，其中，所述第一电极为源极或者漏极。
2.如权利要求1所述的制备方法，其特征在于，所述“蚀刻所述阻隔层以露出部分所述导电层”包括：
在所述阻隔层上形成第一光阻层；
对所述第一光阻层进行光罩以形成第一开口，以露出部分所述阻隔层；以及
蚀刻所述第一开口对应的所述阻隔层以露出部分所述导电层。
3.如权利要求2所述的制备方法，其特征在于，所述衬底还包括衬底本体，所述导电层包括第一轻掺杂部，所述第一轻掺杂部位于所述衬底本体上，所述第一开口对应所述第一轻掺杂部设置；
所述“蚀刻所述第一开口对应的所述阻隔层露出部分所述导电层”具体为：蚀刻所述第一开口对应的阻隔层以露出部分所述第一轻掺杂部。
4.如权利要求3所述的制备方法，其特征在于，所述导电层还包括第二轻掺杂部，所述第二轻掺杂部位于所述衬底本体上并与所述第一轻掺杂部间隔设置，所述制备方法还包括：
在形成所述第一开口的同时，对所述第一光阻层进行光罩以形成第二开口，以露出部分所述阻隔层，其中，所述第二开口对应所述第二轻掺杂部设置。
5.如权利要求4所述的制备方法，其特征在于，所述制备方法还包括：
在蚀刻所述第一开口对应的所述阻隔层的同时，蚀刻所述第二开口对应的所述阻隔层，以露出部分所述第二轻掺杂部。
6.如权利要求5所述的制备方法，其特征在于，在所述“蚀刻所述阻隔层露出部分所述导电层”之后，所述制备方法还包括：
移除所述第一光阻层。
7.如权利要求6所述的制备方法，其特征在于，在所述“蚀刻所述阻隔层以露出部分所述导电层”与所述“对露出的部分所述导电层进行掺杂以形成第一电极”之间，所述制备方法还包括：
在所述阻隔层上形成第二光阻层；以及
在所述第二光阻层上形成第一掺杂开口，所述第一掺杂开口露出所述第一轻掺杂部及部分所述阻隔层。
8.如权利要求7所述的制备方法，其特征在于，所述制备方法还包括：
在所述第二光阻层上形成所述第一掺杂开口的同时，在所述第二光阻层上形成第二掺杂开口，所述第二掺杂开口露出所述第二轻掺杂部及部分所述阻隔层。
9.如权利要求8所述的制备方法，其特征在于，所述“对露出的部分所述导电层进行掺杂形成第一电极”包括：对露出的部分所述第一轻掺杂部进行掺杂以形成第一电极。
10.如权利要求9所述的制备方法，其特征在于，所述制备方法还包括：
在对露出的部分所述导电层进行掺杂形成所述第一电极的同时，对露出的部分第二轻掺杂部进行掺杂，以形成第二电极，其中，当所述第一电极为源极时，所述第二电极为漏极，当所述第一电极为漏极时，所述第二电极为源极。
11.如权利要求10所述的制备方法，其特征在于，所述“对露出的部分所述第一轻掺杂部进行掺杂以形成第一电极”包括：
对所述第一掺杂开口露出的所述第一轻掺杂部进行离子注入；以及
进行高温退火工艺，以形成所述第一电极。
12.如权利要求11所述的制备方法，其特征在于，所述制备方法包括：
对所述第一掺杂开口露出的所述第一轻掺杂部进行离子注入的同时，对所述第二掺杂开口露出的所述第二轻掺杂部进行离子注入；
在形成所述第一电极的同时，进行高温退火工艺，以形成所述第二电极。
13.如权利要求1-12任意一项所述的制备方法，其特征在于，所述阻隔层包括层叠的第一阻隔层和第二阻隔层，所述第一阻隔层靠近所述导电层设置，且所述第一阻隔层为氧化物。
14.如权利要求13所述的制备方法，其特征在于，所述制备方法还包括：在所述第一电极和所述第二电极表面形成金属硅化层。
15.如权利要求14所述的制备方法，其特征在于，在所述“在所述第一电极和所述第二电极表面形成金属硅化层”和所述“对露出的部分所述导电层进行掺杂形成第一电极”之间，所述制备方法还包括：
清洗所述第一电极和所述第二电极的表面。
16.如权利要求15所述的制备方法，其特征在于，所述“在所述第一电极和所述第二电极表面形成金属硅化层”包括：
在所述阻隔层表面及露出所述阻隔层的所述第一电极和所述第二电极的表面形成金属层；以及
对所述金属层进行热工艺形成金属硅化层。
17.如权利要求16所述的制备方法，其特征在于，在所述“在所述第一电极和第二电极表面形成金属硅化层”之后，所述制备方法包括：
移除未形成金属硅化物的金属层。
18.如权利要求14-17中任意一项所述的制备方法，其特征在于，所述导电层还包括栅极结构，所述栅极结构设置于所述衬底本体上，所述栅极结构位于所述第一轻掺杂部及所述第二轻掺杂部之间，且所述栅极结构分别与所述第一轻掺杂部及所述第二轻掺杂部绝缘，所述制备方法还包括：
在所述栅极结构表面形成金属硅化层。
19.一种半导体器件，其特征在于，所述半导体器件包括衬底和阻挡层，所述衬底包括衬底本体和传导层，所述传导层包括第一掺杂部和第一电极，所述第一掺杂部设置于所述衬底本体上，所述第一电极内嵌于所述第一掺杂部，并至少部分露出所述第一掺杂部，所述阻挡层覆盖所述传导层，且所述阻挡层具有第一缺口以露出至少部分所述第一电极，其中，所述第一电极的掺杂浓度大于所述第一掺杂部的掺杂浓度，所述第一电极为源极或者漏极。
20.如权利要求19所述的半导体器件，其特征在于，所述传导层还包括第二掺杂部和第二电极，所述第二掺杂部设置于所述衬底本体上且与所述第一掺杂部间隔设置，所述第二电极内嵌于所述第二掺杂部，并至少部分露出所述第二掺杂部，所述阻挡层具有第二缺口以露出至少部分所述第二电极，其中，所述第二电极的掺杂浓度大于所述第二掺杂部的掺杂浓度，所述第一电极和所述第二电极中的其中一个为源极，另一个为漏极。
21.如权利要求20所述的半导体器件，其特征在于，所述传到层还包括栅极结构，所述栅极结构设置于所述衬底本体上，所述栅极结构位于所述第一掺杂部和所述第二掺杂部之间，且所述栅极结构与所述第一掺杂部和所述第二掺杂部绝缘；所述阻挡层具有第三缺口，以露出至少部分所述栅极结构。
22.如权利要求21所述的半导体器件，其特征在于，所述半导体器件还包括金属硅化层，所述金属硅化层分别设于所述第一缺口、所述第二缺口、和第三缺口内，并分别与所述第一电极、所述第二电极、和所述栅极结构连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910737594.7A CN110600369A (zh) | 2019-08-09 | 2019-08-09 | 半导体器件的制备方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910737594.7A CN110600369A (zh) | 2019-08-09 | 2019-08-09 | 半导体器件的制备方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110600369A true CN110600369A (zh) | 2019-12-20 |
Family
ID=68854016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910737594.7A Pending CN110600369A (zh) | 2019-08-09 | 2019-08-09 | 半导体器件的制备方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110600369A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275449A (ja) * | 1992-03-26 | 1993-10-22 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法 |
| CN101211971A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN102487014A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103000675A (zh) * | 2011-09-08 | 2013-03-27 | 中国科学院微电子研究所 | 低源漏接触电阻mosfets及其制造方法 |
| CN104362125A (zh) * | 2014-09-25 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106158931A (zh) * | 2015-05-15 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
-
2019
- 2019-08-09 CN CN201910737594.7A patent/CN110600369A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275449A (ja) * | 1992-03-26 | 1993-10-22 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法 |
| CN101211971A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN102487014A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103000675A (zh) * | 2011-09-08 | 2013-03-27 | 中国科学院微电子研究所 | 低源漏接触电阻mosfets及其制造方法 |
| CN104362125A (zh) * | 2014-09-25 | 2015-02-18 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN106158931A (zh) * | 2015-05-15 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI288432B (en) | Semiconductor device and method for manufacturing the same | |
| US7384834B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH0259623B2 (zh) | ||
| US20140073130A1 (en) | Forming nickel-platinum alloy self-aligned silicide contacts | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JPH11186545A (ja) | シリサイド及びｌｄｄ構造を有する半導体デバイスの製造方法 | |
| CN110600369A (zh) | 半导体器件的制备方法及半导体器件 | |
| KR20090083654A (ko) | 금속 실리사이드를 포함하는 트랜지스터 및 그 제조 방법,이를 이용한 반도체 소자 제조 방법. | |
| US20030124808A1 (en) | System for reducing silicon-consumption through selective deposition | |
| US6797618B2 (en) | Method for forming silicide film of a semiconductor device | |
| JP2000156467A (ja) | 半導体装置の製造方法 | |
| KR100769129B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP2007242754A (ja) | 半導体装置とその製造方法 | |
| US6440826B1 (en) | NiSi contacting extensions of active regions | |
| US6815768B1 (en) | Semiconductor integrated circuit device incorporating memory cell transistor and logic transistor, and method of manufacturing the same | |
| US7700451B2 (en) | Method of manufacturing a transistor | |
| KR100588780B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2002368007A (ja) | 金属酸化膜半導体製造方法 | |
| KR100565450B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100190060B1 (ko) | 실리사이드 형성 방법 | |
| US6583059B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR0172263B1 (ko) | 반도체 소자의 제조방법 | |
| KR100291276B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP3444280B2 (ja) | 半導体装置の製造方法 | |
| KR100190061B1 (ko) | 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191220 |
|
| RJ01 | Rejection of invention patent application after publication |