JPH04286320A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、石英基板あるいはガラ
ス基板のような絶縁性非晶質材料上にオフ電流の極めて
少ない薄膜半導体装置の製造方法に関する。

【０００２】

【従来の技術】従来、ＣＭＯＳ型薄膜トランジスタを製
作する場合、フォト工程を１工程少なくするために簡略
化されたイオン注入工程を用いていた。従来のＣＭＯＳ
型薄膜トランジスタを製作するプロセスを説明するため
に、イオン注入によりソース、ドレイン領域を形成する
工程部分を図３に示す。図４（ａ）において、４−１は
絶縁性非晶質材料、４−２は半導体薄膜、４−３はゲ−
ト酸化膜、４−４はゲ−ト電極である。ここでフォト工
程を省略してウェハ全面にアクセプタ−不純物（ボロン
等）をイオン注入する。４−５はボロンを含んだｐ型領
域である。該ｐ型領域はＰチャネル（Ｐｃｈ）薄膜トラ
ンジスタのソ−ス、ドレイン部となる。４−６はイオン
注入によるイオンビ−ムを示している。この時のボロン
のド−ズ量をＮＢとおく。

【０００３】次に、図４（ｂ）に示すように、Ｐｃｈと
すべきトランジスタにフォトレジスト層４−７を形成し
、ドナ−不純物（リン、ひ素等）をイオン注入する。 ４−９はイオン注入によるイオンビ−ムを示している。 この時のリンのド−ズ量をＮＰとおく。ド−ズ量の関係
はＮＢ＜ＮＰである。したがって、４−８はボロンとリ
ンを含んでいるがｎ型領域となっている。該ｎ型領域は
Ｎｃｈ薄膜トランジスタのソ−ス、ドレイン部となる。

【０００４】フォトレジスト層４−７を剥離し、層間絶
縁膜を形成したところを図４（ｃ）に示す。続いて、ｐ
型領域、及びｎ型領域を活性化させると共に、結晶性を
回復させる目的でＮ２雰囲気中１０００℃で３０分程度
の活性化アニ−ルを行う。このようにしてＣＭＯＳ型薄
膜トランジスタを作成していた。

【０００５】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来のＣＭＯＳ型薄膜半導体装置の製造方法による
と、Ｎｃｈ薄膜トランジスタのオフ電流がＰｃｈ薄膜ト
ランジスタの値に比べて大きくなるという問題点がある
。Ｎｃｈ薄膜トランジスタのソ−ス、ドレイン部はボロ
ンとリンの二元素含んでいるということと、イオン注入
が２度行われているということにより、Ｐｃｈ薄膜トラ
ンジスタのソ−ス、ドレイン部に比べてその結晶性はか
なり破壊されている。その結果、Ｎｃｈ薄膜トランジス
タのオフ電流はＰｃｈに比べて２倍以上、ひどい場合は
１桁以上も大きくなる。

【０００６】さらに、活性化アニ−ル温度を１０００℃
以下に低温化して結晶性回復をゆっくりと行うことによ
ってオフ電流を低減させる場合はアニ−ル時間が５時間
から２０時間という長時間アニ−ルが必要であった。本
発明は、以上述べたようなＮｃｈ薄膜トランジスタの方
がＰｃｈよりもオフ電流が大きくなるという問題、さら
に、活性化アニ−ル温度を低温化した場合にアニ−ル時
間が長くなるという問題を解決、オフ電流が極めて低い
優れた薄膜トランジスタを実現することを目的としてい
る。

【０００７】

【課題を解決するための手段】本発明は、絶縁性非晶質
材料上に形成されたソ−ス、ドレイン領域を有する絶縁
ゲ−ト型薄膜半導体装置の製造方法に於て、［ａ］　　
アクセプタ−型の不純物の内の一元素のみをイオン注入
して、Ｐチャネル薄膜半導体装置のソ−ス、ドレイン領
域を形成する工程、［ｂ］　　ドナ−型の不純物の内の
一元素のみをイオン注入して、Ｎチャネル薄膜半導体装
置のソ−ス、ドレイン領域を形成する工程、［ｃ］　　
窒素雰囲気中において、アニ−ル温度８００〜１０００
℃、アニ−ル時間２０分〜１時間の活性化アニ−ルによ
り、前記ソ−ス、ドレイン領域を活性化させると共に、
結晶性を回復させる工程を少なくとも有することを特徴
とする。

【０００８】

【実施例】（実施例１）本発明のイオン注入方法と活性
化アニ−ル方法を用いて薄膜トランジスタを作成する工
程に沿って実施例１を説明する。

【０００９】絶縁性非晶質材料上に、非単結晶半導体薄
膜を成膜する。前記絶縁性非晶質材料としては、石英基
板、ガラス基板、窒化膜あるいはＳｉＯ２膜等が用いら
れる。石英基板を用いる場合はプロセス温度は１２００
℃程度まで許容されるが、ガラス基板を用いる場合は、
６００℃以下の低温プロセスに制限される。以下では、
石英基板を用い、前記非単結晶半導体薄膜として固相成
長Ｓｉ薄膜を用いた場合を実施例として説明する。固相
成長Ｓｉ薄膜ばかりでなく、多結晶Ｓｉ薄膜やＳＯＩ（
Ｓｉｌｉｃｏｎ　　ｏｎ　　Ｉｎｓｕｌａｔｏｒ）にも
本発明を応用することができる。

【００１０】プラズマＣＶＤ装置を用い、図１（ａ）に
示すように石英基板１−１上に、ＳｉＨ４とＨ２の混合
ガスを、１３．５６ＭＨｚの高周波グロ−放電により分
解させて非晶質Ｓｉ膜１−２を堆積させる。前記混合ガ
スのＳｉＨ４分圧は１０〜２０％、デポ中の内圧は０．
５〜１．５ｔｏｒｒ程度である。基板温度は２５０℃以
下、１８０℃程度が適している。赤外吸収測定より結合
水素量を求めたところ約８ａｔｏｍｉｃ％であった。前
記非晶質Ｓｉ膜１−２の堆積前のチェンバ−をフレオン
洗浄し、続いて堆積させられた非晶質Ｓｉ膜は２×１０
１８ｃｍ−３の弗素を含んでいる。従って、本発明にお
いては、前記フレオン洗浄後、ダミーの堆積を行ってか
ら、実際の堆積を行う。あるいは、フレオン洗浄を廃止
し、ビ−ズ処理等の別の方法でチェンバ−の洗浄を行う
。

【００１１】続いて、該非晶質Ｓｉ膜を、４００℃〜５
００℃で熱処理して水素を放出させる。この工程は、水
素の爆発的な脱離を防ぐことを目的としている。

【００１２】次に、前記非晶質薄膜１−２を固相成長さ
せる。固相成長方法は、石英管による炉アニ−ルが便利
である。アニ−ル雰囲気としては、窒素ガス、水素ガス
、アルゴンガス、ヘリウムガスなどを用いる。１×１０
−６から１×１０−１０Ｔｏｒｒの高真空雰囲気でアニ
−ルを行ってもよい。固相成長アニ−ル温度は５００℃
〜７００℃とする。この様な低温アニ−ルでは選択的に
、結晶成長の活性化エネルギ−の小さな結晶方位を持つ
結晶粒のみが成長し、しかもゆっくりと大きく成長する
。 発明者の実験において、アニ−ル温度６００℃、アニ−
ル時間１６時間で固相成長させることにより２μｍ以上
の大粒径シリコン薄膜が得られている。図１（ｂ）にお
いて、１−３は固相成長シリコン薄膜を示している。

【００１３】次に、前記固相成長シリコン薄膜をフォト
リソグラフィ法によって図１（ｃ）に示されているよう
に島状にパタ−ニングする。１−４はＮｃｈ薄膜トラン
ジスタを形成するシリコン膜、１−５はＰｃｈ薄膜トラ
ンジスタを形成するシリコン膜を示している。

【００１４】次に図１（ｄ）に示されているように、ゲ
−ト酸化膜１−６を形成する。該ゲ−ト酸化膜の形成方
法としてはＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あ
るいはプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あ
るいは高真空蒸着法、あるいはプラズマ酸化法、あるい
は高圧酸化法などのような５００℃以下の低温方法があ
る。該低温方法で成膜されたゲ−ト酸化膜は、熱処理す
ることによってより緻密で界面準位の少ない優れた膜と
なる。非晶質絶縁基板１−１として石英基板を用いる場
合は、熱酸化法によることができる。該熱酸化法にはｄ
ｒｙ酸化法とｗｅｔ酸化法とがあるが、酸化温度は１０
００℃以上と高いが膜質が優れていることからｄｒｙ酸
化法の方が適している。

【００１５】酸化膜形成後、ボロンをチャネルイオン注
入してもよい。これは、Ｎｃｈ薄膜トランジスタのスレ
ッシュホルド電圧がマイナス側にシフトすることを防ぐ
ことを目的としている。前記非晶質シリコン膜のデポ膜
厚が５００〜１５００Å程度の場合は、ボロンのド−ズ
量は１×１０１２〜５×１０１２ｃｍ−２程度が適して
いる。

【００１６】前記非晶質シリコン膜の膜厚が５００Å以
下の薄い場合にはボロンド−ズ量を少なくし、目安とし
ては１×１０１２ｃｍ−２以下にする。また、前記膜厚
が１５００Å以上の厚い場合にはボロンド−ズ量を多く
し、目安としては５×１０１２ｃｍ−２以上にする。

【００１７】次に図１（ｅ）に示されるように、ゲ−ト
電極１−７と１−８を形成する。該ゲ−ト電極材料とし
ては多結晶シリコン薄膜、あるいはモリブデンシリサイ
ド、あるいはアルミニュウムやクロムなどのような金属
膜、あるいはＩＴＯやＳｎＯ２　などのような透明性導
電膜などを用いることができる。成膜方法としては、Ｃ
ＶＤ法、スパッタ法、真空蒸着法、プラズマＣＶＤ法等
の方法があるが、ここでの詳しい説明は省略する。

【００１８】続いて図１（ｆ）に示すように、Ｎｃｈ薄
膜トランジスタとする部分にレジストマスク１−９を形
成し、該レジストマスク１−９と前記ゲ−ト電極１−８
をマスクとしてアクセプタ−型の不純物をイオン注入し
、自己整合的にｐ＋型ソ−ス領域１−１０およびｐ＋型
ドレイン領域１−１１を形成する。前記アクセプタ−型
の不純物としては、ボロン（Ｂ）等を用いる。不純物添
加方法としては、イオン注入法の他に、レ−ザ−ド−ピ
ング法あるいはプラズマド−ピング法などの方法がある
。１−１２で示される矢印はアクセプタ−型不純物のイ
オンビ−ムを表している。前記絶縁性非晶質材料１−１
として石英基板を用いた場合には熱拡散法を使うことが
できる。不純物ド−ズ量は、１×１０１４から１×１０
１７ｃｍ−２程度とする。このような方法によってＰｃ
ｈ薄膜トランジスタを形成する。

【００１９】続いて図１（ｇ）に示すように、前記Ｐｃ
ｈ薄膜トランジスタとする部分にレジストマスク１−１
３を形成し、該レジストマスク１−１３と前記ゲ−ト電
極１−７をマスクとしてドナ−型の不純物をイオン注入
し、自己整合的にｎ＋型ソ−ス領域１−１４およびｎ＋
型ドレイン領域１−１５を形成する。前記ドナ−型の不
純物としては、リン（Ｐ）あるいはひ素（Ａｓ）等を用
いる。１−１６で示される矢印はドナ−型不純物のイオ
ンビ−ムを表している。前記絶縁性非晶質材料１−１と
して石英基板を用いた場合には熱拡散法を使うことがで
きる。不純物ド−ズ量は、１×１０１４から１×１０１
７ｃｍ−２程度とする。このような方法によってＮｃｈ
薄膜トランジスタを形成する。

【００２０】続いて図１（ｈ）に示されるように、層間
絶縁膜１−１７を積層する。該層間絶縁膜材料としては
、酸化膜あるいは窒化膜などを用いる。絶縁性が良好な
らば膜厚はいくらでもよいが、数千Åから数μｍ程度が
普通である。窒化膜の形成方法としては、ＬＰＣＶＤ法
あるいはプラズマＣＶＤ法などが簡単である。反応には
、アンモニアガス（ＮＨ３）とシランガスと窒素ガスと
の混合ガス、あるいはシランガスと窒素ガスとの混合ガ
スなどを用いる。

【００２１】続いて、前記層間絶縁膜の緻密化と前記ソ
−ス領域及びドレイン領域の活性化と結晶性の回復を目
的として活性化アニ−ルを行う。活性化アニ−ルの条件
としては、Ｎ２ガス雰囲気中で８００〜１０００℃程度
に低温化し、アニ−ル時間を２０分〜１時間程度とする
。９００〜１０００℃では２０分程度のアニ−ルで不純
物はかなり活性化される。８００〜９００℃では２０分
から１時間のアニ−ルをする。一方、はじめに５００〜
８００℃で１〜２０時間程度のアニ−ルにより結晶性を
充分に回復させた後、９００〜１０００℃の高温で活性
化させるという２段階活性化アニ−ル法も効果がある。 また、赤外線ランプやハロゲンランプを用いたＲＴＡ（
Ｒａｐｉｄ　　Ｔｈｅｒｍａｌ　　Ａｎｎｅａｌｉｎｇ
）法も効果がある。さらには、レ−ザ−ビ−ム等を用い
たレ−ザ−活性化法を利用することも効果がある。

【００２２】次に、水素プラズマ法、あるいは水素イオ
ン注入法、あるいはプラズマ窒化膜からの水素の拡散法
などの方法で水素イオンを導入すると，結晶粒界に存在
するダングリングボンドや、ゲ−ト酸化膜界面などに存
在する欠陥や、ソ−ス、ドレイン部とチャネル部との接
合部に存在する欠陥が不活性化される。この様な水素化
工程は、層間絶縁膜１−１７を積層する前におこなって
もよい。または、後に述べる、ソ−ス電極とドレイン電
極を形成してから前記水素化工程を行ってもよい。

【００２３】次に図１（ｉ）に示すように、前記層間絶
縁膜１−１７びゲ−ト絶縁膜１−６にコンタクトホ−ル
を形成し、コンタクト電極を形成しソ−ス電極１−１８
およびドレイン電極１−１９とする。該ソ−ス電極及び
ドレイン電極は、アルミニュウムあるいはクロムなどの
金属材料で形成する。この様にして薄膜トランジスタが
形成される。

【００２４】

【発明の効果】以上説明したように、Ｐｃｈ薄膜トラン
ジスタのソ−ス、ドレイン領域はボロンのみのイオン注
入のよって作成し、Ｎｃｈ薄膜トランジスタのソ−ス、
ドレイン領域はリンのみのイオン注入によって作成する
ので、活性化アニ−ル温度を１０００℃以下に低温化し
ても薄膜トランジスタのオフ電流が極めて小さくなる。 しかも、長くても１時間という従来技術と比べても非常
に短いアニ−ル時間でオフ電流の低減が実現されるとい
う大きな効果があるものである。

【００２５】図２と図３に、発明者が実験した結果を示
して本発明の効果を説明する。図２は、活性化アニ−ル
１０００℃で２０分で作成したＮｃｈ薄膜トランジスタ
の特性図である。チャネル長は６μｍ、チャネル幅は１
０μｍである。横軸はゲ−ト電圧、縦軸はドレイン電流
を示している。測定はドレイン電圧５Ｖでおこなった。 破線はボロンとリンの２元素をイオン注入して作成され
た従来のＮｃｈ薄膜トランジスタのトランジスタカ−ブ
を示している。実線はリンのみをイオン注入して作成さ
れた本発明のＮｃｈ薄膜トランジスタのトランジスタカ
−ブを示している。本発明によりオフ電流が１桁以上も
低減している。しかも、オン電流はまったく減少してい
ない。

【００２６】図３は、活性化アニ−ル９００℃１時間で
作成したＮｃｈ薄膜トランジスタの特性図である。チャ
ネル長は６μｍ、チャネル幅は１０μｍである。横軸は
ゲ−ト電圧、縦軸はドレイン電流を示している。測定は
ドレイン電圧５Ｖでおこなった。破線はボロンとリンの
２元素をイオン注入して作成された従来のＮｃｈ薄膜ト
ランジスタのトランジスタカ−ブを示している。実線は
リンのみをイオン注入して作成された本発明のＮｃｈ薄
膜トランジスタのトランジスタカ−ブを示している。従
来技術では、９００℃１時間の活性化アニ−ルではＮｃ
ｈ薄膜トランジスタはほとんど活性化されずトランジス
タになっていなかった。それに対して本発明によると９
００℃１時間のアニ−ルによって充分に活性化されるこ
とがわかる。また、図２の結果と比べると活性化アニ−
ル温度を９００℃に低温化することによってさらにオフ
電流を低減できることがわかった。本発明のように１元
素のみのイオン注入によってオフ電流が低下したのは、
２元素がイオン注入されていた従来技術に比較してイオ
ン衝撃による多結晶シリコン薄膜に対するダメ−ジが減
少したことが原因だと考えられる。また、活性化アニ−
ル温度を９００℃に低温化したことによってオフ電流が
低下したのは、従来に比べて低温でゆっくりと結晶性の
回復が行われたために、ソ−ス、ドレイン領域内の欠陥
あるいはソ−ス、ドレイン領域とチャネル部との接合面
の欠陥が低減したことが原因だと考えられる。

【００２７】２０分〜１時間という非常に短時間でソ−
ス、ドレイン領域の充分な活性化と結晶性の回復を実現
できるので、薄膜トランジスタを作成する場合の工程時
間の短縮化、及びスル−プットの向上、ひいてはコスト
ダウンに対して本発明は極めて大きな効果がある。

【００２８】非晶質絶縁基板上に結晶性の優れたシリコ
ン薄膜を作製することが可能になったのでＳＯＩ技術の
発展に大きく寄与するものである。優れたシリコン薄膜
が得られるのにかかわらずコストアップとはならない。

【００２９】本発明によって得られた薄膜トランジスタ
を作成すると、優れた特性が得られる。従来に比べて、
薄膜トランジスタのＯＦＦ電流は小さくなる。またスレ
ッシュホルド電圧も小さくなりトランジスタ特性が大き
く改善される。ＮチャネルとＰチャネルとの特性の不釣
合いさも改善される。

【００３０】非晶質絶縁基板上に優れた特性の薄膜トラ
ンジスタを作製することが可能となるので、ドライバ−
回路を同一基板上に集積したアクティブマトリクス基板
に応用した場合にも十分な高速動作が実現される。さら
に、電源電圧の低減、消費電流の低減、信頼性の向上に
対して大きな効果がある。また、６００℃以下の低温プ
ロセスによる作製も可能なので、アクティブマトリクス
基板の低価格化及び大面積化に対してもその効果は大き
い。

【００３１】本発明を、光電変換素子とその走査回路を
同一チップ内に集積した密着型イメ−ジセンサ−に応用
した場合には、読み取り速度の高速化、高解像度化、さ
らに階調をとる場合に非常に大きな効果をうみだす。高
解像度化が達成されるとカラ−読み取り用密着型イメ−
ジセンサ−への応用も容易となる。もちろん電源電圧の
低減、消費電流の低減、信頼性の向上に対してもその効
果は大きい。また低温プロセスによって作製することが
できるので、密着型イメ−ジセンサ−チップの長尺化が
可能となり、一本のチップでＡ４サイズあるいはＡ３サ
イズの様な大型ファクシミリ用の読み取り装置を実現で
きる。従って、センサ−チップの二本継ぎのような手数
がかかり信頼性の悪い技術を回避することができ、実装
歩留りも向上される。

【００３２】石英基板やガラス基板だけではなく、サフ
ァイア基板（Ａｌ２Ｏ３）あるいはＭｇＯ・Ａｌ２Ｏ３
，ＢＰ，ＣａＦ２等の結晶性絶縁基板も用いることがで
きる。

【００３３】以上薄膜トランジスタを例として説明した
が、バイポ−ラトランジスタあるいはヘテロ接合バイポ
−ラトランジスタなど薄膜を利用した素子に対しても、
本発明を応用することができる。また、三次元デバイス
のようなＳＯＩ技術を利用した素子に対しても、本発明
を応用することができる。

【００３４】固相成長法を例にとって本発明について説
明したが、本発明は固相成長法ばかりではなく、ＬＰＣ
ＶＤ法やその他の方法で成膜したｐｏｌｙ−Ｓｉ薄膜を
利用して薄膜半導体装置を作成する場合にも応用するこ
とができる。また、一般的なＭＯＳ型半導体装置にも応
用することができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す薄膜トランジスタの工程
断面図である。

【図２】本発明の効果を示すＮｃｈ薄膜トランジスタの
特性図である。

【図３】本発明の効果を示すＮｃｈ薄膜トランジスタの
特性図である。

【図４】従来の薄膜トランジスタの製造方法を示す工程
断面図である。ただし、ソ−ス、ドレイン領域の形成工
程から、活性化アニ−ル工程までを示している。

【符号の説明】 １−　　９　　レジストマスク １−１０　　ｐ＋ソ−ス領域 １−１１　　ｐ＋ドレイン領域 １−１３　　レジストマスク １−１４　　ｎ＋ソ−ス領域 １−１５　　ｎ＋ドレイン領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　絶縁性非晶質材料上に形成されたソ−
   ス、ドレイン領域を有する絶縁ゲ−ト型薄膜半導体装置
   の製造方法に於て、［ａ］　　アクセプタ−型の不純物
   の内の一元素のみをイオン注入して、Ｐチャネル薄膜半
   導体装置のソ−ス、ドレイン領域を形成する工程、［ｂ
   ］　　ドナ−型の不純物の内の一元素のみをイオン注入
   して、Ｎチャネル薄膜半導体装置のソ−ス、ドレイン領
   域を形成する工程、［ｃ］　　窒素雰囲気中において、
   アニ−ル温度８００〜１０００℃、アニ−ル時間２０分
   〜１時間の活性化アニ−ルにより、前記ソ−ス、ドレイ
   ン領域を活性化させると共に、結晶性を回復させる工程
   を少なくとも有することを特徴とする薄膜半導体装置の
   製造方法。