KR930009078A - 불휘발성 반도체 메모리 및 그 제조 방법 - Google Patents

불휘발성 반도체 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR930009078A
KR930009078A KR1019920019520A KR920019520A KR930009078A KR 930009078 A KR930009078 A KR 930009078A KR 1019920019520 A KR1019920019520 A KR 1019920019520A KR 920019520 A KR920019520 A KR 920019520A KR 930009078 A KR930009078 A KR 930009078A
Authority
KR
South Korea
Prior art keywords
gate electrode
floating gate
layer
nonvolatile semiconductor
control gate
Prior art date
Application number
KR1019920019520A
Other languages
English (en)
Other versions
KR0124500B1 (ko
Inventor
준이찌 미야모또
구니요시 요시까와
기요미 나루께
Original Assignee
사또 후미오
가부시끼 가이샤도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼 가이샤도시바 filed Critical 사또 후미오
Publication of KR930009078A publication Critical patent/KR930009078A/ko
Application granted granted Critical
Publication of KR0124500B1 publication Critical patent/KR0124500B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

플로팅 게이트(43)은 반도체 기판(40)내에 형성되는 소오스와 드레인 영역(41, 42)사이의 채널 영역상에 제1게이트 절연막(44)를 경유하여 형성된다. 제어 게이트(45)는, 제2게이트 절연막(46)을 사이에 두고 플로팅 게이트(43)상에 형성된다. 저불순물 농도 반도체 영역(45a)는 플로팅 게이트(43)과 면하는 제어게이트(45)의 측상에 형성된다. 소거시에, 공핍층(45b)는 이 저불순물 농도 영역(45a)내에 생성되고 제어게이트(45)와 플로팅 게이트(43) 사잉의 캐패시턴스를 감소시킴으로써 소거 시간에 대해 소거 특성을 더운 포함시킨다.

Description

불휘발성 반도체 메모리 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도 및 제7도는 본 발명의 제1실시예에 따른 메모리 셀의 기능을 설명하는 도면.
제8도는 본 발명의 제1실시예에 따른 메모리 셀의 제어 게이트와 플로팅 게이트 사이에 형성된 캐패시턴스의 변화 곡선을 도시한 도면.
제9(a)도, 제9(b)도 및 제9(c)도는 본 발명의 제1실시예를 제조하는 단계를 도시한 단면도.

Claims (22)

  1. 주요 표면을 갖고 있는 제1도전형의 반도체 기판(40), 주요표면상에 형성된 제2도전형의 소오스 영역(41), 소오스 영역(41)과 떨어져 주요 표면상에 형성된 제2도전형의 드레인 영역(42), 소오스 영역(41)과 드레인 영역(42) 사이의 채널 영역, 채널 영역 상에 형성되어 기판(40)과 전기적으로 분리된 플로팅 게이트 전극(43) 및 플로팅 게이트 전극(43)상에 형성되어 플로팅 게이트 전극(43)과 분리된 제어 게이트 전극(45)를 포함하고, 제어 게이트 전극(45)는 전압이 소오스 영역(41)과 제어 게이트 전극(45)사이에 인가될 때 플로팅 게이트 전극(43)과 제어 게이트 전극(45) 사이의 캐패시터를 감소시키는 수단(45a)를 갖고 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  2. 제1항에 있어서, 제어 게이트 전극(45)는 제1도전형의 다결정 실리콘으로 형성되고, 감소 수단(45a)는 플로팅 게이트 전극(43)과 면하는 제어 게이트 전극(45)측에 형성된 공핍층(45b)를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  3. 제2항에 있어서, 제어 게이트 전극(45)의 불순물 농도가 1×1020㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  4. 제3항에 있어서, 제어 게이트 전극(45)의 불순물 농도가 1×1019㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  5. 제2항에 있어서, 제어 게이트 전극(45)의 저항을 감소시키는 수단(48)을 더 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  6. 제5항에 있어서, 저항 감소 수단(48)이 제어 게이트 전극(45)와 접촉한 금속층(48)을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  7. 제6항에 있어서, 제어 게이트 전극(45)가 캐패시턴스 감소 수단(45a)와 금속층(48) 사이에 쇼트키 장벽의 형성을 방지하기 위한 수단(29)를 더 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  8. 제2항에 있어서, 제어 게이트 전극(45)가 플로팅 게이트 전극측 및 이 플로팅 게이트 전극측 상에 배치된상부측을 포함하고, 플로팅 게이트 전극측의 불순물 농도가 상부측의 불순물 농도보다 낮은 것을 특징으로 하는 불휘발성 반도체 메모리.
  9. 제8항에 있어서, 플로팅 게이트 전극측의 불순물 농도가 1×1020㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  10. 제9항에 있어서, 플로팅 게이트 전극측의 불순물 농도가 1×1019㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  11. 주요 표면을 갖고 있는 제1도전형의 반도체 기판(50), 주요 표면 상에 형성된 제2도전형의 소오스 영역(51), 소오스 영역(51)과 떨어져 주요 표면상에 형성된 제2도전형의 드레인 영역(52), 소오스 영역(51)과 드레인 영역(52) 사이의 채널 영역, 채널 영역 상에 형성되어 기판(50), 소오스 영역(51) 및 드레인 영역(52)와 전기적으로 분리된 플로팅 게이트 전극(53) 및 플로팅 게이트 전극(53)상에 형성되어 플로팅 게이트 전극(53)과 분리된 제어 게이트 전극(55)를 포함하고, 플로팅 게이트 전극(53)은 전압이 소오스 영역(51)과 제어 게이트 전극(55) 사이에 인가될 때 플로팅 게이트 전극(53)과 제어 게이트 전극(55) 사이의 캐패시턴스를 감소시키는 수단(53a)을 갖고 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  12. 제11항에 있어서, 플로팅 게이트 전극(53)은 제2도전형의 다결정 실리콘으로 형성되고, 감소 수단(53a)는 제어 게이트 전극(55)와 면하는 플로팅 게이트 전극(53)측에 형성된 공핍층을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리.
  13. 제12항에 있어서, 플로팅 게이트 전극(53)의 불순물 농도가 1×1020㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  14. 제13항에 있어서, 플로팅 게이트 전극측의 불순물 농도가 1×1019㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  15. 제12항에 있어서, 플로팅 게이트 전극(53)이 플로팅 채널측 및 이 채널측 상에 배치된 상부측을 포함하고, 상부측의 불순물 농도가 채널측의 불순물 농도보다 낮은 것을 특징으로 하는 불휘발성 반도체 메모리.
  16. 제15항에 있어서, 상부측의 불순물 농도가 1×1020㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  17. 제16항에 있어서, 상부측의 불순물 농도가 1×1019㎝-3이하인 것을 특징으로 하는 불휘발성 반도체 메모리.
  18. 주요 표면을 갖고 있는 제1도전형의 반도체 기판, 주요 표면 상에 형성된 제2도전형의 소오스 영역, 소오스 영역과 떨어져 주요 표면 상에 형성된 제2도전형의 드레인 영역, 소오스 영역과 드레인 영역 사이의 채널 영역, 채널 영역 상에 형성된 제1절연막, 제1절연막 상에 형성된 플로팅 게이트 전극, 플로팅 게이트 전극 상에 형성된 제2절연막, 및 제2절연막 상에 형성된 제어 게이트 전극을 포함하는 불휘발성 반도체 메모리를 동작시키는 방법에 있어서, 제1절연막 및 제2절연막 양단에 전압을 인가하는 단계 및 제2절연막과 접촉한 플로팅 게이트 전극 및 제어 게이트 전극 중의 한 전극내의 공핍층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 각각 제2도전형의 소오스 및 드레인 영역을 갖고 있는 이 소오스와 드레인 영역 사이의 채널 영역을 갖고 있는 제1도전형의 반도체 기판을 준비하는 단계, 제1절연막을 채널 영역 상에 형성하는 단계, 플로팅 게이트를 전극을 제1절연막 상에 형성하는 단계, 제2절연막을 플로팅 게이트 전극 상에 형성하는 단계, 다결정 실리콘층을 제2절연막 상에 형성하는 단계 및 제2절연막과 접촉한 하부층 및 이 하부층보다 높은 불순물 농도를 갖고 있는 상부층을 갖는 제어 게이트 전극을 형성하기 위해 다결정 실리콘층을 이온 주입시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 제조방법.
  20. 제19항에 있어서, 다결정층을 형성하는 단계가 제1도전형으로 이루어질 다결정층을 형성하는 부단계를 포함하는 것을 특징으로 하는 방법.
  21. 각각 제2도전형인 소오스 및 드레인 영역을 갖고 있고, 이 소오스와 드레인 영역 사이에 채널 영역을 갖고 있는 제1도전형의 반도체 기판을 준비하는 단계, 제1절연막을 채널 영역 상에 형성하는 단계, 다결정 실리콘층을 제1절연막 상에 형성하는 단계, 제1절연막과 접촉한 하부층 및 이 하부층보다 낮은 불순물 농도를 갖고 있는 상부층을 갖는 플로팅 게이트 전극을 형성하기 위해 다결정 시리콘층을 이온 주입시키는 단계, 제2절연막을 플로팅 게이트 전극의 상부층 상에 형성하는 단계 및 제어 게이트 전극을 제2절연막 상에 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 제조방법.
  22. 제21항에 있어서, 다결정층을 형성하는 단계가 제2도전형으로 이루어질 다결정층을 형성하는 부단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019520A 1991-10-24 1992-10-23 불휘발성 반도체 메모리 및 그 제조 방법 KR0124500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3303830A JP2951082B2 (ja) 1991-10-24 1991-10-24 半導体記憶装置およびその製造方法
JP91-303830 1992-10-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030617A Division KR100271341B1 (ko) 1991-10-24 1997-07-02 불휘발성 반도체 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR930009078A true KR930009078A (ko) 1993-05-22
KR0124500B1 KR0124500B1 (ko) 1997-12-11

Family

ID=17925826

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019920019520A KR0124500B1 (ko) 1991-10-24 1992-10-23 불휘발성 반도체 메모리 및 그 제조 방법
KR1019970030617A KR100271341B1 (ko) 1991-10-24 1997-07-02 불휘발성 반도체 메모리 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019970030617A KR100271341B1 (ko) 1991-10-24 1997-07-02 불휘발성 반도체 메모리 및 그 제조 방법

Country Status (5)

Country Link
US (1) US5365098A (ko)
EP (1) EP0539184B1 (ko)
JP (1) JP2951082B2 (ko)
KR (2) KR0124500B1 (ko)
DE (1) DE69218878T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466187B1 (ko) * 2002-05-17 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469362B2 (ja) * 1994-08-31 2003-11-25 株式会社東芝 半導体記憶装置
JP3008812B2 (ja) * 1995-03-22 2000-02-14 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
KR100311486B1 (ko) * 1995-11-23 2002-08-17 현대반도체 주식회사 반도체메모리장치및그의제조방법
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
US6229148B1 (en) * 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
JPH1168105A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp 半導体装置
EP0969507B1 (en) 1998-06-30 2006-11-15 STMicroelectronics S.r.l. EEPROM memory cell manufacturing method
US6867459B2 (en) * 2001-07-05 2005-03-15 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
KR100953066B1 (ko) * 2003-06-30 2010-04-13 주식회사 하이닉스반도체 플래쉬 메모리 셀
US8389366B2 (en) 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
US8587036B2 (en) * 2008-12-12 2013-11-19 Ememory Technology Inc. Non-volatile memory and fabricating method thereof
JP2010147241A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153167A (ja) * 1984-01-20 1985-08-12 Matsushita Electronics Corp 半導体集積回路
JPS61163660A (ja) * 1985-01-14 1986-07-24 Seiko Epson Corp 半導体記憶素子
JPS61190981A (ja) * 1985-02-20 1986-08-25 Casio Comput Co Ltd 半導体装置
US4947221A (en) * 1985-11-29 1990-08-07 General Electric Company Memory cell for a dense EPROM
JPS63255964A (ja) * 1987-04-14 1988-10-24 Toshiba Corp 半導体装置
JPS63255972A (ja) * 1987-04-14 1988-10-24 Toshiba Corp 半導体装置の製造方法
JPS6437878A (en) * 1987-08-03 1989-02-08 Nec Corp Nonvolatile semiconductor storage device
DE68923301D1 (de) * 1988-02-17 1995-08-10 Fujitsu Ltd Halbleiteranordnung mit einer dünnen isolierenden Schicht.
JPH0752774B2 (ja) * 1988-04-25 1995-06-05 日本電気株式会社 半導体装置
JPH025422A (ja) * 1988-06-24 1990-01-10 Hitachi Ltd 半導体装置
JPH02110977A (ja) * 1988-10-20 1990-04-24 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466187B1 (ko) * 2002-05-17 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 셀

Also Published As

Publication number Publication date
KR19990008586A (ko) 1999-02-05
KR0124500B1 (ko) 1997-12-11
EP0539184A3 (en) 1993-08-11
US5365098A (en) 1994-11-15
EP0539184B1 (en) 1997-04-09
JP2951082B2 (ja) 1999-09-20
DE69218878D1 (de) 1997-05-15
EP0539184A2 (en) 1993-04-28
DE69218878T2 (de) 1997-09-04
JPH05121755A (ja) 1993-05-18
KR100271341B1 (ko) 2000-11-01

Similar Documents

Publication Publication Date Title
US4661833A (en) Electrically erasable and programmable read only memory
US5471081A (en) Semiconductor device with reduced time-dependent dielectric failures
US4404577A (en) Electrically alterable read only memory cell
US4364073A (en) Power MOSFET with an anode region
KR970053979A (ko) 개선된 트랜지스터 셀을 포함하는 플래시 메모리 및 그 메모리를 프로그래밍하는 방법
KR870010592A (ko) 박막 산화물 퓨우즈
KR950015763A (ko) 불휘발성 반도체기억장치
US4454524A (en) Device having implantation for controlling gate parasitic action
KR950015799A (ko) 플래시메모리 및 그 제조방법
KR960002855A (ko) 강유전체 메모리장치
US6195292B1 (en) Semiconductor memory with floating gate type FET
GB1447849A (en) Stabilized semiconductor devices and method of making same
KR930009078A (ko) 불휘발성 반도체 메모리 및 그 제조 방법
TW200614419A (en) Semiconductor devices including high-k dielectric materials and methods of forming the same
GB2089118A (en) Field-effect semiconductor device
US6894340B2 (en) Non-volatile semiconductor memory cell utilizing poly-edge discharge
KR910001886A (ko) 반도체장치와 그 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR940020576A (ko) 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction)
KR880011929A (ko) 반도체 기억장치
US4233616A (en) Semiconductor non-volatile memory
KR900013652A (ko) 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치
KR970024313A (ko) 불휘발성 반도체기억장치 및 그 제조방법(nonvolatile semiconductor memory device and method of manufacturing the same)
KR920022534A (ko) 스태틱(static)형 반도체 기억 장치, 전계 효과 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee