JPH0268965A - ポリシリコン薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はポリシリコン層を活性層として提供する薄膜ト
ランジスタに係シ、特に該トランジスタの動作中に流れ
るドレイン電流のリークを低減するように構成したもの
に関する。

〔従来の技術〕

近年、フラットパネルデイスプレィやイメージセンサの
高解像度化に伴い、高速度でスイッチングする薄膜トラ
ンジスタに対する要求が特に高まっている。

従来、薄膜トランジスタとしてはアモルファス・シリコ
ン薄膜トランジスタがスイッチング素子として用いられ
ている。しかし、これ紘、材料自身の持つ、高々１−／
■・ｓｅｃ　、程度の低い移動度のため、そのスイッチ
ング速度は遅く、高解像度化には限界があった。

一方、ポリシリコン薄膜トランジスタは、１０〜Ｉ　Ｑ
　Ｏｃ＋ｌ／Ｖ・ｓｅｃ、の高移動度を有するため、駆
動電流を大きくとれ、高速スイッチングを可能にする。

そのため、スイッチング素子としてばかりでなく、走査
回路等の周辺回路までもポリシリコン薄膜トランジスタ
を用いて構成しようという試みもなされている。

しかし、ポリシリコン薄膜トランジスタには。

トランジスタの動作中、即ちドレイン電圧の増加につれ
て、リーク電流が増加するという問題点があった。

第６図にリーク電流（即ちドレイン電流）のドレイン電
圧（ＶＤ）依存性を示すと２図から明らかな如＜　ＶＤ
Ｉ　＜　ＶＤ２　＜　ＶＤ３の関係を有するドレイン電
圧（ＶＤ）に対して、ドレイン電流（ＩＤ　）は増加し
ている。これは薄膜トランジスタの動作中にドレイン電
極近傍に大きな電界がかかり、この電界によって電子が
注入される電界放射（ｆｉｅｌｄｅｍｉｓｓｉｏｎ　　
）と考えられる（例えばＩ　ＥＥＥＴｒａｎｓ、　Ｅｌ
ｅｃｔｒｏｎ　Ｄｅｖｉｃｅ、　ＥＤ−３２、Ｎａ９　
、　Ｉ）ｐ１８７８〜１８８４　、１９８５年参照）０ そこで、従来、オフセット・ゲート構造を用いることに
よって、ゲート電圧を印加した場合のドレイン電極近傍
の電界を緩和し、リーク電流を低減する試みが報告され
ている（例えば、ＩＥＥＢＥｌｅｃｔｒｏｎ　Ｄｅｖｉ
ｃｅ　Ｌｅｔｔｅｒｓ、ＥＤＬ−８、Ｎｕ　９　。

ｐｐ４２５〜４２７．１９８６年参照）Ｏｎ−チャネル
のポリシリコン薄膜トランジスタのオフセラ）−ゲート
構造の従来例を第７図に示す。第７図において、１１は
基板、１２は下地の絶縁膜、１３はチャネル部、１４は
ゲート酸化膜。

１５はゲート電極、１６はソース領域、１７はドレイン
領域、１８は保護膜、２０はオフセット領域を示し、電
極部は図示省略している。

オフセット領域２０は、ｎ−型の他、イントリンシック
（ノンドープ）でもよいが、このオフセット領域２０の
存在によシ、ドレイン電極近傍に集中する電界を緩和し
、それによってリーク電流の低減を図りている。

〔発明が解決しようとする課題〕

ところが２通常薄膜トランジスタの表面は酸化シリコン
膜、リンドープシリケートガラス（ＰＳＧ）、窒化シリ
コン膜等の保護膜１８で被覆されている。そしてこれら
の保護膜中には予め正電荷等の固定電荷が存在し、その
固定電荷によｐｎ−型のオフセット領域５の表面に負の
電荷、即ち、寄生チャネルが発生するという問題点があ
った０従って２本発明の目的はポリシリコン薄膜トラン
ジスタにおいて、オフセットゲート構造を用いることな
く、リーク電流の低減化を実現することである。

〔課題を解決するための手段および作用〕本発明は、上
記目的を達成するため、ポリシリコン薄膜トランジスタ
のゲート電極に選択的に高濃度に不純物をドープした低
抵抗領域と、不純物をドープしない高抵抗領域を形成し
、前者を実効ゲートとして用い、後者を実効的にオフセ
ット部として作用させるものである。

本発明のゲート構造にすることによシ、不純物をドープ
しない高抵抗ゲート電極部内での電圧降下によシ、その
部分下のポリシリコン層にはチャネルは発生せず、実効
的にオフセット領域が形成される。しかも、保護膜にも
接していないので寄生チャネルも発生しない。

さらにゲート電極とドレイン電極の重なシがあっても両
電極間の電界は弱まシ、素子の安定性に影響を与えるホ
ット拳エレクトロンの発生も回避される。

〔実施例〕

本発明の一実施例を第１図〜第３図によって説明する。

第１図は本発明のｎ−チャネル反転型ポリシリコン薄膜
トランジスタの断面説明図、第２図は本発明のトランジ
スタのゲート電極内の不純物濃度分布図、第３図はこの
実施例のトランジスタの製造工程説明図である。

第１図、第３図において、１は基板、２は下地の絶縁膜
、３はポリシリコン膜、４はゲート絶縁膜、５はゲート
電極、５−１は低抵抗部分＃　５−２は高抵抗部分、６
はソース領域、７はドレイン領域、８は保護膜、９は電
極を示す。

本実施例りｎ−チャネル反転型薄膜トランジスタのゲー
ト電極５は選択的にｎ型不純物を高濃度にドープした低
抵抗部分５−１と、不純物をドープしていない高抵抗部
分（５−２）とから構成される。高濃度にドープした低
抵抗部分５−１が実効ゲート電極として作用してお凱　
ドープしていない高抵抗部分５−２では、ゲート電圧が
印加されても電圧降下により、該部分下のポリシリコン
層（第１図Ａ）ではチャネルが発生せず、実効的にオフ
セット部が形成される。

しかも、ゲート電極とドレイン電極の重なりがあっても
２両電極間の電界は弱まり、素子の安定性に影響を与え
るホットエレクトロンの発生も回避される。

さらにこの構造のオフセット部Ａは保護膜に直接液して
いないので、寄生チャネルの発生もない。

第２図は本実施例のゲート電極内の横方向の不純物濃度
分布を示す。横軸はチャネルと平行にソース側からドレ
イン側への距離、縦軸は不純物濃度を示し１図の実線Ｂ
から明らかな如く、不純物濃度は１０　”　〜ｌ　Ｏ”
　ａ　ｔＯＷＣＣからイントリンシック（真性半導体）
の濃度へと急峻な変化をとっている０ しかし、トランジスタのオン状態におけるドレイン電流
の低下を防ぐため１点線Ｃ（２）如くなだらかな勾配を
与える分布をとることもできる。この構造のゲート電極
では、ドレイン電極に近づくにつれて、ゲート電界は低
下し、チャネル形成は徐々におさえられ、ドレイン電極
近傍の電界緩和が図られる。

第３図によりて本実施例の製造工程を説明する。

（１）！ずシリコン基板１上に下地の絶縁膜として熱酸
化膜２を約１０００Ｘ成長させて、その上に減圧ＣＶＤ
法によシボリシリコン膜３′を約１００ＯＡ堆積した後
、　　８ｉ＋イオン注入によるポリシリコン膜のアモル
ファス化を行つた（第３図（ａ）参照）０ （２）　　次いでＢＦ２＋イオン注入によるチャネル書
ドープを行った後、６００℃３７時間の結晶化アニール
を窒素雰囲気中で行った（第３図（′ｂ）参照）。

（３）ポリシリコン膜３の上にゲート酸化膜４を約１０
０ＯＡ、ポリシリコン膜５′を３００　ＯＡ堆積した。

その後、ゲート電極への選択的ドープを行なう領域を除
く部分を７オトレジスト１１で覆うように７オトリソカ
ａ工をした後、Ｐ４″イオンを注入して選択的に高濃度
にドープした低抵抗部分５−１′と高抵抗部分５−２′
を形成した（第３図（Ｃ）参照）。

（４）　　次にフォトレジスト１１を除去後、別のフォ
トレジスト１２を用いてフォトリソ加工によりゲート電
極５をパターニング形成した（第３図（ｄ）参照）０ （５）フォトレジスト１２をゲート電極にのせたまま、
Ｐ＋イオン注入アニールを行って、ソース領域６．ドレ
イン領域７を形成した（第３図（ｅ）参照）。

（６）次にフォトレジスト１２を除去後、絶縁性保護膜
８を堆積した（第３図（ｆ）参照）。

（７）続いて、フォトリソ加工によシ絶縁性保護膜８に
コンタクト・ホール用の穴あけを行った（第３図（ｇ）
参照）０ （８）　　ソース、ドレイン及びゲート電極へのメタラ
イゼーシ目ンによシ各電極９を形成し、最後に７オーミ
ング・ガス中で、４５０℃３０分間のシンタリングを行
って、ｎ−チャネル反転型ポリシリコン薄膜トランジス
タを得る（第３図（ｈ）参照）。

なお、第３図（ｈ）　の薄膜トランジスタは第１図と同
一の構造である。

本実施例では、ゲート電極への選択ドープの手段として
、イオン注入を用いているが、マスクを用いた熱拡散あ
るいは、マスクレスの手段としてエキシマ・レーザを用
いたレーザ・ドーピングや７オーカ、Ｉｔ、ｍイオンビ
ーＡ　（ｆｏｃｕｓｅｄ　ｉｏｎｂｅａｍ　）を用いた
選択ドーピングも有効である。

また９本実施例では２選択ドープの工程をゲート電極用
のポリシリコン膜５′の堆積直後に行ってイルが、第４
図に示す如く、ソース領域６．ドレイン領域７を形成し
た後、フォトレジスト１１′を用いて選択ドープを行っ
ても良い。

さらに、ゲート電極５中の高濃度にドープした低抵抗部
分５−１は２本実施例の如くソース領域側に形成するも
のに限られるものではなく、第５図に示す如く、高濃度
にドープした低抵抗部分５−１′をゲート電極の中央部
に設け２両側に高抵抗部分５−２．５−２’を配しても
よい。（なお、第５図においては保護膜、電極を図示省
略しである。）また、高濃度にドープした低抵抗部分５
−１は複数個に分割させてもよい。

ゲート電極へのコンタクトは選択的にドープした部分に
のみ形成してもよいし、ドープしていない高抵抗部分に
もまたがって形成してもよい。

本発明はｎ−チャネル反転型薄膜トランジスタについて
説明したが、ｐ−チャネルの場合、蓄積型薄膜トランジ
スタにおいてもドープする不純物を変えるだけで、同様
の構成のものを形成することができるのは云うまでもな
い。

〔発明の効果〕

本発明の構造をとることにより１選択的に不純物をドー
プしていないゲート電極内での電圧降下により、ゲート
電極下のこの部分にはチャンネルが発生せず、実効的に
オフセット部が形成され。

ドレイン電極近傍での電界緩和が実現出来る。さらにこ
のオフセット部は直接保護膜に接していないので、保護
膜中に存在する電荷の影響もうけず。

寄生チャネルの発生がなく、リーク電流の低減化が実現
出来た。

【図面の簡単な説明】

第１図は９本発明の一実施例の構造説明図。 第２図は、ゲート電極内の不純物濃度分布図。 第３図は、一実施例の製造工程説明図。 第４図は、一実施例の他の製造工程説明図。 第５図は２本発明の他の実施例の構造説明図。 第６図は、従来例のドレイン電流−ドレイン電圧関係図
。 第７図は、従来例の構造説明図である。 １・・・基板。 ２・・・下地の絶縁膜。 ３・・・ポリシリコン膜。 ４・・・ゲート絶縁膜。 ５・・・ゲート電極。 ５−１・・・低抵抗部分。 ５−２・・・高抵抗部分。 ・・・ソース領域。 ・・・ドレイン領域。 ・・・保護膜。 ・・・電極。 特許出願人　　富士ゼロックス株式会社代理人弁理士　
　山　谷　晧　榮 第１図 ソース 第２図 ドレイン 第４図 第 図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 絶繊性基板上に形成したポリシリコン薄膜トランジスタ
   において、ゲート電極内部に選択ドープを施こした低抵
   抗部分と、それ以外の高抵抗部分を設けたことを特徴と
   するポリシリコン薄膜トランジスタ。