JPH03211883A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03211883A JPH03211883A JP745190A JP745190A JPH03211883A JP H03211883 A JPH03211883 A JP H03211883A JP 745190 A JP745190 A JP 745190A JP 745190 A JP745190 A JP 745190A JP H03211883 A JPH03211883 A JP H03211883A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- forming
- insulating film
- conductivity type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＳ トランジスタの微細化、高速化を図っ
た半導体装置およびその製造方法に関するものである。
た半導体装置およびその製造方法に関するものである。
従来の技術
従来のこの種の半導体装置およびその製造方法を第２図
に示す。第２図に示すように、Ｐ型シリコン基板２１に
素子分離用のフィールド酸化膜２２を形成した後、熱酸
化により素子形成領域を酸化し、ＣＶＤによってポリシ
リコンを堆積した後、フォトリソグラフィによるレジス
トをマスクに選択的にエツチング除去し、ゲート酸化膜
２３およびポリシリコンゲート電極２４を形成する。そ
の後、低濃度でＮ型不純物をイオン注入しＮ−不純物層
を形成する。つぎにＣＶＤにより酸化膜を堆積した後、
ＲＩＥによりエツチングしポリシリコンゲート電極２４
の側壁にサイドウオールスベーサ２６を形成する。その
後、高濃度でＮ型不純物をイオン注入しＮ”不純物層を
形成する。
に示す。第２図に示すように、Ｐ型シリコン基板２１に
素子分離用のフィールド酸化膜２２を形成した後、熱酸
化により素子形成領域を酸化し、ＣＶＤによってポリシ
リコンを堆積した後、フォトリソグラフィによるレジス
トをマスクに選択的にエツチング除去し、ゲート酸化膜
２３およびポリシリコンゲート電極２４を形成する。そ
の後、低濃度でＮ型不純物をイオン注入しＮ−不純物層
を形成する。つぎにＣＶＤにより酸化膜を堆積した後、
ＲＩＥによりエツチングしポリシリコンゲート電極２４
の側壁にサイドウオールスベーサ２６を形成する。その
後、高濃度でＮ型不純物をイオン注入しＮ”不純物層を
形成する。
発明が解決しようとする課題
このような従来の構成では、ゲート長が短くなると、ド
レイン電界の影響を受けてトランジスタのしきい値電圧
が低下するいわゆるショートチャネル効果ならびにドレ
イン近傍の高電界によって加速された電子の衝突電離に
よって発生した電子がサイドウオールスペーサに注入さ
れ特性劣化を引き起こすＬＤＤ構造特有のホットキャリ
アの問題があった。本発明はこのような問題点を解決す
るもので、ショー・トヂャネル効果ならびにホットキャ
リア効果を低減することを目的としたものである。
レイン電界の影響を受けてトランジスタのしきい値電圧
が低下するいわゆるショートチャネル効果ならびにドレ
イン近傍の高電界によって加速された電子の衝突電離に
よって発生した電子がサイドウオールスペーサに注入さ
れ特性劣化を引き起こすＬＤＤ構造特有のホットキャリ
アの問題があった。本発明はこのような問題点を解決す
るもので、ショー・トヂャネル効果ならびにホットキャ
リア効果を低減することを目的としたものである。
課題を解決するための手段
この問題を解決するために本発明は、半導体基板の素子
形成領域の一部に溝を形成し、溝の側壁に低濃度拡散層
内を形成し、溝内にゲート絶縁膜およびゲート電極を形
成し、溝の上部の素子形成領域表面に高濃度拡散層を形
成したものである。
形成領域の一部に溝を形成し、溝の側壁に低濃度拡散層
内を形成し、溝内にゲート絶縁膜およびゲート電極を形
成し、溝の上部の素子形成領域表面に高濃度拡散層を形
成したものである。
作用
この構成により、ＭＯＳ ）ランシスタのチャネル部分
が溝底部に形成され、ソース、ドレインから分離される
。またソース、ドレインとチャネルの間に低濃度拡散層
が存在し、低濃度拡散層の上までゲート絶縁膜およびゲ
ート電極が存在することとなる。
が溝底部に形成され、ソース、ドレインから分離される
。またソース、ドレインとチャネルの間に低濃度拡散層
が存在し、低濃度拡散層の上までゲート絶縁膜およびゲ
ート電極が存在することとなる。
実施例
第１図（ｄ）に本発明の一実施例による半導体装置の構
成を示す。１１がソース、ドレインとなるＮ＋不純物層
であり、４がゲート酸化膜、９がポリシリコンゲート電
極であり溝に埋め込まれている。８がチャネルとなるＰ
型不純物層である。
成を示す。１１がソース、ドレインとなるＮ＋不純物層
であり、４がゲート酸化膜、９がポリシリコンゲート電
極であり溝に埋め込まれている。８がチャネルとなるＰ
型不純物層である。
チャネル七ソース、ドレインの間には溝の側壁にＮ−不
純物層が設けられている。
純物層が設けられている。
以下に本発明の一実施例による半導体装置の製造方法を
示す。第１図（ａ）において、Ｐ−シリコン基板ｌ上に
フィールド酸化膜２を形成した後、第１図（ｂ）のよう
に素子形成領域の一部をフォトリソグラフィによるレジ
ストをマスクとして選択的にエツチング除去し溝３を形
成する。さらに熱酸化により溝３の底部および側壁を含
む素子形成ｆｒＩ域全面にゲート酸化膜４を形成し、２
回の斜めイオン注入によりＮ型不純物５を溝３の対向す
る２つの側壁に注入し、Ｎ−不純物層６を形成する。次
に、しきい値電圧制御用のＰ型不純物７をイオン注入し
、Ｐ型不純物層８を形成する。その後、第１図（ｄ）に
示す通りＣＶＤにより全面にポリシリコンを堆積し、溝
３を埋め込んだ後、ＲＩＥにより全面エッチバックして
溝３内のみにポリシリコンを残しポリシリコンゲート電
極９を形成し、最後にＮ型不純物１０をイオン注入し溝
３の上部の素子形成領域表面にＮ中不純物層１１を形成
する。
示す。第１図（ａ）において、Ｐ−シリコン基板ｌ上に
フィールド酸化膜２を形成した後、第１図（ｂ）のよう
に素子形成領域の一部をフォトリソグラフィによるレジ
ストをマスクとして選択的にエツチング除去し溝３を形
成する。さらに熱酸化により溝３の底部および側壁を含
む素子形成ｆｒＩ域全面にゲート酸化膜４を形成し、２
回の斜めイオン注入によりＮ型不純物５を溝３の対向す
る２つの側壁に注入し、Ｎ−不純物層６を形成する。次
に、しきい値電圧制御用のＰ型不純物７をイオン注入し
、Ｐ型不純物層８を形成する。その後、第１図（ｄ）に
示す通りＣＶＤにより全面にポリシリコンを堆積し、溝
３を埋め込んだ後、ＲＩＥにより全面エッチバックして
溝３内のみにポリシリコンを残しポリシリコンゲート電
極９を形成し、最後にＮ型不純物１０をイオン注入し溝
３の上部の素子形成領域表面にＮ中不純物層１１を形成
する。
発明の効果
以上のように本発明によれば、ＭＯＳトランジスタのチ
ャネル部分が、溝底部に形成され、ソース、ドレインか
ら分離されるため、ドレイン電界の影響を受けにくく、
ショートチャネル効果が抑制されるという効果、および
低濃度拡散層の存在によって下レイン近傍の電界が緩和
され、さらにＬＤＤ構造のように膜質の劣るサイドウオ
ールが存在せず、低濃度拡散層の上までゲート絶縁膜お
よびゲート電極が存在するためホットキャリアが酸化膜
に注入された時の特性劣化がＬＤＤ構造と比較して小さ
くなるという効果が得られる。
ャネル部分が、溝底部に形成され、ソース、ドレインか
ら分離されるため、ドレイン電界の影響を受けにくく、
ショートチャネル効果が抑制されるという効果、および
低濃度拡散層の存在によって下レイン近傍の電界が緩和
され、さらにＬＤＤ構造のように膜質の劣るサイドウオ
ールが存在せず、低濃度拡散層の上までゲート絶縁膜お
よびゲート電極が存在するためホットキャリアが酸化膜
に注入された時の特性劣化がＬＤＤ構造と比較して小さ
くなるという効果が得られる。
第１図（ａ）〜（ｄ）は本発明の一実施例における半導
体装置の製造方法の工程順断面図、第２図は従来の半導
体装置の製造方法の断面図である。 １・・・・・・Ｐ−型シリコン基板、２・・・・・・フ
ィールド酸化膜、３・・・・・・溝、４・・・・・・ゲ
ート酸化膜、５・・・・・・Ｎ型不純物、６・・・・・
・Ｎ−不純物層、７・・・・・・Ｐ型不純物、８・・・
・・・Ｐ型不純物層、９・・・・・・ポリシリコンゲー
ト電極、１０・・・・・・Ｎ型不純物、１２・・・・・
・Ｎ＋不純物層、２１・・・・・・Ｐ型シリコン基板、
２２・・・・・・フィールド酸化膜、２３・・・・・・
ゲート酸化膜、２４・・・・・・ポリシリコンゲート電
極、２５・・・・・・Ｎ−不純物層、２６・・・・・・
サイドウオールスペーサ、２７・・・・・・Ｎ十不純物
層。
体装置の製造方法の工程順断面図、第２図は従来の半導
体装置の製造方法の断面図である。 １・・・・・・Ｐ−型シリコン基板、２・・・・・・フ
ィールド酸化膜、３・・・・・・溝、４・・・・・・ゲ
ート酸化膜、５・・・・・・Ｎ型不純物、６・・・・・
・Ｎ−不純物層、７・・・・・・Ｐ型不純物、８・・・
・・・Ｐ型不純物層、９・・・・・・ポリシリコンゲー
ト電極、１０・・・・・・Ｎ型不純物、１２・・・・・
・Ｎ＋不純物層、２１・・・・・・Ｐ型シリコン基板、
２２・・・・・・フィールド酸化膜、２３・・・・・・
ゲート酸化膜、２４・・・・・・ポリシリコンゲート電
極、２５・・・・・・Ｎ−不純物層、２６・・・・・・
サイドウオールスペーサ、２７・・・・・・Ｎ十不純物
層。
Claims (2)
- （１）一導電型半導体基板の素子形成領域の一部に形成
した溝と、前記溝の底部および側壁に形成されたゲート
絶縁膜と、前記溝の対向する２つの側壁に形成した低濃
度逆導電型領域と、前記ゲート絶縁膜に接し前記溝内に
埋め込まれたゲート電極と、前記溝の上部の前記素子形
成領域表面に形成した高濃度逆導電型領域を備えたこと
を特徴とする半導体装置。 - （２）一導電型半導体基板の素子形成領域の一部をエッ
チング除去して溝を形成する工程と、前記溝の底部およ
び側壁にゲート絶縁膜を形成する工程と、前記溝の対向
する２つの側壁に低濃度逆導電型領域を形成する工程と
、前記ゲート絶縁膜に接し前記溝内に伝導体を埋め込み
ゲート電極を形成する工程と、前記溝の上部の前記素子
形成領域表面に高濃度逆導電型領域を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP745190A JPH03211883A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP745190A JPH03211883A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211883A true JPH03211883A (ja) | 1991-09-17 |
Family
ID=11666193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP745190A Pending JPH03211883A (ja) | 1990-01-17 | 1990-01-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211883A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598171B1 (ko) * | 2004-06-22 | 2006-07-10 | 주식회사 하이닉스반도체 | 함몰형 트랜지스터의 제조 방법 |
| KR100923033B1 (ko) * | 2006-09-26 | 2009-10-22 | 샤프 가부시키가이샤 | 고내압 트렌치 ｍｏｓ 트랜지스터 및 그 제조 방법 |
-
1990
- 1990-01-17 JP JP745190A patent/JPH03211883A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598171B1 (ko) * | 2004-06-22 | 2006-07-10 | 주식회사 하이닉스반도체 | 함몰형 트랜지스터의 제조 방법 |
| KR100923033B1 (ko) * | 2006-09-26 | 2009-10-22 | 샤프 가부시키가이샤 | 고내압 트렌치 ｍｏｓ 트랜지스터 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US7060574B2 (en) | Buried channel type transistor having a trench gate and method of manufacturing the same | |
| JP2835216B2 (ja) | 半導体装置の製造方法 | |
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS62229976A (ja) | 半導体装置およびその製造方法 | |
| US6605843B1 (en) | Fully depleted SOI device with tungsten damascene contacts and method of forming same | |
| KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
| US7071068B2 (en) | Transistor and method for fabricating the same | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH06310718A (ja) | Ｍｏｓｆｅｔ素子の製造方法 | |
| JPS61255069A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH03211883A (ja) | 半導体装置およびその製造方法 | |
| US6579765B1 (en) | Metal oxide semiconductor field effect transistors | |
| KR100263475B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| JPH0818042A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0666326B2 (ja) | 半導体装置およびその製造方法 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JPH09186322A (ja) | 半導体デバイス及びその製造方法 | |
| JPH04306881A (ja) | 半導体装置およびその製造方法 | |
| JPH03211884A (ja) | 半導体装置およびその製造方法 | |
| JP2741042B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0521789A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2006190823A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP2001015751A (ja) | 電界効果トランジスタ |