JP3141165B2 - Ｒｏｍ構成の照合方法 - Google Patents
Ｒｏｍ構成の照合方法Info
- Publication number
- JP3141165B2 JP3141165B2 JP18654891A JP18654891A JP3141165B2 JP 3141165 B2 JP3141165 B2 JP 3141165B2 JP 18654891 A JP18654891 A JP 18654891A JP 18654891 A JP18654891 A JP 18654891A JP 3141165 B2 JP3141165 B2 JP 3141165B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- identification number
- cpu
- stored
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数個のＣＰＵを有す
るマルチＣＰＵシステムのＲＯＭ構成が正常か否かを照
合するＲＯＭ構成の照合方法に関する。
るマルチＣＰＵシステムのＲＯＭ構成が正常か否かを照
合するＲＯＭ構成の照合方法に関する。
【０００２】
【従来の技術】複数種類の制御を同時に平行して行う場
合には、各制御毎にＣＰＵを設け、各々の制御を専用の
ＣＰＵで行うと共に、各ＣＰＵを相互に連結し各制御を
互いに連動して行うマルチＣＰＵシステムが実用化され
ている。このようなマルチＣＰＵシステムでは、各制御
内容をプログラムとしてＲＯＭに予め記憶しておき、該
ＲＯＭを各ＣＰＵに各々セットするように構成されてい
る。そして、上記制御内容を変更する場合には、該変更
する制御を行うＣＰＵにセットされているＲＯＭを、新
たなプログラムが記憶されている別のＲＯＭと交換する
ことにより行う。
合には、各制御毎にＣＰＵを設け、各々の制御を専用の
ＣＰＵで行うと共に、各ＣＰＵを相互に連結し各制御を
互いに連動して行うマルチＣＰＵシステムが実用化され
ている。このようなマルチＣＰＵシステムでは、各制御
内容をプログラムとしてＲＯＭに予め記憶しておき、該
ＲＯＭを各ＣＰＵに各々セットするように構成されてい
る。そして、上記制御内容を変更する場合には、該変更
する制御を行うＣＰＵにセットされているＲＯＭを、新
たなプログラムが記憶されている別のＲＯＭと交換する
ことにより行う。
【０００３】
【発明が解決しようとする課題】上記ＲＯＭの変更に際
し、誤って、制御内容を変更したいＣＰＵにセットされ
ているＲＯＭ以外のものと新たなプログラムが記憶され
ているＲＯＭとを交換した場合には、実際に制御を実行
し、誤ってセットされたＲＯＭのプログラムに基づく制
御が行われ、ＲＯＭの誤交換による不具合が発生するま
ではこのようなＲＯＭ構成の異常を発見しにくいという
問題があった。
し、誤って、制御内容を変更したいＣＰＵにセットされ
ているＲＯＭ以外のものと新たなプログラムが記憶され
ているＲＯＭとを交換した場合には、実際に制御を実行
し、誤ってセットされたＲＯＭのプログラムに基づく制
御が行われ、ＲＯＭの誤交換による不具合が発生するま
ではこのようなＲＯＭ構成の異常を発見しにくいという
問題があった。
【０００４】そこで本発明は、上記の問題点に鑑み、マ
ルチＣＰＵシステムのＲＯＭ構成を、実際に制御を実行
する前に自動的に正常か否かを判断するＲＯＭ構成の照
合方法を提供することを目的とする。
ルチＣＰＵシステムのＲＯＭ構成を、実際に制御を実行
する前に自動的に正常か否かを判断するＲＯＭ構成の照
合方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、所定の順序で相互に連結された複数個のＣ
ＰＵの各々にセットされる、予めプログラムが記憶され
たＲＯＭの構成が正常か否かを判断するＲＯＭ構成の照
合方法において、上記プログラムと共に、各ＲＯＭに順
次増加する一連の識別番号を記憶させると共に、ＲＯＭ
を交換する場合には交換する最新のＲＯＭにそれまでの
識別番号より大きな識別番号を記憶させ、かつ、最大識
別番号を記憶させるＲＯＭに、各ＲＯＭの識別番号を該
各ＲＯＭをセットすべき各ＣＰＵの連結順位に従った順
位に該各ＲＯＭの識別番号が位置するように並べた数列
を照合データとして記憶させておき、各ＣＰＵに実際に
セットされた各ＲＯＭの識別番号を読み取って、これら
識別番号を該各ＲＯＭがセットされた各ＣＰＵの連結順
位に従った順位に該各ＲＯＭの識別番号が位置するよう
に並べた数列からなる比較データを作成し、この比較デ
ータと照合データとを比較し、両者が一致した場合にＲ
ＯＭ構成が正常であると判断することを特徴とする。
に本発明は、所定の順序で相互に連結された複数個のＣ
ＰＵの各々にセットされる、予めプログラムが記憶され
たＲＯＭの構成が正常か否かを判断するＲＯＭ構成の照
合方法において、上記プログラムと共に、各ＲＯＭに順
次増加する一連の識別番号を記憶させると共に、ＲＯＭ
を交換する場合には交換する最新のＲＯＭにそれまでの
識別番号より大きな識別番号を記憶させ、かつ、最大識
別番号を記憶させるＲＯＭに、各ＲＯＭの識別番号を該
各ＲＯＭをセットすべき各ＣＰＵの連結順位に従った順
位に該各ＲＯＭの識別番号が位置するように並べた数列
を照合データとして記憶させておき、各ＣＰＵに実際に
セットされた各ＲＯＭの識別番号を読み取って、これら
識別番号を該各ＲＯＭがセットされた各ＣＰＵの連結順
位に従った順位に該各ＲＯＭの識別番号が位置するよう
に並べた数列からなる比較データを作成し、この比較デ
ータと照合データとを比較し、両者が一致した場合にＲ
ＯＭ構成が正常であると判断することを特徴とする。
【０００６】
【作用】各ＲＯＭに、プログラムと共に順次増加する一
連の識別番号を記憶させておき、これら各ＲＯＭを本来
セットされる各ＣＰＵの連結順位に従った順位に該各Ｒ
ＯＭの識別番号が位置するように並べた数列を照合デー
タとして予め所定のＲＯＭに記憶させておく。
連の識別番号を記憶させておき、これら各ＲＯＭを本来
セットされる各ＣＰＵの連結順位に従った順位に該各Ｒ
ＯＭの識別番号が位置するように並べた数列を照合デー
タとして予め所定のＲＯＭに記憶させておく。
【０００７】一方、実際にセットされた各ＲＯＭの識別
番号を読み取って、実際に該各ＲＯＭがセットされた各
ＣＰＵの連結順位に従った順位に該各ＲＯＭの識別番号
が位置するように並べた数列からなる比較データを作成
する。
番号を読み取って、実際に該各ＲＯＭがセットされた各
ＣＰＵの連結順位に従った順位に該各ＲＯＭの識別番号
が位置するように並べた数列からなる比較データを作成
する。
【０００８】これらＲＯＭの内、たとえ一部のものでも
セットされるべきＣＰＵ以外のものにセットされていれ
ば、照合データと比較データとが一致しないので、両者
を比較することによりＲＯＭ構成の異常が検知される。
セットされるべきＣＰＵ以外のものにセットされていれ
ば、照合データと比較データとが一致しないので、両者
を比較することによりＲＯＭ構成の異常が検知される。
【０００９】また、比較データを最大識別番号が記憶さ
れるＲＯＭに記憶させることにより、バージョンアップ
等によりＲＯＭを交換する場合には最新のＲＯＭの識別
番号が最大識別番号になり、ＲＯＭ交換後の新たなＲＯ
Ｍ構成を該最新のＲＯＭに記憶させることにより、照合
データがＲＯＭ交換に伴う新たな構成に対応するものに
更新される。
れるＲＯＭに記憶させることにより、バージョンアップ
等によりＲＯＭを交換する場合には最新のＲＯＭの識別
番号が最大識別番号になり、ＲＯＭ交換後の新たなＲＯ
Ｍ構成を該最新のＲＯＭに記憶させることにより、照合
データがＲＯＭ交換に伴う新たな構成に対応するものに
更新される。
【００１０】
【実施例】本発明の実施例について以下に図を用いて説
明する。図において、１１は第１ＣＰＵ、１２は第２Ｃ
ＰＵ、１３は第３ＣＰＵを示し、該各ＣＰＵ１１・１２
・１３は個々に各々の制御を行う。ところで、これらＣ
ＰＵの内、第１ＣＰＵ１１と第２ＣＰＵ１２とは共通の
第１ＲＡＭ２１を介して接続され、第２ＣＰＵ１２と第
３ＣＰＵ１３とは同じく共通の第２ＲＡＭ２２を介して
接続され、各ＣＰＵ１１・１２・１３の制御が相互に連
動するように構成されている。そして、該各ＣＰＵ１１
・１２・１３による制御の内容は各ＣＰＵ１１・１２・
１３の各々にセットされている第１ＲＯＭ３１・第２Ｒ
ＯＭ３２・第３ＲＯＭ３３にプログラムとして記憶され
ている。これらＲＯＭ３１・３２・３３へプログラムを
記憶させるには専用の記憶装置を用いなければならず、
従って、各ＲＯＭ３１・３２・３３は予め他の場所でプ
ログラムを記憶された後、各ＣＰＵ１１・１２・１３が
設置されている場所に運ばれ対応するＣＰＵにセットさ
れる。
明する。図において、１１は第１ＣＰＵ、１２は第２Ｃ
ＰＵ、１３は第３ＣＰＵを示し、該各ＣＰＵ１１・１２
・１３は個々に各々の制御を行う。ところで、これらＣ
ＰＵの内、第１ＣＰＵ１１と第２ＣＰＵ１２とは共通の
第１ＲＡＭ２１を介して接続され、第２ＣＰＵ１２と第
３ＣＰＵ１３とは同じく共通の第２ＲＡＭ２２を介して
接続され、各ＣＰＵ１１・１２・１３の制御が相互に連
動するように構成されている。そして、該各ＣＰＵ１１
・１２・１３による制御の内容は各ＣＰＵ１１・１２・
１３の各々にセットされている第１ＲＯＭ３１・第２Ｒ
ＯＭ３２・第３ＲＯＭ３３にプログラムとして記憶され
ている。これらＲＯＭ３１・３２・３３へプログラムを
記憶させるには専用の記憶装置を用いなければならず、
従って、各ＲＯＭ３１・３２・３３は予め他の場所でプ
ログラムを記憶された後、各ＣＰＵ１１・１２・１３が
設置されている場所に運ばれ対応するＣＰＵにセットさ
れる。
【００１１】ところで、各ＲＯＭ３１・３２・３３にプ
ログラムを記憶させる際に、順次増加する一連の識別番
号をプログラムと共に記憶させ、更に、最大識別番号が
記憶されるＲＯＭ、本実施例の場合には最大識別番号で
ある３が記憶される第３ＲＯＭ３３に照合データを記憶
させておく。該照合データとは、各ＲＯＭ３１・３２・
３３の正規の配列状態を示すもので、図１では各ＲＯＭ
３１・３２・３３が正規の状態にセットされていれば、
各識別番号は左から順に１・２・３となるので、第３Ｒ
ＯＭ３３には予め１−２−３という照合データを記憶さ
せておく。尚、図１において、各ＲＯＭ３１・３２・３
３の上段に識別番号を、下段に照合データを示した。
ログラムを記憶させる際に、順次増加する一連の識別番
号をプログラムと共に記憶させ、更に、最大識別番号が
記憶されるＲＯＭ、本実施例の場合には最大識別番号で
ある３が記憶される第３ＲＯＭ３３に照合データを記憶
させておく。該照合データとは、各ＲＯＭ３１・３２・
３３の正規の配列状態を示すもので、図１では各ＲＯＭ
３１・３２・３３が正規の状態にセットされていれば、
各識別番号は左から順に１・２・３となるので、第３Ｒ
ＯＭ３３には予め１−２−３という照合データを記憶さ
せておく。尚、図１において、各ＲＯＭ３１・３２・３
３の上段に識別番号を、下段に照合データを示した。
【００１２】次に、各ＣＰＵ１１・１２・１３による制
御を開始する前に、図２に示す照合フローを実行する。
ところで本実施例の場合、該照合フローはＣＰＵ１１で
実行するようにプログラムしているので、該照合フロー
が実行されると、まずステップＳ１にて、ＲＯＭ３３の
識別番号である３が一旦ＲＡＭ２２に転送され、ＣＰＵ
１２は該ＲＡＭ２２に転送された３とＲＯＭ３２の識別
番号である２とからなる数列２−３を作成しこれをＲＡ
Ｍ２１へ転送する。次にＣＰＵ１１は該数列２−３を読
み出し、ＲＯＭ３１の識別番号である１をこれに付加し
数列１−２−３とし、これを比較データＮ1としてＲＡ
Ｍ２１に格納する。次のステップＳ２では、各ＲＯＭ３
１・３２・３３に記憶されている識別番号の内、最大識
別番号のＲＯＭ、すなわち第３ＲＯＭ３３に記憶されて
いる照合データＮ2=１−２−３をＲＡＭ２１に転送す
る。そして、ステップＳ３にて上記Ｎ1とＮ2とを比較
し、両者が一致していればステップＳ４に進み、ＲＯＭ
構成は正常であると判断する。一方、各ＲＯＭをセット
する際に誤って、例えば第２ＲＯＭ３２と第３ＲＯＭ３
３とを相互に取り違えてセットした場合には、比較デー
タはＮ1=１−３−２となり、照合データであるＮ2=１−
２−３と一致せず、よってこの場合にはステップＳ５へ
進み、ＲＯＭ構成が異常であると判断する。
御を開始する前に、図２に示す照合フローを実行する。
ところで本実施例の場合、該照合フローはＣＰＵ１１で
実行するようにプログラムしているので、該照合フロー
が実行されると、まずステップＳ１にて、ＲＯＭ３３の
識別番号である３が一旦ＲＡＭ２２に転送され、ＣＰＵ
１２は該ＲＡＭ２２に転送された３とＲＯＭ３２の識別
番号である２とからなる数列２−３を作成しこれをＲＡ
Ｍ２１へ転送する。次にＣＰＵ１１は該数列２−３を読
み出し、ＲＯＭ３１の識別番号である１をこれに付加し
数列１−２−３とし、これを比較データＮ1としてＲＡ
Ｍ２１に格納する。次のステップＳ２では、各ＲＯＭ３
１・３２・３３に記憶されている識別番号の内、最大識
別番号のＲＯＭ、すなわち第３ＲＯＭ３３に記憶されて
いる照合データＮ2=１−２−３をＲＡＭ２１に転送す
る。そして、ステップＳ３にて上記Ｎ1とＮ2とを比較
し、両者が一致していればステップＳ４に進み、ＲＯＭ
構成は正常であると判断する。一方、各ＲＯＭをセット
する際に誤って、例えば第２ＲＯＭ３２と第３ＲＯＭ３
３とを相互に取り違えてセットした場合には、比較デー
タはＮ1=１−３−２となり、照合データであるＮ2=１−
２−３と一致せず、よってこの場合にはステップＳ５へ
進み、ＲＯＭ構成が異常であると判断する。
【００１３】次に、各ＲＯＭが正常にセットされている
状態から、バージョンアップ等により一部制御内容を変
更する一例として、第２ＲＯＭ３２を新たな第４ＲＯＭ
３４に交換する場合について説明する。該第４ＲＯＭ３
４には新たなプログラムと共に、識別番号４と照合デー
タ１−４−３とを記憶させておく。従って、正規に交換
が行われると、比較データはＮ1=１−４−３となり、ま
た該第４ＲＯＭ３４の識別番号が最大になるので照合デ
ータは該第４ＲＯＭ３４に記憶されているＮ2=１−４−
３となり、両者は一致するが、誤って、例えば第３ＲＯ
Ｍ３３と第４ＲＯＭ３４とを交換すると、比較データは
Ｎ1=１−２−４となり照合データであるＮ2=１−４−３
と一致しないのでＲＯＭ構成が異常であると判断し、Ｒ
ＯＭ交換の誤りを発見することができる。
状態から、バージョンアップ等により一部制御内容を変
更する一例として、第２ＲＯＭ３２を新たな第４ＲＯＭ
３４に交換する場合について説明する。該第４ＲＯＭ３
４には新たなプログラムと共に、識別番号４と照合デー
タ１−４−３とを記憶させておく。従って、正規に交換
が行われると、比較データはＮ1=１−４−３となり、ま
た該第４ＲＯＭ３４の識別番号が最大になるので照合デ
ータは該第４ＲＯＭ３４に記憶されているＮ2=１−４−
３となり、両者は一致するが、誤って、例えば第３ＲＯ
Ｍ３３と第４ＲＯＭ３４とを交換すると、比較データは
Ｎ1=１−２−４となり照合データであるＮ2=１−４−３
と一致しないのでＲＯＭ構成が異常であると判断し、Ｒ
ＯＭ交換の誤りを発見することができる。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
は、マルチＣＰＵシステムの各ＣＰＵにセットされるＲ
ＯＭの構成が正常であるか否かを、制御を実行する前に
自動的に判断することができる。
は、マルチＣＰＵシステムの各ＣＰＵにセットされるＲ
ＯＭの構成が正常であるか否かを、制御を実行する前に
自動的に判断することができる。
【図１】 本発明が適用されるマルチＣＰＵシステム
の一例を示す図
の一例を示す図
【図２】 照合の処理内容を示すフロー図
１１ 第１ＣＰＵ １２ 第２ＣＰＵ １３ 第３ＣＰＵ ３１ 第１ＲＯＭ ３２ 第２ＲＯＭ ３３ 第３ＲＯＭ ３４ 第４ＲＯＭ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ１１Ｃ 17/00 Ｇ０６Ｆ 9/06 ４２０Ｓ (72)発明者 古林 実 埼玉県狭山市新狭山１丁目10番地１ ホ ンダエンジニアリング株式会社内 (72)発明者 古賀 英範 埼玉県狭山市新狭山１丁目10番地１ ホ ンダエンジニアリング株式会社内 (56)参考文献 特開 昭58−115696（ＪＰ，Ａ) 特開 昭59−180899（ＪＰ，Ａ) 特開 昭63−145558（ＪＰ，Ａ) 特開 平１−41948（ＪＰ，Ａ) 特開 平２−98720（ＪＰ，Ａ) 特開 平２−230452（ＪＰ，Ａ) 特開 平３−49297（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 G06F 1/00 - 1/18 G06F 11/22 G11C 17/00
Claims (1)
- 【請求項１】 所定の順序で相互に連結された複数個
のＣＰＵの各々にセットされる、予めプログラムが記憶
されたＲＯＭの構成が正常か否かを判断するＲＯＭ構成
の照合方法において、上記プログラムと共に、各ＲＯＭ
に順次増加する一連の識別番号を記憶させると共に、Ｒ
ＯＭを交換する場合には交換する最新のＲＯＭにそれま
での識別番号より大きな識別番号を記憶させ、かつ、最
大識別番号を記憶させるＲＯＭに、各ＲＯＭの識別番号
を該各ＲＯＭをセットすべき各ＣＰＵの連結順位に従っ
た順位に該各ＲＯＭの識別番号が位置するように並べた
数列を照合データとして記憶させておき、各ＣＰＵに実
際にセットされた各ＲＯＭの識別番号を読み取って、こ
れら識別番号を該各ＲＯＭがセットされた各ＣＰＵの連
結順位に従った順位に該各ＲＯＭの識別番号が位置する
ように並べた数列からなる比較データを作成し、この比
較データと照合データとを比較し、両者が一致した場合
にＲＯＭ構成が正常であると判断することを特徴とする
ＲＯＭ構成の照合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18654891A JP3141165B2 (ja) | 1991-07-25 | 1991-07-25 | Ｒｏｍ構成の照合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18654891A JP3141165B2 (ja) | 1991-07-25 | 1991-07-25 | Ｒｏｍ構成の照合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535603A JPH0535603A (ja) | 1993-02-12 |
| JP3141165B2 true JP3141165B2 (ja) | 2001-03-05 |
Family
ID=16190440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18654891A Expired - Fee Related JP3141165B2 (ja) | 1991-07-25 | 1991-07-25 | Ｒｏｍ構成の照合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141165B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014083665A (ja) * | 2012-10-26 | 2014-05-12 | Meitec Corp | 塗装ロボット用保護カバー |
| GB2532658A (en) * | 2013-09-20 | 2016-05-25 | Honda Motor Co Ltd | Protective cover for welding gun |
| US11389258B2 (en) | 2015-06-01 | 2022-07-19 | Covidien Lp | Surgical drape including unrolling mechanism |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW512529B (en) | 2000-06-14 | 2002-12-01 | Infineon Technologies Ag | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor |
-
1991
- 1991-07-25 JP JP18654891A patent/JP3141165B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014083665A (ja) * | 2012-10-26 | 2014-05-12 | Meitec Corp | 塗装ロボット用保護カバー |
| GB2532658A (en) * | 2013-09-20 | 2016-05-25 | Honda Motor Co Ltd | Protective cover for welding gun |
| JP6041994B2 (ja) * | 2013-09-20 | 2016-12-14 | 本田技研工業株式会社 | 溶接ガン用保護カバー |
| US11389258B2 (en) | 2015-06-01 | 2022-07-19 | Covidien Lp | Surgical drape including unrolling mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535603A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274817A (en) | Method for executing subroutine calls | |
| US5764882A (en) | Multiprocessor system capable of isolating failure processor based on initial diagnosis result | |
| JP3141165B2 (ja) | Ｒｏｍ構成の照合方法 | |
| JP2687927B2 (ja) | 外部バスの障害検出方法 | |
| EP0048825A2 (en) | Microprocessor controlled machine | |
| JPH0412863B2 (ja) | ||
| US7814071B2 (en) | Apparatus, system, and method for maintaining dynamic persistent data | |
| EP0452080B1 (en) | System for controlling restoration from failure in a queue structure of control data | |
| US7191359B2 (en) | Fail-safe controller | |
| US5625560A (en) | Production control information processing device | |
| JP3296043B2 (ja) | 車両用電子制御装置 | |
| CN103473153B (zh) | 用于检测微控制器中的潜在故障的方法和系统 | |
| US5206952A (en) | Fault tolerant networking architecture | |
| US5179697A (en) | System for deleting prioritized data stored in second memory after all the data has been successfully transferred to first memory | |
| JPH08287697A (ja) | メモリ装置 | |
| JPH0830517A (ja) | 計装制御装置 | |
| JPS62168229A (ja) | システム構成自動認識処理方法 | |
| JP2000065692A (ja) | メモリの故障診断装置 | |
| JPH0628015A (ja) | プログラマブルコントローラ | |
| JPH0561527A (ja) | テイーチデータの照合方法 | |
| JPH03294954A (ja) | プロセッサ応用装置 | |
| JPS61165140A (ja) | リトライ用セイブデ−タ識別方式 | |
| JPS6132701B2 (ja) | ||
| JPH0564933U (ja) | 電子計算機 | |
| JPH05297901A (ja) | プロセス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |