TW512529B - Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor - Google Patents

Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor Download PDF

Info

Publication number
TW512529B
TW512529B TW090114405A TW90114405A TW512529B TW 512529 B TW512529 B TW 512529B TW 090114405 A TW090114405 A TW 090114405A TW 90114405 A TW90114405 A TW 90114405A TW 512529 B TW512529 B TW 512529B
Authority
TW
Taiwan
Prior art keywords
base
doped
base region
silicon
bipolar transistor
Prior art date
Application number
TW090114405A
Other languages
English (en)
Inventor
Martin Franosch
Herbert Schaefer
Konrad Wolf
Thomas Meister
Reinhard Stengl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW512529B publication Critical patent/TW512529B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

512529 五、發明説明(1 ) 發明背景 發明領域 本發明係有關一種矽雙載子電晶體,電路配置以及矽-雙載子電晶體之製造方法。 相關技術說明 由參考文獻[1 ]已知一種矽雙載子電晶體,這類電路配 置及以及矽-雙載子電晶體之製造方法。 正常的矽雙載子電晶體含有射極、基極、及集極。 於文獻[1 ]的已知雙載子電晶體中,已知該雙載子電晶 體之最大振盪頻率係根據下列方程式而給出的: 其中 fmax
• CBC U) • 代表的是該雙載子電晶體之最大振盪頻率 • fT代表的是該雙載子電晶體之過渡頻率 • RB代表的是該雙載子電晶體之基極電阻 • CBe代表的是該雙載子電晶體之基極/集極電容 從文獻[1 ]可以看出,必要的是減小該雙載子電晶體之 基極電阻以便使該雙載子電晶體獲致最高的可能振盪頻 率。 該雙載子電晶體之基極電阻係同時藉由其連接區域的 電氣阻抗以及具有摻雜原子之基極摻雜剖面的薄層電阻 而定出的。 當該電晶體之基極均勻地摻雜有摻雜原子時,其薄層電 阻也就是所謂擠壓電阻是反比於該基極的層厚度。 512529 五'發明説明(2 ) 不過,增加該雙載子電晶體之基極的層厚度會造成該 雙載子電晶體內少數載子之基極過渡時間τ的增加。 增加基極的摻雜使其摻雜原子超過5x 1018cnT3之濃度 ,會使該雙載子電晶體在射極與基極之間接面的擊穿電壓 減低爲過低數値,且同時增加了基極/射極空乏層之電容 量。
爲了減低其基極電阻,文獻[1 ]中所提供之該雙載子電 晶體的射極係微量地摻雜有濃度大槪爲1 018cnT3之摻雜 原子。 反之,從文獻[1 ]已知該雙載子電晶體的基極係重劑量 地摻雜有濃度大槪爲102\ιιΓ3之摻雜原子。 藉此達成的效應是,當射極具有微量摻雜時吾人能夠在 不致喪失該雙載子電晶體之射極/基極接面的阻斷能力下 使其基極具有重劑量的摻雜。
爲了增加其過渡頻率,文獻Π ]中所說明的電晶體之基 極係含有鍺。 另外,文獻[2 ]中說明的是藉由爲含有磊晶式射極的電 晶體添加碳原子以減低硼的擴散作用。 另外,文* [3]中揭示了一種具有74千兆赫之非常高 最大振盪頻率的雙載子電晶體。 文獻[6 ]說明的是一種砷化鎵爲基礎的雙載子電晶體, 其中係分別將由砷化鎵製成的P+、摻雜第一基極層和 p + -摻雜第二基極層加到由η -摻雜砷化鎵製成的射極層 上〇 -4- 512529 五、發明説明(3 ) 該Ρ Η -摻雜砷化鎵部分基極層扮演的是用於鋅摻原子的 擴散勢壘角色。該Ρ+ -摻雜砷化鎵層含有塗覆其上而扮演 著在射極與基極之間用於使鋅絕緣之勢壘層角色的η+ -摻 雜射極停駐層,用意是持續確保該射極係η-摻雜的。該 射極停駐層含有塗覆其上由砷化鎵構成的η-摻雜「分級」 射極層序列。 另外,文獻[7]顯示的是一種含有具兩個基極層之基極 的矽雙載子電晶體,其中第一基極層係塗覆於該η-摻雜射 極上之Ρ+ -摻雜基極層,而塗覆於此基極層上的則是?一-摻雜第二基極層。該第二基極層含有塗覆其上之η-摻雜亦 即微量摻雜的第一中間層,只有在那之後才將含重劑量摻 雜的η、射極塗覆於該中間層上。 這種層序列的特殊缺點是必需將該η-摻雜中間層塞入於 該基極與射極之間,這意味著在製程特別是大量生產的製 程上具有相當的複雜度,且因此產生了相當的技術性困難 度。另外,對這類電晶體而言其大量生產上的製造成本是 非常高的。 ^ 文獻[8 ]說明的是一種功率電晶體,其中的基極層含有 另一層以相同導電型式當作基極層。 文獻[9 ]說明的是一種電晶體,其中的射極區含有一由 配置於其前之基極區導電型式構成的區,該區的缺陷濃度 是低於該基極區的缺陷濃度,而其量額爲每立方厘米至少 有10u個缺陷。 文獻[1 0 ]說明的是一種半導體裝置,其中係將射極層、 512529 五、發明説明(4 ) 圍繞該射極層之內稟基極層(該射極層表面容許曝光作用) 、各外部基極層、以及落在該內稟基極層與各外部基極 層之間的各聯結基極層形成於一集極層上。 文獻[11 ]說明的是用於切換的電晶體,其中具有呈局部 下降的特徵以及含有npp + n +或pnn + P +區序列的半導體 主體。 文獻[1 2 ]說明的是一種雙載子電晶體及其製造方法,該 雙載子電晶體含有一集極區域以及圍繞該集極區域的各絕 緣區域。配置於該集極區域上的是一單晶層序列,而配置 於各絕緣區域上的是一多晶層序列,外罩層係配置於該集 極層上並將活性射極區域內的部分或全部外罩層丟除掉。 文獻[1 1 ]、[ 1 4 ]、和[1 5 ]則說明了其他砷化鎵雙載子 電晶體。 Μ之扼要說明 因此,本發明係以矽雙載子電晶體、電路配置、及其製 造方法之規格設定上的問題爲基礎,其中該矽雙載子電晶 體具有比根據文獻[3 ]之矽雙載子電晶體更高的最大振盪 頻率。 該問題係問題具有申請專利範圍各附屬項之特性的矽雙 載子電晶體、電路配置、以及矽-雙載子電晶體之製造方 法而獲致解決的。 一種矽雙載子電晶體係含有射極、基極、及集極。整個 射極都重劑量地摻雜有摻雜原子,該摻雜原子具有與各基 極區域之摻雜原子相反的導電型式。這意指若各基極區域 -6- 512529 五、發明説明(5 ) 都是η-摻雜的則整個射極都是呈重劑量p-摻雜的,若各 基極區域都是ρ -摻雜的則整個射極都是呈重劑量η -摻雜 的。$父佳的是,該射極係射極多晶政的。 將基極分組爲第一基極區域和氟二基極區域,其中該第 二基極區域係摻雜有低濃度的摻雜原子(例如摻雜有硼原 子),亦即該第二基極區域係微量地摻雜有摻雜原子。 反之,該第一基極區域係重劑量地摻雜有摻雜原子(例 如摻雜有硼原子)。 在本發明的說明中「微量摻雜」及「重劑量摻雜」之類 的形容詞應該理解爲重劑量摻雜例子裡每立方厘米的摻雜 原子數目是比微量摻雜例子裡每立方厘米的摻雜原子數目 大很多,較佳的是大了至少兩個等級。 藉由實例,該第二基極區域可能含有每立方厘米5χ 1017 到lx 1019之摻雜原子的摻雜量,而該第一基極區域可能 含有每立方厘米1019到2x 102°之摻雜原子的摻雜量。 本發明能夠淸楚地看出,係將該雙載子電晶體中正常情 形下具有儘可能均勻之摻雜量的基極分割成第一區域亦即 具有重劑量摻雜的第一基極區域以及第二區域亦即具有微 量摻雜的第二基極區域。 依這種方式,明顯地減小了基極的薄層電阻亦即基極電 阻,且甚至可能使之減小五倍以上。 根據本發明的精煉型式,該第一基極區域的寬度(第一 基極寬度W1)以及該第二基極區域的寬度(第二基極寬度 W2 )可能根據下列規格呈正比關係: 512529 五、發明説明(6 ) 較佳的是該第二基極寬度W2爲1 0奈米到40奈米,且係 以射極/基極之pn接面的必要逆電壓爲基礎而選出的,例 如對2伏特的逆電壓而言其第二基極寬度W2爲20奈米。 所選出的第一基極寬度W1是儘可能愈薄愈好。另外, 該第一基極區域的ί爹雜劑量是儘可能愈重愈好,因此不 致於後續溫度步驟期間使其剖面發生嚴重的拓寬作用。 例如,該第一基極寬度W1爲1奈米到30奈米。 、1 該第一基極區域係落在該雙載子電晶體的集極上,而從 上述規格可以看出較佳的是使之其形成得愈薄愈好亦即使 其第一基極寬度W1儘可能愈小愈好,且使其摻雜原子的劑 量儘可能愈重愈好。 爲了進一步減少該第一基極區域與該第二基極區域之間 各單獨摻雜原子的擴散作用,根據本發明的某一精煉型式 ,有利的是將碳原子供應到基極上以便減少該例如硼摻雜 原子的擴散作用。 根據本發明的某一精煉型式,有利的是能夠藉由添加鍺 原子以補償可能隨著上升之基極電荷而減少的電晶體電流 增益。另外,添加鍺原子會進一步增高該雙載子電晶體的 過渡頻率,且因此強化其最大振盪頻率。 根據本發明的另一精煉型式提供了其摻雜濃度大槪是 5x 1018厘米_3的第二基極區域以及摻雜有3x 10]9厘米·3 之摻雜原子的第一基極區域。 如同文獻[3 ]中的說明,射極視窗(亦即將要形成射極的 區域)係利用三夾結構內的乾蝕刻作用而開出的。從底部 512529 五、發明説明(7 ) 到頂部所觀測到的是,該三夾結構係含有: • P'多晶矽 •正矽酸乙酯 •氮化物 該射極視窗的側壁係由氮化物空間層製成的。 初始仍然覆蓋有氧化物層的集極係藉由各向同性的溼蝕 刻而露出的。此例中,如同文獻[4 ]中的說明係藉由對座 落其上之多晶矽施行不足蝕刻作用產生了一種多晶矽懸垂 物。 另外根據本發明的某一較佳精煉型式,使用鋁原子或是 鍺原子而不是硼原子當作摻雜原子。 不過,使用硼原子的優點是硼原子在正常下具有比其他 已知摻雜原子(當然指的是能夠用來當作替代摻雜原子的 原子)更低的擴散速率,這對用來產生兩個具有極大差異 摻雜劑量的基極區域而言是特別有利的。 一種含有至少一個這種雙載子電晶體的電路配置係特別 適用於例如行動無線電通信領域的無線電頻率應用,或者 一般而言適用於具有高時脈速率的處理器。 用於製造雙載子電晶體的方法中,較佳的是在絕緣之後 亦即在已形成該集極之後,藉由利用第一分壓的氣相磊晶 法例如使用硼乙烷當作摻雜氣體,將用來形成第一基極區 域的第一基極層成長於該集極上。 吾人應該指出的是所結合的摻雜原子對一階趨近法而言 是與施行氣相磊晶法期間所用分壓呈線性關係。 512529 五、發明説明(8 ) 於該第一基極層上,藉由利用第二分壓的氣相磊晶法成 長用來形成第二基極區域的第二基極層,該第二分壓是比 該第一分壓低很多,且同樣地在說明用於形成該第二基極 層的氣相磊晶法中使用硼乙烷當作摻雜氣體,意指該第二 基極層且因此意指該第二基極區域具有比該第一基極層亦 即該第二基極區域更微量的摻雜。 根據本發明的某一精煉型式如同隨後連結第3圖所作的 說明,當形成該基極時根據文獻[3 ]中所說明的程序添加 鍺,本發明確保了依適當方式形成由該第一基極區域及該 第二基極區域構成的步階式剖面。係將射極直接塗覆於該 第二基極區域上。且整個射極上都摻雜有重劑量的摻雜原 子。 圖式簡單說明 以下將參照各附圖詳細解釋本發明的各解釋用實施例。 第1圖係用以顯示穿透一種根據本發明的某一解釋用實 施例之雙載子電晶體的截面圖示。 第2a圖到第2c圖係用以顯示在不同的製程瞬間穿透該 雙載子電晶體結構的截面圖示。 第3圖係用以顯示第1圖中雙載子電晶體之摻雜剖面的 簡略圖示。 較佳實施例的詳細說明 第1圖顯示的是一種含有基極連接結構101、射極連接 結構1 02、和集極連接結構1 03的雙載子電晶體1 00。 該基極連接結構1 01係耦合於藉由p -摻雜多晶矽層1 04 -10- 512529 五、發明説明(9 ) 而形成的兩個基極區域上。 根據本發明的此一解釋用實施例,第一基極區域105係 含有3x 10iy厘米_3之硼摻雜原子的重劑量摻雜區域。 用來當作第二基極區域1 06的第二基極層係藉由氣相磊 晶法而成長於該第一基極區域105上,且該第二基極區域 106的摻雜劑量是每立方厘米有大槪5x 10u個摻雜原子。 如同以下將要更詳盡加以解釋的,係藉由氣相磊晶法.將 該基極特別是該第一基極區域105成長於集極層107上。 η'雜層108係埋藏於該集極層內(稱爲n + -埋入層)。 該n+-摻雜層1Q8會使集極107亦即該集極層107耦合 於該集極連接結構103上。 以下如第2a圖到第2c圖所示對一種用於製造該雙載子 電晶體之方法所作的說明,基本上係對應於文獻[3 ]中所說 明用於製造具有均勻摻雜基極之雙載子電晶體的方法。 不過,吾人也在形成該基極層的說明中提供了不同的製 造方法。 從含有矽的集極層1 07開始,如同文獻[3 ]中的說明藉 由形成於利用澱積法(化學氣相澱積法)由氣相形成之氧化 物層上的三夾結構定義出其射極區域亦即將要在製造方法 結束時用來形成射極的區域。 從底部到頂部所觀測到的是,該三夾結構係含有: • P+ -多晶矽 •正矽酸乙酯 •氮化物 -11- 512529 五、發明説明(10) 該射極視窗的側壁係由氣化物空間層製成的。 初始仍然覆蓋有氧化物層的集極係藉由各向同性的溼触 刻而露出的。此例中,如同文獻[4 ]中的說明係藉由對座 落其上之多晶矽施行不足蝕刻作用產生了一種多晶矽懸垂 物。 該集極層107係摻雜有2x 1017厘米·3的摻雜原子。 在已將薄氮化物空間層203形成於三夾結構20 1上之 後,利用溼蝕刻依不足鈾刻方式將氧化物層202形成於 Ρ+ -摻雜多晶矽層204底下,以致產生了其寬度大槪0.1微 米的接點區域205。 於另一步驟中(參見第2b圖),在650°C到900°C的溫度 以及1到1 0 t ο Η的壓力下利用氣相磊晶法成長由第一基 極層207和第二基極層208形成的基極層206。 根據此一解釋用實施例,氣相磊晶法中所用的氣體是 10到50 slm下的載氫氣體,這類載氫氣體含有以下氣體· 以便結合各碳原子以及各鍺原子而獲致該雙載子電晶體 的性質,並減少各摻雜原子(說明如下)在該第一基極區 域與該第二基極區域之間的擴散作用: •二氯矽烷(SiH2C12) •氫氯酸(HC1 ) •鍺甲烷(Gel) •甲基矽烷 其中係在其氣相磊晶分壓爲氣相磊晶總氣壓之1 (T4到1〇_2 下使用各氣體。 -12- ___ 512529 五、發明説明(11) 用於形成該第一基極層207的4摻雜氣體指的是其分壓 爲總氣壓之1 (T5的硼乙烷(B2H6)。本發明中,係在1 〇 ·4的分 壓下將鍺烷(germane, GeH〇加到該第一基極層內,使得該 第一基極層之鍺原子濃度大槪是在3χ 1〇19個硼原子下的 2 0 % ’因此產生了如弟3圖所不之鍺摻雜剖面圖如同文獻 [5 ]中所說明的。 在一階趨近法中考量與該分壓呈線性關係之摻雜濃度依 賴度下,於該第一基極層207內所產生各摻雜原子的摻雜 濃度至少是比該第二基極層208內各摻雜原子的摻雜濃度 大了兩倍。 所条出的第一基極莧度W 1是儘可能愈薄愈好。另外, 該第一基極區域的摻雜劑量是儘可能愈重愈好,因此不 致於後續溫度步驟期間使其剖面發生嚴重的拓寬作用。 例如,該第一基極寬度W1爲1奈米到3 0奈米。 於該第一基極層207上,在其分壓爲總氣壓之ΐ〇·6下 使用硼乙烷形成該第二基極層208。 如是於形成該第二基極層208期間在其分壓爲總氣壓 之1 0 5下根據如第3圖所不之剖面圖添加鍺院(g e r m a n e )。 這會產生每立方厘米大槪5x 1 018個硼摻雜原子的摻雜 濃度以及大槪5%的鍺原子。 根據此一解釋用實施例,該第二基極寬度W 2爲1 0奈米 到40奈米,且係以射極/基極之ρη接面的必要逆電壓爲基 礎而選出的,例如對2伏特的逆電壓而言其第二基極寬度 W 2爲2 0奈米。 -13- 512529 五 '發明説明) 於另一步驟中(參見第2c圖),係利用磷酸去除各氮化物 空間層203,且根據已於文獻[3 ]中作了詳細說明的方法將 η + -摻雜多晶矽射極209形成於其他空間層2 1 0上,而各空 間層2 1 0則係成長於該第二基極層2 0 8上。 根據此一程序,產生如第3圖所示之摻雜剖面圖以形成 第1圖之雙載子電晶體100。 沿著用來說明相對於該雙載子電晶體1 〇〇內各單獨層成 長方向之區域定向的橫軸301,利用縱軸302顯示出個別層 內各摻雜原子的個別濃度。 有利的是將該第一基極區域設計成儘可能愈薄愈好,並 使之摻雜有重劑量以便使各電子經由該基極的過渡時時間 維持很小。 以用來顯示該射極層209內各摻雜原子之摻雜濃度的射 極摻雜曲線303爲基礎,然後使用沿著該第二基極寬度W2 的第二基極摻雜剖面圖,顯示出於每立方厘米5χ 1018個 硼原子的第二基極層208內硼原子的摻雜剖面圖,其中該 第二基極層208基本上會依步階方式突然合倂成該第一基 極區域亦即其寬度爲W1之第一基極層207內的重劑量摻雜 區域,其中提供了每立方厘米3x1 019個硼原子的摻雜濃 度(標示爲第一基極摻雜剖面圖305 )。 虛線306顯示的是該基極中該第一基極層207及該第二 基極層208內各鍺原子的對應濃度剖面圖。平臺區域亦即 該第二基極區域係含有大槪5%的鍺原子。集極側區域亦即 該第一基極區域係含有大槪20%的鍺原子。 -14- 512529 五、發明説明(13) 實驗顯示具有如上圖所示之摻雜剖面圖的雙載子電晶體 會利用其基極剖面圖使正常爲7千歐姆的基極電阻減半爲 3 . 5千歐姆,並使其該雙載子電晶體內用於均勻基極上其値 爲1 . 5ps之過渡時間r依不顯著方式增加爲具有不同摻雜 劑量之分割基極上其値爲1 . 6 p s之過渡時間r。 參考文獻 [1] 亨尼曼(B. Heinemann)等人發表於 Solid State Electronics,Vol.38,No.6,p.1 1 83 - 1 1 89,1 995 標題爲 「低摻雜射極及集極區域對矽鍺基異構型雙載子電晶體 (Η BT )之局頻性能的影響(I η Π u e n c e 〇 f 1 〇 w d 〇 p e d e m i t t eland collector regions on high-frequency performance of SiGe-based HBTs)」的論文。 [2] 由諾爾(D. Knoll)等人發表於 Single-Polysilicon Technology,IEDM 98,p.703 - 706,1 998 標題爲「無磊晶 位阱內之Si/SiGe : C異構型雙載子電晶體(Si/SiGe : C Heterojunction Bipolar Transistor in an E p i-Free W e Π」的論文。 [3] 由梅司特(T.F. Meister)等人發表於 IEDM 98, p.703 - 706,1 998標題爲「其fmax爲74千兆赫且具有lips之閘 極延遲的砂鍺基雙載子技
Technology with 74 GHz fmax and 11 ps Gate Delay)j 的論文。 [4 ]美國專利第5 3 2 6 7 1 8號文件。 [5 ]由郭福(N 1 u G 〇 u F u )等人發表於P r 〇 c . 〇 f 2 n d -15- 512529 五、發明説明(14 )
Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, p.9-14,2000 標題爲「用於射 頻應用的噪訊參數模型化及矽鍺剖面設計折衷(No i s e Parameter Modeling and SiGe Profile Design Tradeoffs for RF Applications)」的論文。 [6] 美國專利第5 1 32 764號文件。 [7] 美國專利第5, 177,583號文件。 [8] 第DD 230 67 7 A3號文件專利。 [9] 第DE-A 1 5 1 48 48號文件專利。 [10] 第DE 42 40 205 A1號文件專利。 [11] 第DE-B1 08 9 073號文件專利。 [12] 第DE 1 98 45 789 A1號文件專利。 [13] 美國專利第4 593 305號文件。 [14] 日本專利第03-280 546號文件。 [15] 日本專利第03 - 1 92 7 27號文件。 符號之說明 1〇〇.....雙載子電晶體 101 .....基極連接結構 102 .....射極連接結構 103 .....集極連接結構 104 .....P_摻雜多晶矽層 105 .....第一基極區域 106 .....第二基極區域 107 .....集極層 512529 五、發明説明(15 ) 108.....11+ -摻雜層 201 .....三夾結構 202 .....氧化物層 203 .....薄氮化物空間層 204 .....P+ -摻雜多晶矽層 205 .....接點區域 206 .....基極層 207 .....第一基極層 208 .....第二基極層 209 .....n + -摻雜多晶矽射極 210 .....空間層 300 .....摻雜剖面圖 301 .....橫軸 302 .....縱軸 303 .....集極摻雜 304 .....第二基極區域的摻雜剖面圖 305 .....第一基極區域的摻雜剖面圖 306 .....以鍺爲基礎的摻雜剖面圖 -17-

Claims (1)

  1. 512529 六、申請專利耗圍 第901 1 4405號「矽-雙載子電晶體,電路配置以及矽-雙 載子電晶體之製造方法」專利案 (9 1年1 0月修正) 六申請專利範圍: 一一一一^ -一一 1. 一種矽-雙載子電晶體,其特徵爲係含有
    基極; 射極,其上整個以重劑量方式摻雜有雜原子; 集極;其中 該基極含有第一基極區域和第二基極區域, 該第一基極區域係以重劑劑量摻雜有摻雜原子, 該第二基極區域係以微量摻雜有摻雜原子, 該射極係直接塗覆於該第二基極區域上。 2.如申請專利範圍第1項之矽-雙載子電晶體,其中該 第一基極區域係配置於比該第二基極區域更靠近該 集極處。 3·如申請專利範圍第1或2項之矽-雙載子電晶體,其 中該第一基極區域係比該第二基極區域摻雜有至少 大於2倍之更重劑量的摻雜原子。 4. 如申請專利範圍第3項之矽-雙載子電晶體,其中該 第二基極區域係具有每立方厘米5X1018個摻雜原子 的摻雜劑量。 5. 如申請專利範圍第3項之矽-雙載子電晶體,其中該 第一基極區域係具有每立方厘米3X1019個摻雜原子 的摻雜劑量。 512529 六、申請專利範圍 6. 如申請專利範圍第1或2項之矽·雙載子電晶體’其 中該第二基極區域體係具有10奈米到40奈米之間 的基極寬度。 7. 如申請專利範圍第1或2項之矽-雙載子電晶體’其 中該第一基極區域係具有1奈米到40奈米之間的基 極寬度。 8. 如申請專利範圍第1或2項之矽-雙載子電晶體,其 中該基極另外含有其他摻雜原子以便用來支撐該第 一基極區域與該第二基極區域之間基本上呈陡峭的 接面。 9. 如申請專利範圍第1項之矽-雙載子電晶體,其中該 摻雜原子含有硼原子。 10. 如申請專利範圍第8項之矽-雙載子電晶體,其中該 基極也含有碳原子以減小各摻雜原子的擴散作用。 11·如申請專利範圍第8項之矽-雙載子電晶體,其中該 基極含有鍺原子。 12·如申請專利範圍第1項之矽-雙載子電晶體,其中該 射極含有多晶矽。 13·-種電路配置,其特徵是含有如申請專利範圍第1 至12項中任一項之矽-雙載子電晶體,其包含: 基極; 射極,其上整個以重劑量方式摻雜有雜原子; 集極;其中 512529 六、申請專利範圍 該基極含有第一基極區域和第二基極區域, 該第一基極區域係以重劑劑量摻雜有摻雜原子, 該第二基極區域係以微量摻雜有摻雜原子, 該射極係直接塗覆於該第二基極區域上。 14. 一種矽-雙載子電晶體之製造方法,其特徵係包括: 形成集極, 形成基極,其中 該第一基極區域係重劑量摻雜有摻雜原子, 該第二基極區域係微量摻雜有摻雜原子, 射極直接形成在第二基極區域上, 整個射極以重劑量摻雜有摻雜原子。
TW090114405A 2000-06-14 2001-06-14 Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor TW512529B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10029270 2000-06-14

Publications (1)

Publication Number Publication Date
TW512529B true TW512529B (en) 2002-12-01

Family

ID=7645680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114405A TW512529B (en) 2000-06-14 2001-06-14 Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor

Country Status (7)

Country Link
US (1) US7612430B2 (zh)
EP (1) EP1295326A1 (zh)
JP (1) JP2004503936A (zh)
KR (1) KR20030028483A (zh)
CN (1) CN1248296C (zh)
TW (1) TW512529B (zh)
WO (1) WO2001097273A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4168615B2 (ja) * 2001-08-28 2008-10-22 ソニー株式会社 半導体装置および半導体装置の製造方法
DE10202291A1 (de) * 2002-01-22 2003-08-07 Infineon Technologies Ag Bipolartransistor mit niederohmigem Basisanschluß
US7002221B2 (en) * 2003-08-29 2006-02-21 International Business Machines Corporation Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same
KR20070006852A (ko) * 2004-04-23 2007-01-11 에이에스엠 아메리카, 인코포레이티드 인-시츄 도핑된 에피택셜 막
JP2009521801A (ja) * 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US9093491B2 (en) 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
CN105193785B (zh) * 2015-10-29 2018-06-26 王烨 钙黄绿素在防治甲型流感药物中的应用
US11183587B2 (en) * 2019-10-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistor (BJT) comprising a multilayer base dielectric film
DE102020118776A1 (de) 2019-10-31 2021-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolartransistor (bjt) mit einem dielektrischen mehrschichtbasisfilm
US12068400B2 (en) * 2022-05-04 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Bipolar junction transistors and methods of forming the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1089073B (de) 1958-12-12 1960-09-15 Deutsche Bundespost Transistor zum Schalten mit teilweise fallender Charakteristik und einem Halbleiterkoerper mit der Zonenfolge npp n bzw. pnn p
DE1514848A1 (de) 1965-07-31 1969-06-26 Telefunken Patent Transistor und Verfahren zu seiner Herstellung
US4750025A (en) * 1981-12-04 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Depletion stop transistor
CS229728B1 (en) 1982-03-15 1984-06-18 Petr Borek Power transistor structure arrangement
US4593305A (en) 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor
JPH03280A (ja) 1989-05-29 1991-01-07 Alps Electric Co Ltd 熱転写プリンタ
US5189504A (en) * 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
DE69032597T2 (de) * 1990-02-20 1999-03-25 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Bipolartransistor mit Heteroübergang
JP2600485B2 (ja) * 1990-11-28 1997-04-16 日本電気株式会社 半導体装置
JPH0618210B2 (ja) 1990-11-30 1994-03-09 株式会社東芝 ヘテロ接合バイポーラトランジスタ
US5132764A (en) 1991-03-21 1992-07-21 Texas Instruments Incorporated Multilayer base heterojunction bipolar transistor
JP3141165B2 (ja) 1991-07-25 2001-03-05 本田技研工業株式会社 Rom構成の照合方法
JP2855908B2 (ja) * 1991-09-05 1999-02-10 日本電気株式会社 半導体装置及びその製造方法
DE59209271D1 (de) 1991-09-23 1998-05-14 Siemens Ag Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes in einem Bipolartransistor
JPH07501181A (ja) * 1991-10-23 1995-02-02 マイクロユニティ システムズ エンジニアリング,インコーポレイテッド ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ
US5352912A (en) * 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor
JPH05226352A (ja) 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3228609B2 (ja) * 1993-08-13 2001-11-12 株式会社東芝 半導体装置及びその製造方法
JPH07193075A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
EP0818829A1 (en) * 1996-07-12 1998-01-14 Hitachi, Ltd. Bipolar transistor and method of fabricating it
DE19824110A1 (de) * 1998-05-29 1999-12-09 Daimler Chrysler Ag Resonanz Phasen Transistor mit Laufzeitverzögerung
JP3658745B2 (ja) * 1998-08-19 2005-06-08 株式会社ルネサステクノロジ バイポーラトランジスタ
DE19845789A1 (de) 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
TW567559B (en) * 1999-06-23 2003-12-21 Hitachi Ltd Semiconductor device
JP2001338930A (ja) * 2000-05-29 2001-12-07 Nec Corp 半導体装置および半導体製造方法

Also Published As

Publication number Publication date
CN1436366A (zh) 2003-08-13
WO2001097273A1 (de) 2001-12-20
EP1295326A1 (de) 2003-03-26
US7612430B2 (en) 2009-11-03
JP2004503936A (ja) 2004-02-05
KR20030028483A (ko) 2003-04-08
US20030178700A1 (en) 2003-09-25
CN1248296C (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
TW512529B (en) Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor
JP4391069B2 (ja) ヘテロバイポーラトランジスタおよびその製造方法
JP2001505717A (ja) 高周波で使用されるシリコンゲルマニウムヘテロバイポーラトランジスタとかかるトランジスタのエピタキシャル層の各々を作製する方法
US5962879A (en) Super self-aligned bipolar transistor
JPH11297708A (ja) 半導体装置及びその形成方法
US20130252408A1 (en) Method for fabricating schottky device
JP3600591B2 (ja) 半導体装置の製造方法
JP2006279046A (ja) バイポーラトランジスタおよびバイポーラトランジスタの製造方法
US6861324B2 (en) Method of forming a super self-aligned hetero-junction bipolar transistor
JP4829566B2 (ja) 半導体装置及びその製造方法
US10672872B1 (en) Self-aligned base contacts for vertical fin-type bipolar junction transistors
JP2002524853A (ja) バイポーラトランジスタを備える半導体デバイスの製造方法
JP2009043866A (ja) 半導体装置およびその製造方法
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US7109567B2 (en) Semiconductor device and method of manufacturing such device
US7579635B2 (en) Heterojunction bipolar transistor
JP2008182090A (ja) 半導体装置の製造方法
US7132700B1 (en) SiGe layer having small poly grains
JP3456864B2 (ja) 半導体装置及びその製造方法
CN112490114A (zh) 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
JP2002532904A (ja) バイポーラトランジスタおよびバイポーラトランジスタの製造方法
KR100839786B1 (ko) 실리콘게르마늄 반도체 소자 구조 및 그 제조방법
WO2004077570A1 (ja) バイポーラトランジスタおよび集積回路装置
JP2000036499A (ja) バイポーラトランジスタ及びその製造方法
JPH06291132A (ja) バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees