JP2006279046A - バイポーラトランジスタおよびバイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタおよびバイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2006279046A JP2006279046A JP2006085831A JP2006085831A JP2006279046A JP 2006279046 A JP2006279046 A JP 2006279046A JP 2006085831 A JP2006085831 A JP 2006085831A JP 2006085831 A JP2006085831 A JP 2006085831A JP 2006279046 A JP2006279046 A JP 2006279046A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- substrate
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 18
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 15
- 238000001465 metallisation Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 150000004767 nitrides Chemical class 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/6628—Inverse transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7327—Inverse vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
【課題】低ベース抵抗、低容量であり、また寄生的な損失が低減されているバイポーラトランジスタの殊に簡単かつ廉価な製造方法を提供する。
【解決手段】基板の表面領域をドープし、第１のドーピング部を有するアクティブなエミッタ領域を形成し、少なくとも１つのキャビティを基板内に形成し、少なくとも１つのキャビティの表面に誘電性絶縁層を被着し、第２のドーピング部を有する関連するベース領域を、少なくとも１つのキャビティ内に形成して、誘電性絶縁層により基板から電気的に絶縁されているベース端子領域を設け、かつベース領域を、形成されているアクティブなエミッタ領域上に少なくとも部分的に形成して、基板と電気的に接続されているベース区域を設け、第３のドーピング部を有するコレクタ領域を、形成されたベース区域上に形成して、形成されたベース区域と電気的に接続されているコレクタを設ける。
【選択図】図１ｐ
【解決手段】基板の表面領域をドープし、第１のドーピング部を有するアクティブなエミッタ領域を形成し、少なくとも１つのキャビティを基板内に形成し、少なくとも１つのキャビティの表面に誘電性絶縁層を被着し、第２のドーピング部を有する関連するベース領域を、少なくとも１つのキャビティ内に形成して、誘電性絶縁層により基板から電気的に絶縁されているベース端子領域を設け、かつベース領域を、形成されているアクティブなエミッタ領域上に少なくとも部分的に形成して、基板と電気的に接続されているベース区域を設け、第３のドーピング部を有するコレクタ領域を、形成されたベース区域上に形成して、形成されたベース区域と電気的に接続されているコレクタを設ける。
【選択図】図１ｐ
Description
本発明は、バイポーラトランジスタおよびバイポーラトランジスタの製造方法に関する。
半導体基板上に集積された構成部材の構成素子モデル化は、動作周波数が高まるにつれますます重要なものになっている。何故ならばそのような場合には配線の特性、非連続性における不要輻射、オーバラップおよび損失電力が高まるからである。したがってモデル化においてこの作用を考慮することは、殊に高周波領域では一般的に必要不可欠である。殊に低抵抗の基板、例えばシリコン基板においては、基板導電性の寄生的な影響および付加的な容量を無視することはできない。
バイポーラトランジスタは一般的に２つのｐｎ接合、エミッタおよびコレクタを有するトランジスタであり、このエミッタとコレクタは共通の狭い中間領域、すなわちベースを介して相互に接続されており、またベース空間における一方のｐｎ接合、一般的にエミッタへの少数キャリアの注入、この領域を通過するキャリアの輸送および収集、すなわちコレクタ接合におけるこのキャリアの収集に基づく。輸送時には少数キャリアも多数キャリアも関与する。連続する３つの半導体領域の導電型の順序に応じてｐｎｐトランジスタとｎｐｎトランジスタが区別される。
例えばトランジスタが増幅器に使用するために設けられているような通常の動作状態においては、エミッタｐｎ接合が順方向で動作し、コレクタ・ベースｐｎ接合は遮断方向で動作する。
反対の場合にも、すなわち逆の動作方向も考えられるが殆ど使用されない。この場合、例えばｎｐｎトランジスタにおいては電子がエミッタからベース領域に流れ、少数キャリアの注入が行われる。この領域においては電子の一部が領域内に存在する正孔、いわゆる多数キャリアと再結合するが、電子の大部分はいわゆる拡散および/またはドリフトによってエミッタ接合の近傍にあるコレクタ接合に達し、またこのコレクタ接合から電流としてコレクタ端子を介して流れ出す。ベース電流によりコレクタ電流が制御される。
共通の基準電極としてのベースを有する基礎電流回路においては、例えばエミッタ・ベース電圧の僅かな変化がエミッタ電流を大幅に変化させ、この変化は殆ど小さくなることなくコレクタ電流に伝達され、負荷抵抗においてはコレクタ電圧の相応に大きい変化を生じさせる。このようにして電圧変化が増大することになる。したがって、この変化特性はしばしば「アクティブ構成素子」の概念として表される。
幾何学的な寸法、材料特性、電気的な測量、製造方法および予定されている用途に応じて、バイポーラトランジスタの広範な多数の変形が表される。
高周波の用途に対しては頻繁に、少なくともエミッタ・ベース接合がヘテロｐｎ接合として実施されている、いわゆるヘテロバイポーラトランジスタ（ＨＢＴ）が使用される。ＨＢＴでは、達成可能な電流増幅の程度が殊にエミッタ効率によって制限される。しかしながら良好なエミッタ効率はエミッタを高ドープすること、および/または、高いベース抵抗を必要とする。広く周知の材料系は例えばシリコンゲルマニウム（Ｓｉ−Ｇｅ）エミッタ接合である。
したがって一般的に、ヘテロバイポーラトランジスタおよびその製造方法、殊にＳｉＧｅ−ＨＢＴを改善すること、また高周波の用途に対する出力を上昇させることが所望される。さらにはこの種のＨＢＴの製造コストは低減されるべきである。
図７はいわゆるエミッタアップ構造、すなわちエミッタ２４が基板およびトランジスタ内のベース２５の上方に構成されている構造を有する従来のＳｉＧｅ−ＨＢＴの概略的な断面図を示す。さらに図７からは、選択的に埋め込まれたコレクタ（いわゆるＳＩＣインプランテーション）が基板内に集積されていることが見て取れる。
バイポーラトランジスタにおいては非常に低いエミッタ抵抗およびコレクタ抵抗が必要とされるので、通常の場合このエミッタアップ構造は実現される。例えばエミッタは高ドープされ、またコレクタはヒ素を用いてｎ型にドープされた図７に示されているような層２７によって実現される。この構造は許容可能なコレクタ抵抗を実現する。
しかしながら従来技術によるこのアプローチは、一方では確かにコレクタ抵抗が低減されるが、他方では依然として満足のいく抵抗値を供給しないということが欠点として判明している。さらには、低減された抵抗値は高まったコレクタ・ベース容量および高まったコレクタ基板容量を犠牲にすることでしか達成されないので、このアプローチはやはりＨＦ特性に不利に作用する。
別の従来技術によれば、ヒ素でもってｎ型にドープされた層の代わりに低抵抗を有するシリサイド化された層を実現し、これにより低抵抗が供給されることが公知である。これによって、エミッタ抵抗が低いコレクタアップトランジスタ、すなわちベースおよび基板の上方に実施されているコレクタを有するトランジスタを実現することができる。この場合エミッタはコレクタの下方に配置されており、かつコレクタよりも高ドープすることができるので、リンを用いてｎ型に高ドープされた領域が使用される。付加的にエミッタコンタクトはｎ型に高ドープされた領域の近傍に配置されており、またこのことはいわゆる容量性の深さ部分を回避し、これによりやはり低抵抗が実現される。
別の従来技術によれば、改善された性能特性を有するエミッタアップＳｉＧｅヘテロバイポーラトランジスタを製造することが公知である。
しかしながら、もっとも従来技術による上述のアプローチでは、使用される製造方法が高価で煩雑であることが欠点として判明している。さらに上述のアプローチにおいては、エミッタとベースとの間に絶縁層が設けられておらず、その結果エミッタ・ベース容量は不利なことに非常に高い値を取る。
したがって本発明の課題は、上述の欠点を克服し、低ベース抵抗、低容量であり、また寄生的な損失が低減されているバイポーラトランジスタの殊に簡単かつ廉価な製造方法が保証される、バイポーラトランジスタのための製造方法およびこの種のバイポーラトランジスタの製造方法により達成されるバイポーラトランジスタを提供することである。
この課題はバイポーラトランジスタの製造方法に関しては、方法が、基板の表面領域をドープし、第１のドーピング部を有するアクティブなエミッタ領域を形成するステップと、少なくとも１つのキャビティを基板内に形成するステップと、少なくとも１つのキャビティの表面に誘電性絶縁層を被着するステップと、第２のドーピング部を有する関連するベース領域を、少なくとも１つのキャビティ内に形成して、誘電性絶縁層により基板から電気的に絶縁されているベース端子領域を設け、かつベース領域を、形成されているアクティブなエミッタ領域上に少なくとも部分的に形成して、基板と電気的に接続されているベース区域を設けるステップと、第３のドーピング部を有するコレクタ領域を、形成されたベース区域上に形成して、形成されたベース区域と電気的に接続されているコレクタを設けるステップとを有することによって解決される。
この課題はバイポーラトランジスタに関しては、バイポーラトランジスタが、基板を備え、この基板の表面領域は第１のドーピング部を有するアクティブなエミッタ領域を形成するためにドープされており、基板内に形成された少なくとも１つのキャビティを備え、少なくとも１つのキャビティの表面に被着された誘電性絶縁層を備え、第２のドーピング部を有する関連するベース領域を備え、このベース領域は、誘電性絶縁層により基板から電気的に絶縁されているベース端子領域を形成するために少なくとも１つのキャビティ内に形成されており、かつ、基板と電気的に接続されているベース区域を設けるために、形成されたアクティブなエミッタ領域上に少なくとも部分的に形成されており、第３のドーピング部を有するコレクタ領域を備え、このコレクタ領域は形成されたベース区域と電気的に接続されているコレクタを形成するために、形成されたベース区域上に形成されていることによって解決される。
本発明が基礎とする着想は、半導体基板の表面領域が第１のドーピング部を有するアクティブなエミッタ領域を形成するためにドープされ、続いて少なくとも１つのキャビティが基板内に形成され、誘電性絶縁層が半導体基板内の少なくとも１つのキャビティの表面に被着され、第２のドーピング部を有する関連する半導体ベース領域が、少なくとも１つのキャビティにおいて誘電性絶縁層によって半導体基板から電気的に絶縁されているベース端子領域を設けるためにも、また少なくとも部分的に形成されているアクティブなエミッタ領域において半導体基板と電気的に接続されているベース区域を設けるためにも形成され、第３のドーピングを有する半導体コレクタ領域が、少なくとも形成されたベース区域上において、形成されたベース区域と電気的に接続されているコレクタを設けるために形成される。
したがって、簡単かつ廉価な製造方法によって、コレクタアップ構造が保証され、またベース端子と基板ないしエミッタとの間の電気的な絶縁部が形成されるバイポーラトランジスタが製造される。
したがって本発明は従来技術によるアプローチに比べて、発生する寄生的な容量、したがって寄生的な損失が低減されるという利点を有する。さらには、幅が拡大されているベース端子領域を、この領域の電気抵抗が有利には低減されるように構成することができる。寄生的な基板容量はベース端子領域の電気的な結合によって完全に排除され、ベース抵抗は上述のように低減され、またコレクタ・ベース容量は有利にはコレクタアップ構造によって低減される。したがって本発明によるバイポーラトランジスタは改善された直流電圧特性と交流電圧特性を有する。ベースおよびエミッタの抵抗は本発明によるバイポーラトランジスタにより簡単かつ廉価なやり方で低減され、寄生的な損失はバイポーラトランジスタの最大周波数が低減されることなく排除される。
従属請求項には請求項１に記載されている方法と請求項１９に記載されているバイポーラトランジスタの別の有利な実施形態および改善形態が記載されている。
有利な実施形態によれば、ベース・エミッタ接合および/またはベース・コレクタ接合はヘテロバイポーラトランジスタ（ＨＢＴ）、殊にシリコンゲルマニウムＨＢＴを形成するためにそれぞれヘテロ構造、例えばヘテロｐｎ接合として構成されている。ＳｉＧｅ−ＨＢＴは殊に高周波領域において良好な特性を有する有利なトランジスタである。ＨＢＴは良好なエミッタ効率を有し、また限界周波数は１００ＧＨｚを大幅に上回ることができるので、主として高周波領域において有利である。
別の有利な実施形態によれば、基板はシリコン半導体基板として構成されている。当業者には周知であるように他の基板材料も使用することができるが、シリコン基板は慣例の廉価なやり方で製造することができる良好な特性を有する基板である。
基板のドープされた表面領域は第１のドーピング部を有し、この第１のドーピング部は有利には、例えばリンの注入によってｎ型に低ドープされる。別の有利な実施形態によれば、ドープされた表面領域の下方における基板の所定の領域が、例えばやはりリンの注入によってｎ型に高ドープされる。もちろん別の注入材料も使用することができるが、リンが本発明の適用事例においては殊に有利である。
別の有利な実施形態によれば、第１の誘電層が基板表面にわたり形成され、所定の厚さを有する第１の窒化物層が指示層として第１の誘電層にわたり形成される。このことは有利には、誘電性絶縁層を基板内のキャビティに被着する前に実施される。
続いて有利には、少なくとも１つのキャビティを形成するために、例えば等方性の乾式エッチング法を用いて基板がエッチバックされる。殊に相互に間隔を置く２つのキャビティが基板に形成される。
有利には１つないし複数のキャビティを形成した後に、誘電性絶縁層が基板にわたり１つないし複数のキャビティの表面において誘電性絶縁層を形成するために形成される。
別の有利な実施形態によれば、第１の誘電層および誘電性絶縁層ならびに第１の窒化物層ないし指示層が、関連するベース領域が成長される成長領域を形成するために構造化され、続いて有利には成長領域の形成後に第２のドーピング部を有するｐ型に高ドープされたシリコンベース層が、電気的に絶縁されたベース端子領域を設けるために１つないし複数のキャビティに関連するベース領域を形成するために形成された成長領域を用いて装置にわたり、またベース区域を設けるために形成されたアクティブなエミッタ領域において少なくとも部分的に、例えばエピタキシ法によって成長される。
成長したシリコン層および誘電性絶縁層は有利には指示層の高さまで例えばＣＭＰ法を用いてエッチバックされる。したがってさらなるエッチバックによって、形成されている必要な構造が過度にエッチングされることは回避される。したがって指示層は、エッチバックすべき領域がエッチング行程によって十分にエッチバックされたことを示すために使用される。
別の有利な実施例によれば、形成されたアクティブなエミッタ領域における指示層および第１の誘電層は例えばフォトレジスト層を用いた前述の構造化によって除去される。
別の有利な実施形態によれば、指示層の除去後にｐ型にドープされたシリコンゲルマニウムベース層が装置にわたり被着される。シリコンゲルマニウムベース層が成長した後に、第３のドーピング部を有する有利にはｎ型にドープされたシリコンコレクタ層が装置にわたり成長され、続いてやはり指示層の高さまで、例えば等方性の乾式エッチング法を用いてエッチバックされる。指示層は同様に、エッチバックすべき領域が所望の形状までエッチバックされたことを示すために用いられる。
ｎ型にドープされたシリコン層が成長した後には、例えば第２の誘電層、例えば酸化シリコンが装置にわたり被着される。第２の誘電層の被着後に、この第２の誘電層は側面の絶縁間隔保持部を除いて、例えば等方性のエッチング法を用いて指示層の高さまで構造化されて除去される。
続いて有利には、側面の絶縁間隔保持部を用いてエミッタ、ベースおよびコレクタの端子コンタクトを形成するための適切な金属化部が形成される。ここでは慣例の金属化法を使用することができる。
別の有利な実施例によれば、基板上に直接成長されるｐ型に高ドープされたシリコン層は例えばリンを注入することによってシリサイド化される。このステップを有利には製造方法の最後に、もしくは先行する時点において実施することができる。
以下では図面を参照しながら本発明の有利な実施例を詳細に説明する。
相反することが示されていない限り、図面において同一の参照符号は同一または機能が等しい構成要素を表す。
図１ａから１ｐは個々のステップを説明するために例示的なバイポーラトランジスタの断面図を種々の状態で示したものであり、ここでは図１ａから１ｐに基づき本発明の有利な実施例によるバイポーラトランジスタの製造方法を詳細に説明する。
図１ａから見て取れるように、先ず基板１、例えば慣例のシリコン基板にｎ型に高ドープされた層２が形成され、この層２は後に殊にエミッタとして使用されるべきものである。例えば、ｎ型に高ドープされた層２を形成するために、リンが適切な注入法を用いて注入される。リンの注入はより低い電気抵抗が得られるが、ドーパントに関して比較的高い拡散定数が生じる。このことは、エミッタ・ベース接合において低ドーピング濃度を有するエミッタを達成するために、厚く構成されたエミッタを必要とする。リンの注入を例えば、製造方法の間の後の時点においても実施することができるが、その場合にはベースおよびコレクタの形成に不利に作用する可能性がある。
有利には、図１ａに示されているように、ｎ型にドープされたシリコン層はｎ型に高ドープされた下方のシリコン領域２に付加的にｎ型に低ドープされた領域３を有する。このことは上述したことと同様に、有利には例えば適切なリンの注入によって達成される。
シリコン層の厚さは例えば２５０ｎｍであり、この厚さは有利には、外部の厚いベース端子領域も、ベース・エミッタ接合において約３×１０１８ｃｍ−３の低ドーピング濃度を有するエミッタも達成できるように選択されている。
有利には、図１ａに示されているように、ｎ型にドープされたシリコン層はｎ型に高ドープされた下方のシリコン領域２に付加的にｎ型に低ドープされた領域３を有する。このことは上述したことと同様に、有利には例えば適切なリンの注入によって達成される。
シリコン層の厚さは例えば２５０ｎｍであり、この厚さは有利には、外部の厚いベース端子領域も、ベース・エミッタ接合において約３×１０１８ｃｍ−３の低ドーピング濃度を有するエミッタも達成できるように選択されている。
続けて、同様に図１ａに示されているように、薄い酸化層４が基板１ないし基板１のｎ型に低ドープされた領域３の上に形成される。この酸化層４の形成を例えば熱処理的な方法を用いて行うことができ、形成された薄い酸化層４は例えば２０ｎｍの厚さを有し、また酸化シリコン層として基板１上に成長される。
続いて、さらに図１ａから見て取れるように、第１の誘電層４として使用される薄い酸化層４上には指示層５が被着される。指示層５は例えば窒化物層５として構成されており、また有利には１００ｎｍの厚さを有する。窒化物は例えば周知の析出法を用いて誘電層４上に析出される。
次のステップとして、図１ｂに示されているように基板１が構造化されて、第１の誘電層４、指示層５ならびにシリコンが有利には２つの所定の領域においてキャビティ６および７を形成するためにエッチバックされる。エッチング方_法として例えば周知の等方性の乾式エッチング法を使用することができる。さらに図１ｂから見て取れるように、エッチバックされた２つのキャビティ６および７はブリッジ領域によって相互に分離されており、このブリッジ領域は最終的にバイポーラトランジスタのアクティブ領域として使用される。
図１ｃはさらなるステップを示す。別の酸化層８、有利には酸化シリコン層が装置にわたり、すなわち残存する窒化物層５とキャビティ６および７の表面に形成される。酸化層８は誘電性絶縁層８として使用される。
例えば、誘電性絶縁層８を形成するために先ず例えば２〜３ｎｍの厚さを有する薄い第１の酸化層が熱処理法を用いて析出され、続いてその上に例えば１００ｎｍの厚さを有する厚い第２の酸化層がプラズマ法を用いて析出される。このことは、熱処理的な方法を用いて最初に析出される薄い第１の酸化層が接合領域、シリコン層・酸化層においてより好適な電気的な特性を有するので有利である。続いて、比較的簡単で好適なプラズマ法を用いてこの酸化層が有利には所定の総厚さに達するために厚くされる。これにより図１ｃに示されている構造が達成される。
続いて後続のステップにおいては、図１ｄに示されているように、ウェハないし酸化層４および８ならびに窒化物層５が構造化され、例えば等方性の乾式エッチング法によって所定の領域９および１０において基板１の高さまで完全にエッチバックされる。これによって、図１ｄに示されている成長領域９および１０が生じ、これらの成長領域は有利にはそれぞれ２つのキャビティ６および７の側方に配置されている。
さらに図１ｅによれば、ｐ型に高ドープされた結晶性のシリコン層１１が先行して形成された成長領域９および１０内に成長され、続いてその上にｉｎ ｓｉｔｕ法でｐ型に高ドープされたシリコン層が再び成長され、その結果図１ｅに示されている構造がほぼ製造される。この際、成長したｐ型に高ドープされたシリコン層は成長領域９および１０もキャビティ６および７も充填する。例えばシリコンエピタキシがｐ型に高ドープされたシリコン層を形成するために蒸着される。
続いて、構造全体が第２の窒化物層１２により覆われ、後続のＣＭＰ（化学機械研磨）後処理のために慣例のエッチング法を用いて構造化される。
続いてＣＭＰ後処理が行われ、図１ｇに示されている構造が達成される。この際第１の窒化物層５は指示層５として使用され、第２の窒化物層１２、成長されたシリコンエピタキシ１１ならびに誘電性絶縁層８はこの第１の窒化物層５ないし指示層５の高さまで除去される。
後続のステップにおいては、図１ｈのように、フォトレジスト層１３が構造にわたり被着され、適切なやり方でこのフォトレジスト層が図１ｈに示されている形状で装置に被着されているように構造化される。殊に２つのキャビティ６および７の間に配置されているアクティブ領域ならびに、キャビティの一部の上方においてこのアクティブ領域と接する領域は、図１ｈからも分かるようにフォトレジスト層１３によっては覆われていない。
続けて、例えば異方性のエッチング法を用いることにより、２つのキャビティ６と７の間に被着されている、アクティブ領域１４内の第１の誘電層４および第１の窒化物層５が先行して形成されたフォトレジスト層１３の構造化にしたがい除去される。続いてフォトレジスト層１３が例えばアセトンを用いて、もしくはプラズマ法により除去され、その結果図１ｉに示されている構造が達成される。異方性のエッチング法によって、図１ｉにさらに示唆されているように、アクティブ領域１４の端部領域が丸みを帯びた縁を有するように形成される。このように丸みを付けることは後続の内部ベース１５ａを形成にとって有利である。
続いて図１ｊに示されているように、ｐ型にドープされたシリコンゲルマニウム層１５がベース領域として構造にわたり被着される。例えば、このために先ず薄さ５ｎｍのシリコンゲルマニウム層がドーピング部を有さないエミッタ・ベース間隔保持部として被着され、続いてこの上にホウ素でもってｐ型にドープされた例えば１０ｎｍの厚さの比較的厚いシリコンゲルマニウム層がエピタキシャルに析出され、再度この上にドープされていないシリコンゲルマニウム層が例えば１０ｎｍの厚さを有するベース・コレクタ間隔保持部としてエピタキシャルに析出される。
これらの前述の３つのシリコンゲルマニウム層は共同して図１ｊに示されているように、ベース領域の形成に使用されるシリコンゲルマニウム層１５を形成する。図１ｊに例示的に示されているように、アクティブ領域１４内に被着されているシリコンゲルマニウム層１５は最終的に内部ベース区域１５ａとして使用され、またキャビティ６および７にわたり析出されているシリコンゲルマニウム層は外部ベースコンタクトないしベース端子領域１５ｂの構成部分として使用される。
有利にはパーセンテージの低い炭素濃度をホウ素での高ドープと共に使用することができ、エミッタの方向にホウ素が拡散することは回避される。
図１ｋは後続のステップを示し、このステップにおいては図１ｊに示されている装置にわたり有利には、ｎ型に低ドープされかつ均一な厚さを有するシリコンエピタキシが成長され、その結果図１ｋに示されている構造が達成される。
続いて、図１ｌに示されているように、ｎ型に低ドープされたシリコンエピタキシ１６の上部領域にｎ型に高ドープされたシリコン領域１７が成長され、コレクタ端子に対する良好な特性が保証される。高ドープによって、コレクタのコンタクト端子のための領域１７内の抵抗は有利には低減される。ここではドーピングをやはりリン、ヒ素などの注入を用いて行うことができる。
続いて同様に図１ｌに示されているように、成長したシリコンエピタキシ１６，１７が例えば等方性の乾式エッチング法を用いてエッチバックされる。ここで第１の窒化物層５が再び指示層５として使用され、この指示層５は製造者に指示層５の高さまでちょうどエッチバックされた時点を知らせるものである。例えば、エッチング溶液における窒化物の割合を分析することができ、窒化物の濃度に基づき窒化物層５の方向へのエッチング工程の経過を設定することができる。したがって窒化物層の高さまでエッチバックされる層厚を正確に調整することができる。
図１ｍによる後続のステップにおいては、第２の誘電層１８、例えば酸化シリコン層、殊に二酸化シリコン層が構造にわたり形成され、ここでは例えば最初に、例えば２ｎｍの厚さを有する薄い酸化層が熱処理的な方法を用いて析出され、続いて厚い酸化層が薄い酸化層にわたって析出される。厚い酸化シリコン層を例えば熱処理法またはプラズマ法を用いて析出することができ、ここでは析出を慣例のＣＶＤ法（化学気相成長法）を用いて実行することができる。ここでは図１ｍに示されているように、第２の誘電層１８が有利には一定の厚さでもって構造にわたり被着される。
続けて、例えば等方性の乾式エッチング法を用いて第２の誘電層１８が、図１ｎに示されているように、成長されたシリコンエピタキシ１６，１７の側方においてそれぞれ間隔保持部１９ないし２０が残されるようにエッチバックされる。これによって、コレクタとして使用される領域１６，１７は両側において電気的に絶縁された間隔保持部１９ないし２０を有する。
図１ｏに示されているように、適切な金属化部が有利には慣例の蒸着法および構造化法によって基板上に形成される。例えば、成長領域９および１０内のｐ型にドープされたシリコン領域にわたりエミッタ金属化部２１がそれぞれ形成され、キャビティ６および７内に被着されたシリコン層にわたりベース金属化部２２がそれぞれ形成され、ｎ型にドープされたシリコンエピタキシ１６，１７の上方にはコレクタ金属化部２３が形成される。この金属化部２１，２２および２３を形成するために、有利には２つの誘電性の間隔保持部１９および２０がサリサイド（自己整合的なシリサイドの形成Self-Aligned-Silicide = ＳＡＬＩＣＩＤＥ；すなわちサリサイドは面全体ではなく選択的にのみ生じる）のために使用され、ここではチタンが例えば析出され、続いて相応に構造化される。
最後に図１ｐに示されているように、２つの成長領域９および１０内にエピタキシャルに形成されているｐ型にドープされたシリコンへのリンの注入が行われ、成長領域９および１０の領域におけるエミッタコンタクトが低い電気抵抗を有することが保証される。この際、シリサイド化のために有利にはＲＴＡ（急速熱アニール）法が使用される。この行程は事情によっては、結果として熱処理法により有利な特性が得られる限りは先行する段階で実施することができる。しかしながら製造方法の最後における画一的なシリサイド化が有利である。もちろんリンの代わりにヒ化物のような別の材料も注入に使用することができる。
ここで、図１ｐに示されているバイポーラトランジスタの構造が得られる限りは、上述の材料、層厚ならびに個々のステップの順序を変更できることを示唆しておく。さらに所望であれば、ｎｐｎ接合の代わりに同様にｐｎｐ接合も実現することができる。
したがって図１ｐから見て取れるように、本発明による製造方法は、コレクタアップ構造が保証され、エミッタ１；２，３が誘電性絶縁層８によって外部のベース領域１５ｂから電気的に絶縁されているバイポーラトランジスタを達成する。これによって寄生的な損失の高い従来技術によるＢＪＴ（バイポーラ接合型トランジスタ、ドイツ語bipolarer Sperrshichtstransistor）トランジスタは回避され、有利な電気的なコンタクトに関して抵抗を可能な限り小さく保つために、ベース端子の厚さが十分に厚いバイポーラトランジスタが達成される。さらには、バイポーラトランジスタの本発明による構造によって、装置の直流電圧効率および交流電圧効率は高められる。
本発明の着想を用いることにより、高周波用途向けの基板上のコレクタアップＳｉＧｅヘテロバイポーラトランジスタを達成することができ、さらにこのようなバイポーラトランジスタにおいては寄生的なベース・エミッタ容量が従来技術によるバイポーラトランジスタに比べて著しく低減されている。
以下では図２から６を参照して、本発明の製造方法により製造された本発明によるバイポーラトランジスタの利点を従来技術によるバイポーラトランジスタと比較して詳細に説明する。
類似する材料特性およびモデルパラメータを有する、本発明によるコレクタアップトランジスタと従来技術によるエミッタアップトランジスタにおける直流電圧シミュレーションおよび交流電圧シミュレーションが実施される。信頼性のある比較のために、両方の構造に対するドーピングプロフィール、ゲルマニウム含有量ならびに幾何学的な寸法は等しく選定されている。唯一の相違は、コレクタアップトランジスタにおいてはコレクタが７５ｎｍの薄さで、ＳＩＣ注入は使用されず、その代わりに１×１０１７ｃｍ−３の画一的なリンドーピングが使用されていることである。ＳＩＣ注入は高周波に関する性能を改善するが、コレクタ・エミッタ降伏電圧を低減させることが公知である。
図２および図３は２つの構造に関するガンメル曲線およびＤＣ電流増幅を示し、ここではコレクタアップ構造は実線の曲線に対応し、エミッタアップ構造は破線の曲線に対応する。
モノエミッタと注入された外部ベースとの間の寄生的なホモ阻止層はエミッタアップ構造のベース電流に対して著しい影響を及ぼすので、コレクタアップトランジスタの電流増幅は改善される。全てのシミュレーションは通常の場合１．５ボルトのコレクタ電圧において実施される。
ＳＩＣ注入はコレクタアップ構造においては使用されないので、１１．５ボルトのコレクタ・ベース降伏電圧が達成され、他方ではこのコレクタ・ベース降伏電圧はエミッタアップ構造に対しては９ボルトでしかない。コレクタアップ構造における所属の電流増幅はより大きくなり、両方の構造のエミッタ・ベース降伏電圧は等しく、またほぼ２．５ボルトである。より高いコレクタ・ベース降伏電圧が多数の高周波用途において必要とされる。
図４，５および６は、２ＧＨｚの最大安定増幅（最大安定利得（ＭＳＧ））、トランジション周波数ｆＴおよび最大発振周波数ｆｍａｘをエミッタアップ構造（破線）ならびにコレクタアップ構造（実線）に関して示したものである。
両方の構造に対するコレクタ・ベース容量はＳパラメータから抽出され、エミッタアップトランジスタに対しては１．５５×１０−１４Fであり、コレクタアップトランジスタに対しては６．９×１０−１５Fである。このことは本発明によるコレクタアップ構造の寄生的な容量が従来技術による構造に比べ５５％以上も低減されていることを意味している。コレクタ容量は効果的に低減され、またコレクタアップ構造における寄生的なホモ阻止層トランジスタの影響も低減されるので、ＭＳＧ値は３６％、トランジション周波数ｆＴは２３％また最大発振周波数ｆｍａｘは８４％それぞれ改善される。最大発振周波数ｆｍａｘの顕著な改善はトランジション周波数ｆＴの改善およびコレクタ・ベース容量ならびにベース抵抗の低減の誘因である。
したがって本発明はバイポーラトランジスタに関する有利な製造方法と、この種の製造方法によって達成される、コレクタアップ構造を備えた有利なバイポーラトランジスタを達成し、このバイポーラトランジスタにおいては基板もエミッタもそれぞれ接地されており、その結果寄生的な基板容量は低減される。さらにコレクタ・ベース阻止層は従来から公知のバイポーラトランジスタよりも低い容量を有する。
付加的に、図２から６によるシミュレーションされた曲線に示されているように、寄生的な基板の影響が最小にされ、またコレクタ・ベース降伏電圧が改善される。さらにシミュレーションの結果は上述したようなＭＳＧ値、トランジション周波数ｆＴおよび最大発振周波数ｆｍａｘの顕著な改善を示しており、両方の変形形態、すなわちコレクタアップ構造およびエミッタアップ構造に関するコレクタ・エミッタ降伏電圧はほぼ等しい値を取る。
これまで本発明を有利な実施例に基づき説明してきたが、本発明はそれらに限定されるものではなく、多種多様に変更することができる。
１ 基板、 ２ ｎ型に高ドープされた領域、 ３ ｎ型に低ドープされた領域、 ４ 第１の誘電層、 ５ 指示層／第１の窒化物層、 ６，７ キャビティ、 ８ 誘電性絶縁層、 ９，１０ 成長領域、 １１ ｐ型に高ドープされた領域、 １２ 第２の窒化物層、 １３ フォトレジスト層、 １４ アクティブ領域、 １５ ｐ型にドープされた領域、 １６ ｎ型に低ドープされ成長したシリコン、 １７ ｎ型に高ドープされた領域、 １８ 第２の誘電層、 １９，２０ 誘電性間隔保持部、 ２１ エミッタ金属化部、 ２２ ベース金属化部、 ２３ コレクタ金属化部、 ２４ エミッタ、 ２５ ベース、 ２６ ＳＩＣ、 ２７ ｎ型にドープされた層
Claims (36)
- バイポーラトランジスタの製造方法において、
−基板（１）の表面領域（３）をドープし、第１のドーピング部を有するアクティブなエミッタ領域を形成するステップと、
−少なくとも１つのキャビティ（６，７）を前記基板（１）内に形成するステップと、
−前記少なくとも１つのキャビティ（６，７）の表面に誘電性絶縁層（８）を被着するステップと、
−第２のドーピング部を有する関連するベース領域（１５）を、前記少なくとも１つのキャビティ（６，７）内に形成して、前記誘電性絶縁層（８）により前記基板（１）から電気的に絶縁されているベース端子領域（１５ｂ）を設け、かつ前記ベース領域（１５）を、形成されている前記アクティブなエミッタ領域上に少なくとも部分的に形成して、前記基板（１）と電気的に接続されているベース区域（１５ａ）を設けるステップと、
−第３のドーピング部を有するコレクタ領域（１６）を、形成された前記ベース区域（１５ａ）上に形成して、形成された該ベース区域（１５ａ）と電気的に接続されているコレクタ（１６，１７）を設けるステップとを有することを特徴とする、バイポーラトランジスタの製造方法。 - ベース・エミッタ接合および/またはベース・コレクタ接合を、テロバイポーラトランジスタを形成するヘテロ構造として構成する、請求項１記載の方法。
- 前記基板（１）をシリコン半導体基板として構成する、請求項１または２記載の方法。
- ドープされた前記表面領域（３）の下にある前記基板（１）の所定の領域（２）をｎ型に高ドープする、請求項１から３までのいずれか１項記載の方法。
- 前記基板（１）の前記表面領域（３）をｎ型に低ドープし、前記エミッタ領域の前記第１のドーピング部を形成する、請求項１から４までのいずれか１項記載の方法。
- 第１の誘電層（４）を前記基板（１）の前記表面領域（３）にわたり形成し、所定の厚さを有する指示層（５）を前記誘電性絶縁層（８）の被着前に前記第１の誘電層（４）にわたり形成する、請求項１から５までのいずれか１項記載の方法。
- 前記基板（１）をエッチバックし、前記少なくとも１つのキャビティ（６，７）を形成する、請求項１から６までの少なくとも１項記載の方法。
- 前記少なくとも１つのキャビティ（６，７）の形成後に前記誘電性絶縁層（８）を前記基板（１）にわたり形成し、該少なくとも１つのキャビティ（６，７）の表面上に該誘電性絶縁層（８）を形成する、請求項６または７記載の方法。
- 前記第１の誘電層（４）、前記誘電性絶縁層（８）および前記指示層（５）を構造化し、前記関連するベース領域（１５）を成長させる成長領域（９，１０）を形成する、請求項６から８までのいずれか１項記載の方法。
- 前記成長領域（９，１０）の形成後に、形成された該成長領域（９，１０）を用いて第２のドーピング部を有するｐ型に高ドープされたシリコンベース層を装置にわたり成長させ、前記少なくとも１つのキャビティ（６，７）に前記ベース端子領域（１５ｂ）を形成する、請求項９記載の方法。
- 成長したシリコン層（１１）および前記誘電性絶縁層（８）を前記指示層（５）の高さまでエッチバックする、請求項１０記載の方法。
- 形成された前記アクティブなエミッタ領域（１４）上の前記指示層（５）および前記第１の誘電層（４）を除去する、請求項６から１１までのいずれか１項記載の方法。
- 前記指示層（５）の除去後にｐ型にドープされたシリコンゲルマニウムベース層（１５）を装置にわたり被着する、請求項１２記載の方法。
- 前記シリコンゲルマニウムベース層（１５）の成長後に、前記第３のドーピング部を有するｎ型にドープされたシリコンコレクタ層（１６）を装置にわたり成長させ、続いて前記指示層（５）の高さまでエッチバックする、請求項１３記載の方法。
- 前記ｎ型にドープされたシリコンコレクタ層（１６）の成長後に、第２の誘電層（１８）を装置にわたり被着する、請求項１４記載の方法。
- 前記第２の誘電層（１８）の被着後に、該第２の誘電層を側面の誘電性間隔保持部（１９，２０）を除いて前記指示層（５）の高さまで構造化して除去する、請求項１５記載の方法。
- 適切な金属化部および/またはサリサイド部（２１，２２，２３）を形成し、前記側面の誘電性間隔保持部（１９，２０）を用いて前記エミッタ、前記ベースおよび前記コレクタの端子コンタクトを形成する、請求項１６記載の方法。
- 前記基板（１）上に直接成長されたｐ型に高ドープされた前記シリコン層をシリサイド化する、請求項１０から１７までのいずれか１項記載の方法。
- バイポーラトランジスタにおいて、
−基板（１）を備え、該基板（１）の表面領域（３）は第１のドーピング部を有するアクティブなエミッタ領域を形成するためにドープされており、
−前記基板（１）内に形成された少なくとも１つのキャビティ（６，７）を備え、
−前記少なくとも１つのキャビティ（６，７）の表面に被着された誘電性絶縁層（８）を備え、
−第２のドーピング部を有する関連するベース領域（１５）を備え、該ベース領域（１５）は、前記誘電性絶縁層（８）により前記基板（１）から電気的に絶縁されているベース端子領域（１５ｂ）を形成するために前記少なくとも１つのキャビティ（６，７）内に形成されており、かつ、前記基板（１）と電気的に接続されているベース区域（１５ａ）を設けるために、形成された前記アクティブなエミッタ領域上に少なくとも部分的に形成されており、
−第３のドーピング部を有するコレクタ領域（１６）を備え、該コレクタ領域（１６）は形成された前記ベース区域（１５ａ）と電気的に接続されているコレクタ（１６，１７）を形成するために、形成された前記ベース区域（１５ａ）上に形成されていることを特徴とする、バイポーラトランジスタ。 - ベース・エミッタ接合および/またはベース・コレクタ接合はヘテロバイポーラトランジスタを形成するヘテロ構造として構成されている、請求項１９記載のバイポーラトランジスタ。
- 前記基板（１）はシリコン半導体基板として構成されている、請求項１９または２０記載のバイポーラトランジスタ。
- ドープされた前記表面領域（３）の下にある前記基板（１）の所定の領域（２）はｎ型に高ドープされている、請求項１９から２１までのいずれか１項記載のバイポーラトランジスタ。
- 前記基板（１）の前記表面領域（３）は前記エミッタ領域の第１のドーピング部を形成するためにｎ型に低ドープされている、請求項１９から２２までのいずれか１項記載のバイポーラトランジスタ。
- 第１の誘電層（４）が前記基板（１）の前記表面領域（３）にわたり形成されており、所定の厚さを有する指示層（５）が前記誘電性絶縁層（８）の被着前に前記第１の誘電層（４）にわたり形成されている、請求項１９から２３までのいずれか１項記載のバイポーラトランジスタ。
- 前記基板（１）は前記少なくとも１つのキャビティ（６，７）を形成するためにエッチバックされている、請求項１９から２４までの少なくとも１項記載のバイポーラトランジスタ。
- 前記少なくとも１つのキャビティ（６，７）の形成後に前記誘電性絶縁層（８）は、該少なくとも１つのキャビティ（６，７）の表面上に該誘電性絶縁層（８）を形成するために前記基板（１）にわたり形成されている、請求項２４または２５記載のバイポーラトランジスタ。
- 前記第１の誘電層（４）、前記誘電性絶縁層（８）および前記指示層（５）は、前記関連するベース領域（１５）を成長させる成長領域（９，１０）を形成するために構造化されている、請求項２４から２６までのいずれか１項記載のバイポーラトランジスタ。
- 前記成長領域（９，１０）の形成後に、形成された該成長領域（９，１０）を用いて第２のドーピング部を有するｐ型に高ドープされたシリコンベース層が、前記少なくとも１つのキャビティ（６，７）に前記ベース領域（１５ｂ）を形成するために装置にわたり成長されている、請求項２７記載のバイポーラトランジスタ。
- 成長したシリコン層（１１）および前記誘電性絶縁層（８）は前記指示層（５）の高さまでエッチバックされている、請求項２８記載のバイポーラトランジスタ。
- 形成された前記アクティブなエミッタ領域（１４）上の前記指示層（５）および前記第１の誘電層（４）は除去されている、請求項２４から２９までのいずれか１項記載のバイポーラトランジスタ。
- 前記指示層（５）の除去後にｐ型にドープされたシリコンゲルマニウムベース層（１５）が装置にわたり被着されている、請求項３０記載のバイポーラトランジスタ。
- 前記シリコンゲルマニウムベース層（１５）の成長後に、前記第３のドーピング部を有するｎ型にドープされたシリコンコレクタ層（１６）が装置にわたり成長され、続いて前記指示層（５）の高さまでエッチバックされている、請求項３１記載のバイポーラトランジスタ。
- 前記ｎ型にドープされたシリコンコレクタ層（１６）の成長後に、第２の誘電層（１８）が装置にわたり被着されている、請求項３２記載のバイポーラトランジスタ。
- 前記第２の誘電層（１８）の被着後に、該第２の誘電層（１８）は側面の誘電性間隔保持部（１９，２０）を除いて、前記指示層（５）の高さまで構造化され除去されている、請求項３３記載のバイポーラトランジスタ。
- 前記側面の誘電性間隔保持部（１９，２０）を用いて前記エミッタ、前記ベースおよび前記コレクタの端子コンタクトを形成するために適切な金属化部および/またはサリサイド部（２１，２２，２３）が形成されている、請求項３４記載のバイポーラトランジスタ。
- 前記基板（１）上に直接成長されたｐ型に高ドープされた前記シリコン層はシリサイド化されている、請求項２８から３５までのいずれか１項記載のバイポーラトランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005013982A DE102005013982A1 (de) | 2005-03-26 | 2005-03-26 | Verfahren zur Herstellung eines Bipolartransistors und nach einem derartigen Verfahren hergestellter Bipolartransistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006279046A true JP2006279046A (ja) | 2006-10-12 |
Family
ID=36602600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006085831A Withdrawn JP2006279046A (ja) | 2005-03-26 | 2006-03-27 | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060220064A1 (ja) |
| EP (1) | EP1705710A1 (ja) |
| JP (1) | JP2006279046A (ja) |
| DE (1) | DE102005013982A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932541B2 (en) | 2008-01-14 | 2011-04-26 | International Business Machines Corporation | High performance collector-up bipolar transistor |
| US8368127B2 (en) * | 2009-10-08 | 2013-02-05 | Globalfoundries Singapore Pte., Ltd. | Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current |
| EP2418681B1 (en) * | 2010-08-10 | 2017-10-11 | Nxp B.V. | Heterojunction Bipolar Transistor and Manufacturing Method |
| CN103093018B (zh) * | 2011-11-04 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 用于提取hbt器件中基区寄生电阻的方法 |
| US8736355B2 (en) * | 2012-06-12 | 2014-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device layout for reference and sensor circuits |
| US9166067B2 (en) | 2012-06-12 | 2015-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device layout for reference and sensor circuits |
| US8558282B1 (en) | 2012-09-08 | 2013-10-15 | International Business Machines Corporation | Germanium lateral bipolar junction transistor |
| US8796149B1 (en) * | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| US9831328B2 (en) * | 2015-02-12 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bipolar junction transistor (BJT) base conductor pullback |
| CN113838927B (zh) * | 2021-08-26 | 2023-09-19 | 北京工业大学 | 一种电荷等离子体SiGe异质结双极晶体管 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288467A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5175603A (en) * | 1988-01-30 | 1992-12-29 | Kabushiki Kaisha Toshiba | Bipolar transistor |
| DE3901881A1 (de) * | 1988-01-30 | 1989-08-10 | Toshiba Kawasaki Kk | Bipolartransistor |
| JPH0785476B2 (ja) * | 1991-06-14 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | エミッタ埋め込み型バイポーラ・トランジスタ構造 |
| DE4445565C2 (de) * | 1994-12-20 | 2002-10-24 | Korea Electronics Telecomm | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung |
| KR100275540B1 (ko) * | 1997-09-23 | 2000-12-15 | 정선종 | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 |
| DE19842106A1 (de) * | 1998-09-08 | 2000-03-09 | Inst Halbleiterphysik Gmbh | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
| JP2002198525A (ja) * | 2000-12-27 | 2002-07-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| TW513777B (en) * | 2001-04-19 | 2002-12-11 | Macronix Int Co Ltd | Manufacture process of dual damascene |
| DE10249897B4 (de) * | 2002-10-25 | 2005-09-22 | Austriamicrosystems Ag | Selbstjustierendes Verfahren zur Herstellung eines Transistors |
| US7288443B2 (en) * | 2004-06-29 | 2007-10-30 | International Business Machines Corporation | Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension |
| JP2006186235A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7186607B2 (en) * | 2005-02-18 | 2007-03-06 | Infineon Technologies Ag | Charge-trapping memory device and method for production |
-
2005
- 2005-03-26 DE DE102005013982A patent/DE102005013982A1/de not_active Withdrawn
-
2006
- 2006-03-21 EP EP06005771A patent/EP1705710A1/de not_active Withdrawn
- 2006-03-24 US US11/387,857 patent/US20060220064A1/en not_active Abandoned
- 2006-03-27 JP JP2006085831A patent/JP2006279046A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1705710A1 (de) | 2006-09-27 |
| US20060220064A1 (en) | 2006-10-05 |
| DE102005013982A1 (de) | 2006-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006279046A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| US20160190277A1 (en) | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure | |
| JP2006080508A (ja) | 半導体デバイス及びその製造方法 | |
| US6861323B2 (en) | Method for forming a SiGe heterojunction bipolar transistor having reduced base resistance | |
| US20170229564A1 (en) | Bipolar transistor device and method of fabrication | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| JP3890202B2 (ja) | 半導体装置の製造方法 | |
| JP2007318159A (ja) | バイポーラトランジスタ及びその製造方法 | |
| KR100474867B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7554174B2 (en) | Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer | |
| JP2005510867A (ja) | 半導体デバイスおよび該半導体デバイスの製造方法 | |
| US8759880B2 (en) | Ultra-high voltage SIGE HBT device and manufacturing method of the same | |
| JP4053497B2 (ja) | トレンチバイポーラトランジスタ | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| KR20020032425A (ko) | 콜렉터-업 ｒｆ 전력 트랜지스터 | |
| JP2002329725A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| CN102386218A (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
| US6893931B1 (en) | Reducing extrinsic base resistance in an NPN transistor | |
| US6830982B1 (en) | Method for reducing extrinsic base resistance and improving manufacturability in an NPN transistor | |
| US20050139862A1 (en) | Self-aligned heterojunction bipolar transistor and manufacturing method thereof | |
| US9293454B2 (en) | Bipolar junction transistor having multi-sided base contact | |
| US6740560B1 (en) | Bipolar transistor and method for producing same | |
| US11855173B2 (en) | Transistor with monocrystalline base structures | |
| EP3843159A1 (en) | Semiconductor device with a base link region and method therefor | |
| US7320922B2 (en) | Integrated circuit and method for manufacturing an integrated circuit on a semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070824 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090206 |