JP2007318159A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007318159A JP2007318159A JP2007174530A JP2007174530A JP2007318159A JP 2007318159 A JP2007318159 A JP 2007318159A JP 2007174530 A JP2007174530 A JP 2007174530A JP 2007174530 A JP2007174530 A JP 2007174530A JP 2007318159 A JP2007318159 A JP 2007318159A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- doping
- semiconductor
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 166
- 230000005684 electric field Effects 0.000 claims abstract description 43
- 230000015556 catabolic process Effects 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 54
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 238000011065 in-situ storage Methods 0.000 claims description 16
- 229910008310 Si—Ge Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000012886 linear function Methods 0.000 claims 1
- 125000004429 atom Chemical group 0.000 description 17
- 239000002800 charge carrier Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 13
- 230000002829 reductive effect Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 InAlAs Inorganic materials 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008092 positive effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Abstract
【課題】広い帯域にわたり、ジヨンソンリミットに近付かせる、バイポーラトランジスタを提供する。
【解決手段】コレクタ領域１、エミッタ領域２、ベース領域３とを有するバイポーラトランジスタであって、半導体領域４がコレクタ領域１とベース領域３との間に延在する。コレクタ領域１は、半導体領域４が完全に空乏化されると共に、半導体領域４における真性電界の大きさが、半導体領域４におけるドーピング濃度及びもたらされるドーピング形から少なくともほぼ独立するようにドーピングされる。ベース領域３とコレクタ領域１との間の比較的薄い半導体領域４により、高い遮断周波数及び改善された降伏電圧を備える著しく高速なバイポーラトランジスタが製造される。当該バイポーラトランジスタのコレクタ・エミッタ間降伏電圧と遮断周波数との積はジョンソンリミットを超えている。
【選択図】図１
【解決手段】コレクタ領域１、エミッタ領域２、ベース領域３とを有するバイポーラトランジスタであって、半導体領域４がコレクタ領域１とベース領域３との間に延在する。コレクタ領域１は、半導体領域４が完全に空乏化されると共に、半導体領域４における真性電界の大きさが、半導体領域４におけるドーピング濃度及びもたらされるドーピング形から少なくともほぼ独立するようにドーピングされる。ベース領域３とコレクタ領域１との間の比較的薄い半導体領域４により、高い遮断周波数及び改善された降伏電圧を備える著しく高速なバイポーラトランジスタが製造される。当該バイポーラトランジスタのコレクタ・エミッタ間降伏電圧と遮断周波数との積はジョンソンリミットを超えている。
【選択図】図１
Description
本発明は、
第一のドーピング形を備える半導体物質のコレクタ領域と、
前記第一のドーピング形を備える半導体物質のエミッタ領域と、
前記第一のドーピング形と逆である第二のドーピング形を備える半導体物質のベース領域と
を有するバイポーラトランジスタであって、前記ベース領域は前記エミッタ領域と前記コレクタ領域との間に位置され、半導体領域が前記コレクタ領域と前記ベース領域との間に延在するバイポーラトランジスタに関する。
第一のドーピング形を備える半導体物質のコレクタ領域と、
前記第一のドーピング形を備える半導体物質のエミッタ領域と、
前記第一のドーピング形と逆である第二のドーピング形を備える半導体物質のベース領域と
を有するバイポーラトランジスタであって、前記ベース領域は前記エミッタ領域と前記コレクタ領域との間に位置され、半導体領域が前記コレクタ領域と前記ベース領域との間に延在するバイポーラトランジスタに関する。
更に本発明は、第一のドーピング形を備える半導体物質のコレクタ領域を有するバイポーラトランジスタを製造する方法であって、前記領域上に前記第一のドーピング形と逆である第二のドーピング形を備える半導体物質のベース領域が設けられる方法にも関する。
日本国特許第ＪＡ−Ａ−５−７４８００号は、ベース領域における半導体物質としてＳｉＧｅを有するバイポーラトランジスタを開示している。
バイポーラトランジスタは非常に多くの用途、なかんずく例えば低雑音増幅器（ｌｏｗ−ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ）、マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）、及びデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）のような高周波ＲＦ用途において使用されている。通常１００ＧＨｚの遮断周波数（ｃｕｔｏｆｆ ｆｒｅｑｕｅｎｃｙ）を備えるバイポーラトランジスタが、通常４０Ｇｂ／ｓを伝送するための光通信ネットワーク（ｏｐｔｉｃａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｎｅｔｗｏｒｋ）におけるコンポーネントとして好適に使用され得る。
当該バイポーラトランジスタの設計には、多くのパラメータ間のトレードオフ（ｔｒａｄｅ−ｏｆｆ）が存在する。重要なパラメータは、コレクタ・ベース間又はコレクタ・エミッタ間の降伏電圧（ブレークダウン電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ））である。概して、降伏電圧が増大するとトランジスタの動作速度は減少する。トランジスタの動作速度は、別の重要なパラメータ、すなわち遮断周波数で表される。遮断周波数は、トランジスタが電流を増幅しなくなり、電流ゲインが１に等しくなったときの周波数として規定される。
知られているヘテロ接合（ヘテロジャンクション（ｈｅｔｅｒｏ ｊｕｎｃｔｉｏｎ））バイポーラトランジスタは、ベース領域においてＳｉＧｅを有している。コレクタ側において、極めて薄いＳｉＧｅベース領域が半導体物質の領域によって囲われている。前記半導体物質の領域は、最大約５×１０１６ｃｍ−３のドーピングレベルを具備する軽度のドーピング物質（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｍａｔｅｒｉａｌ）又は真性である。半導体領域とコレクタ領域とは両方ともｎ形ドーピングされているので、当該領域はそのままコレクタ領域の延在部（ｅｘｔｅｎｓｉｏｎ）を形成する。当該領域に隣接してコレクタ領域は、通常１×１０１７ｃｍ−３で比較的軽度に（低く）ｎ形ドーピングされている部分と、１×１０２０ｃｍ−３で比較的重度に（高く）ｎ形ドーピングされている部分とを有している。
コレクタ領域におけるドーピングの段階的な増大（ｓｔｅｐｗｉｓｅ ｂｕｉｌｄ−ｕｐ）により、コレクタにおける電界の段階的な増加がもたらされる。電界におけるこの勾配（ｇｒａｄｉｅｎｔ）のため、降伏電圧は比較的高くなる。
コレクタ側における領域の半導体物質は、ＳｉＧｅ又はＳｉである。前記半導体物質がＳｉＧｅである場合、高注入（カーク効果（Ｋｉｒｋ ｅｆｆｅｃｔ））のため、高い電流密度で遮断周波数は減少させられる。半導体物質がＳｉである場合、すなわち前記領域のドーピングレベルが最大５×１０１６ｃｍ−３の濃度まで増大させられるとき、コレクタのドーピングが、カーク効果はもはや発生しないことを保証するのに十分なほど高いため、遮断周波数は高い電流密度で減少しない。エミッタ・コレクタ降伏電圧は、前記領域におけるドーピングの増大によってマイナスの影響を受けない。
しかしながら、当該分野において知られているように、概してコレクタ・エミッタ間の降伏電圧と遮断周波数との積（ｐｒｏｄｕｃｔ）は、普通ジョンソンリミット（Ｊｏｈｎｓｏｎ ｌｉｍｉｔ）と称される最大値を有している。結局当該積はバイポーラトランジスタにとって重要なパラメータである。前記積が最大値を有しているので、これらのパラメータのうちの一つを、他のパラメータを低減させることなしに増大させることは通常不可能である。
本発明の目的は、広い帯域に渡ってジョンソンリミットに近付かせる、冒頭の段落に記載の種類のバイポーラトランジスタを提供することにある。
本発明によるデバイスにおいて、前記半導体領域における真性電界（ｉｎｔｒｉｎｓｉｃ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）の大きさが前記半導体領域におけるドーピング濃度と使用されるドーピング形とから少なくともほぼ独立すると共に、前記半導体領域が完全に空乏化されるようにコレクタ領域がドーピングされることによってこの目的は達成される。
前記半導体領域は、通常コレクタ、ベース、及びエミッタ領域よりも低いドーピング濃度を有しているので、前記領域は電荷キャリア（ｃｈａｒｇｅ ｃａｒｒｉｅｒ）について空乏化される。結局前記半導体領域は空乏領域となる。
知られているバイポーラトランジスタと違って、前記コレクタ領域は、重度にドーピングされた半導体物質のたった一つの部分を有している。コレクタ領域の比較的高いドーピングにより、完全に空乏化された半導体領域における真性電界は非常に高くなり得る（Ｓｉの場合、通常＞１０５Ｖ／ｃｍ）。例えばＧａＡｓ及びＩｎＰのような他の半導体物質の場合、同等の値の電界がもたらされる一方、ＳｉＣ及びＧａＮの場合、電界の値はほぼ１０倍高い。たとえコレクタ・ベース間に逆電圧（ｒｅｖｅｒｓｅ ｖｏｌｔａｇｅ）が印加されなくても、ビルトイン電圧（ｂｕｉｌｔ−ｉｎ ｖｏｌｔａｇｅ）は、この非常に高い真性電界を生成するには十分に高い。半導体領域におけるドーピング原子によってもたらされる更なる電界は、真性電界にほぼ等しい電界全体にいかなる影響も及ぼさない。従って前記半導体領域は、ベース及びコレクタ領域のドーピングレベルよりも小さい、任意のドーピングレベルを備えるｐ形であってもよくｎ形であってもよい。
前記領域を完全に空乏化することによって、たとえバイポーラトランジスタがスイッチオフされても、前記領域におけるドーピング濃度は、ことによると不可能となり得るレベルにまで増大し得る。このことは、非常に有利なことに、例えば高電流密度におけるカーク効果を完全に消滅させるために使用され得る。
トランジスタの多くのパラメータは、半導体領域における電界にほぼ依存している。前記電界はドーピングの形及びレベルから少なくともほぼ独立しているため、遮断周波数及び降伏電圧もドーピングの形及びレベルから少なくともほぼ独立している。
改善された降伏電圧及び遮断周波数のほぼ理想的な特性（ｂｅｈａｖｉｏｒ）により、ジョンソンリミットが近付かれ得る。
前記バイポーラトランジスタは縦型トランジスタである。すなわち、電荷キャリアがエミッタ領域からベース領域に注入され、その後当該電荷キャリアは、空乏化された半導体領域を通って、コレクタ領域においてコレクタコンタクトにまでドリフト（ｄｒｉｆｔ）する。電界の非常に強い力のために半導体領域における電荷キャリア輸送（ｃａｒｒｉｅｒ ｔｒａｎｓｐｏｒｔ）は縦型となる。それ故に、ベース領域とコレクタ領域との間の距離として規定される、半導体領域の幅（厚さ）を考慮することは有用である。トランジスタがスイッチオフされる場合、空乏領域の間の電界の積分値（ｉｎｔｅｇｒａｌ）はビルトイン電圧となる。半導体領域の幅が減少すると、電界の値は増大する。ベース・コレクタ間接合部（ｂａｓｅ−ｃｏｌｌｅｃｔｏｒ ｊｕｎｃｔｉｏｎ）のビルトイン電圧及び半導体領域の所与のドーピングで最大限に空乏化可能な距離に対してベース領域とコレクタ領域との間の距離が比較的短い場合、半導体領域において電界はほぼ一定となる。ベース領域及びコレクタ領域のドーピングが半導体領域におけるドーピングを上回るため、ベース・コレクタ間接合部の空乏領域は大部分半導体領域において位置される。従って、非常に粗い近似（ｒｏｕｇｈ ａｐｐｒｏｘｉｍａｔｉｏｎ）において、ベース・コレクタ間接合部に印加されるビルトイン電圧は、半導体領域における電界と半導体領域の幅との積になる。
逆ベース・コレクタ間電圧を印加することによって電界の強さは更に増大される。
半導体領域に渡って非常に強い、ほぼ一定の電界のために、半導体領域における電荷キャリアは飽和ドリフト速度（ｓａｔｕｒａｔｅｄ ｄｒｉｆｔ ｖｅｌｏｃｉｔｙ）で移動するため、半導体領域における電荷キャリアの存在が最小限の期間に制限されると、遮断周波数は非常に高くなるという重要な利点を、完全に空乏化された半導体領域の比較的狭い幅は有している。更に、半導体領域における電界において、降伏をもたらす衝突電離（インパクトイオナイゼーション（ｉｍｐａｃｔ ｉｏｎｉｚａｔｉｏｎ））を引き起こすのに十分な運動エネルギー（ｋｉｎｅｔｉｃ ｅｎｅｒｇｙ）を比較的わずかな数の電荷キャリアしか獲得しないという利点を前記狭い幅は有している。
ベース・コレクタ間降伏電圧及び関連するエミッタ・コレクタ間降伏電圧は増大させられ得る。
そのため、従来技術のトランジスタに比べてコレクタ・エミッタ間降伏電圧と遮断周波数との積を増大させると共に、ジョンソンリミットに近付けるか又はジョンソンリミットを超えさせることが可能になる。
通常、ベース領域におけるドーピング濃度は、ある特定の電流の設定（ｃｕｒｒｅｎｔ ｓｅｔｔｉｎｇ）及び短いベース走行期間（ｂａｓｅ ｔｒａｎｓｉｔ ｔｉｍｅ）に
対して最適化される。コレクタ領域におけるドーピング濃度はドーピング原子の溶解度積（ｓｏｌｕｂｉｌｉｔｙ ｐｒｏｄｕｃｔ）によって制限されるため、半導体領域が電荷キャリアについて空乏化され得る最長距離が存在する。コレクタ領域は比較的重度に、すなわちＳｉの場合通常５×１０１８ｃｍ−３を超えてドーピングされているため、ベース・コレクタ間接合部の空乏領域は、たとえ半導体領域がベース領域と同じドーピング形を有していても、常に半導体領域にもたらされている。
対して最適化される。コレクタ領域におけるドーピング濃度はドーピング原子の溶解度積（ｓｏｌｕｂｉｌｉｔｙ ｐｒｏｄｕｃｔ）によって制限されるため、半導体領域が電荷キャリアについて空乏化され得る最長距離が存在する。コレクタ領域は比較的重度に、すなわちＳｉの場合通常５×１０１８ｃｍ−３を超えてドーピングされているため、ベース・コレクタ間接合部の空乏領域は、たとえ半導体領域がベース領域と同じドーピング形を有していても、常に半導体領域にもたらされている。
半導体領域の比較的重度のドーピング、例えばＳｉに対して５×１０１７ｃｍ−３の場合、及びコレクタの間に逆電圧がもたらされていない状態、すなわち０Ｖのコレクタ・ベース間電圧の場合も、半導体領域は空乏化される。半導体領域が空乏化され得る最長距離は、Ｓｉに対する所与の値で約１７０ｎｍである。ドーピングの形及びレベルから独立しているために電界は非常に強くなければならない（通常、＞１０５Ｖ／ｃｍ）。Ｓｉバイポーラトランジスタの場合、半導体領域の幅は１００ｎｍを下回る。結局このことにより、約１Ｖのビルトイン電圧で１Ｖ／１００ｎｍ＝１０５Ｖ／ｃｍの電界がもたらされる。ＧａＡｓ又はＩｎＰのような異なる半導体物質から構成されるトランジスタの場合、同等のビルトイン電圧の値及び同等の電界のために半導体領域の幅は同等になる。
高電流密度において遮断周波数は、半導体領域を通る電荷キャリアの走行期間（ｔｒａｎｓｉｔ ｔｉｍｅ）によってほとんど決定される。電界は、半導体領域のドーピングから独立して常に非常に強い。当該非常に強い電界の結果として、半導体領域における電荷キャリアは飽和ドリフト速度で移動する。従って走行期間は半導体領域の幅によってのみ決定され、ドーピングレベルによって決定されない。
空乏化された半導体領域の更なる利点は、高電流密度においても小信号特性（ｓｍａｌｌ ｓｉｇｎａｌ ｂｅｈａｖｉｏｒ）が線形的であることにある。小電流（ｓｍａｌｌ ｃｕｒｒｅｎｔ）の場合、コレクタ・ベース間容量は一定である。大電流の場合、コレクタにおける蓄積電荷（ｃｈａｒｇｅ ｓｔｏｒａｇｅ）が支配的となり、それ故にトランジスタの速度を制限する。電界が半導体領域において非常に強いため、電荷キャリアは、印加電圧から独立して常に飽和ドリフト速度で移動する。従って蓄積電荷は電流で線形的にスケーリングされる。当該線形特性のため、トランジスタは高電流且つ高い周波数で非常に好適に動作され得る。
半導体領域が比較的狭い幅、すなわちＳｉの場合、通常１００ｎｍよりも狭い幅の場合、電界の分布（ｄｉｓｔｒｉｂｕｔｉｏｎ ｏｆ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）は非常に狭い領域にもたらされる。コレクタ・ベース間接合部は、衝突電離の結果、降伏する。衝突電離は局所化された効果ではない。電荷キャリアが衝突電離を引き起こすのに十分なエネルギーを獲得する前に、電界においてウォームアップするためにある一定の期間とスペースとを電荷キャリアは必要とする。電界におけるピークは電荷キャリアのエネルギー緩和長（ｅｎｅｒｇｙ ｒｅｌａｘａｔｉｏｎ ｌｅｎｇｔｈ）よりも狭いので、衝突電離はほとんど発生しない。Ｓｉの場合、緩和長は約６５ｎｍである。この非局所的なアバランシュ効果（ａｖａｌａｎｃｈｅ ｅｆｆｅｃｔ）により、比較的高いコレクタ・ベース間降伏電圧がもたらされる。コレクタ・エミッタ間降伏電圧は、トランジスタの電流増幅率とコレクタ・ベース間電圧との関数である。比較的高いコレクタ・ベース間電圧のために、空乏化された半導体領域を備えていないトランジスタに比べてコレクタ・エミッタ間降伏電圧も比較的高くなる。Ｓｉの場合約３５ｎｍの半導体領域の非常に狭い幅においてコレクタ・エミッタ間降伏電圧は、ドーピングから独立した値に収束する。そのときコレクタ・エミッタ間降伏電圧ＢＶＣＥＯは前記領域の幅にのみ依存し、ドーピングに依存しない。この場合、コレクタ・エミッタ間降伏電圧は、Ｓｉの場合１．８Ｖよりも低くならない。従って半導体領域の極度に狭い幅において、コレクタ・エミッタ間降伏電圧は比較的高いまま保持される。
非常に有利なことに、前記半導体領域の幅は非常に狭い（Ｓｉの場合通常３５ｎｍよりも狭い）。空乏化された半導体領域における非局所的なアバランシュ効果のため、コレクタ・エミッタ間降伏電圧は比較的高いまま保持される。コレクタ・エミッタ間降伏電圧ＢＶＣＥＯと遮断周波数との両方は半導体領域におけるドーピングから独立していると共に、空乏化された半導体領域の幅のみの関数である。本発明により、比較的非常に高いコレクタ・エミッタ間降伏電圧を有する著しく高速なバイポーラトランジスタが実現され得る。シリコンにおける２００ＶＧＨｚのジョンソンリミットが通常３５ｎｍの幅において超えられる。
好ましくは、バイポーラトランジスタのベース領域は、コレクタ及びエミッタのために使用される半導体物質と異なる半導体物質から構成され、前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタを形成する。前記バイポーラトランジスタは、例えばエミッタ及びコレクタ領域における半導体物質としてＡｌＧａＡｓ、ＩｎＡｌＡｓ、又はＳｉＣを有すると共に、ベース領域における半導体物質としてＧａＡｓ、ＩｎＧａＡｓ、又はＳｉを有するヘテロ構造体であってもよい。
ホモ接合（ｈｏｍｏｊｕｎｃｔｉｏｎ）バイポーラトランジスタと比較すると、ベース領域におけるドーピングレベルは更に高くてもよい。このことはバンドギャップの差に帰され得る。このことは、ベース領域における抵抗がホモ接合バイポーラトランジスタにおける抵抗よりも小さくなるという好ましい効果を有する。更に、例えばＧａＡｓにおける電荷キャリアの移動度（ｍｏｂｉｌｉｔｙ）はＳｉにおける電荷キャリアの移動度よりもずっと高くなり、この結果ベース領域においてかなり低減された蓄積電荷がもたらされる。通常、ヘテロ接合バイポーラトランジスタの速度は、ホモ接合トランジスタの速度よりもずっと高い。コレクタにおける蓄積電荷は、通常速度における制限要因となっている。本発明により、コレクタにおける蓄積電荷はかなり低減されると共にトランジスタの速度は増大させられることが可能となる。
前記バイポーラトランジスタが、ＣＭＯＳ又はメモリのような他の半導体デバイスと共に容易に集積されることを可能にするために、前記トランジスタは有利なことにＳｉから構成される。エミッタ及びコレクタ領域の半導体物質はシリコンであり、ベース領域の半導体物質はＳｉＧｅを有している。前記ＳｉＧｅは、バンドギャップのサイズを決定するＧｅのパーセンテージで、例えばＣＶＤによって層として堆積させられる。
シリコン・ゲルマニウムへテロ接合バイポーラトランジスタ（ｓｉｌｉｃｏｎ−ｇｅｒｍａｎｉｕｍ ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）において、コレクタ側ばかりでなくエミッタ側にも寄生エネルギー障壁（ｐａｒａｓｉｔｉｃ ｅｎｅｒｇｙ ｂａｒｒｉｅｒ）が形成されることを防ぐように、ベース領域のドーピングがＳｉ−Ｇｅ層内に保持されていることは、知られているトランジスタにとって重要なことである。当該寄生エネルギー障壁は、ＳｉＧｅ層の有利な効果を低減させる。半導体領域がベース領域とコレクタ領域との間に位置される本発明によるトランジスタにおいて、前記ビルトイン電圧はコレクタ側における寄生エネルギー障壁の不利な効果を打ち消すのに十分である。従って、本発明によるバイポーラトランジスタはベース領域におけるプロセス変動にほとんど影響されにくい。
本発明の目的は、冒頭の段落に記載の種類のバイポーラトランジスタを製造する方法を提供することにもある。当該方法により、正確に調整可能なドーピング濃度を備える半導体物質の比較的薄い層が、ベース領域とコレクタ領域との間に確実にもたらされ得る。
本発明によれば、前記方法に関する本発明の目的は、エピタキシャル層を形成するように半導体物質がコレクタ領域に渡ってエピタキシャルに設けられ、前記エピタキシャル層がその場でドーピング（イン・シツ（ｉｎ ｓｉｔｕ）ドーピング）され、その後ベース領域がエピタキシャルに設けられることによって達成される。コレクタ領域は基板上に形成されている領域若しくは層、半導体本体、又は半導体基板であってもよい。
半導体物質の層は、通常コレクタ、ベース、又はエミッタ領域よりも低いドーピング濃度を有しているので、半導体層は電荷キャリアについて空乏化される。遮断周波数及びコレクタ・エミッタ間降伏電圧は半導体層の厚さにかなり依存しているので、ベース領域及びコレクタ領域のドーピングの拡散が、製造プロセスの間可能な限り制限されることは重要である。サーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）を可能な限り小さく保つために、イオン注入（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）によってドーピングをもたらすと共に高温ステップにおいて前記ドーピングを電気的に活性化させる代わりに、有利なことにコレクタ領域、半導体物質の層、ベース領域、及びエミッタ領域は連続的にエピタキシャルに設けられ、その場でドーピングされる。バイポーラトランジスタの半導体物質は、結晶シリコン（ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、III−Ｖ族半導体、Ｓｉ−Ｇｅ、Ｓｉ−Ｃ層、又は他の化合物（ｃｏｍｐｏｕｎｄ）であってもよい。
好ましくは、半導体物質の層の厚さは１００ｎｍより薄くてもよい。半導体物質の層の厚さはより薄いため、その場でドーピングされた半導体層を境界付けているコレクタ領域及びベース領域のドーピング濃度プロファイルはより急峻でなければならない。ベース領域又はコレクタ領域から半導体層への、ドーピングの外拡散（ｏｕｔｄｉｆｆｕｓｉｏｎ）及びオートドーピング（ａｕｔｏｄｏｐｉｎｇ）により、その場でドーピングされた半導体層の厚さが低減され得る。比較的容易に製造され得るバイポーラトランジスタは、約７００℃の温度でＣＶＤによってＳｉのエピタキシャル層が堆積させられると共に、その場でＡｓでドーピングされるシリコンコレクタ領域を有している。ドーピング原子の外拡散は、Ｓｉ及びＳｉ−Ｇｅに通常０．２乃至０．３％（０．２−０．３ ａｔ．％）の少量のＣを加えることによって低減される。
ＳｉＧｅヘテロ接合バイポーラトランジスタの場合、ベース領域はＳｉＧｅの半導体物質の層に位置される。その場でドーピングされたＳｉ半導体層が堆積させられた後、半導体物質の層においてＳｉＧｅを堆積させ始めることは可能である。従ってシリコンに加えて、半導体物質の層はＳｉＧｅも有している。
シリコンから構成されるトランジスタは通常、Ｂでｐ形ドーピングされるベース領域と、例えばＡｓ又はＳｂでｎ形ドーピングされるコレクタ領域とを有している。前記プロセスにおける様々なステップの間、例えばＢｉＣＭＯＳプロセスにおいてバイポーラトランジスタの間に絶縁分離物質（ｉｓｏｌａｔｉｎｇ ｍａｔｅｒｉａｌ）を設ける間、前記層のオーバドーピング（ｏｖｅｒｄｏｐｉｎｇ）をもたらす、ベース又はコレクタからその場でドーピングされた半導体層へのドーピング原子の拡散を防止するように、可能な限り９００℃より低い温度を保持することは重要である。
エミッタ領域は、第一のドーピング形のドーピング原子を多結晶シリコン層にもたらし、その後ベース領域においてドーピング原子を拡散することによって形成され得る。当該拡散ステップにおいても、温度が好ましくは９００℃よりも低く保持され、加熱プロセスの期間は非常に短くなる。このことは、例えばラピッドサーマルアニーリング（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ（ＲＴＡ））又はレーザアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）を使用して実現され得る。
本発明によるバイポーラトランジスタの当該及び他の態様は、以下に記載の実施例に関して説明されると共に明らかにされるであろう。
図は概略図的であり、寸法は一致しておらず、明確化のために部分の相対的なディメンションが伸張されていると共に縮小されていることは注意されるべきである。概して、参照番号は対応する部分又は同じ部分を参照している。
図１に示されているバイポーラトランジスタは、コレクタ領域１、エミッタ領域２、及び、エミッタ領域２とコレクタ領域１との間に位置されるベース領域３を有している。前記領域は半導体物質から構成されている。ベース領域３は、エミッタ領域及びコレクタ領域の第一のドーピング形と逆の第二のドーピング形を有している。半導体領域４は、コレクタ領域１とベース領域３との間に延在している。前記半導体領域は、コレクタ領域１、ベース領域３、及びエミッタ領域２よりも軽度にドーピングされる。
異なるトランジスタ物質は、例えば結晶シリコン（ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、III−Ｖ族半導体、Ｓｉ−Ｇｅ、Ｓｉ−Ｃ層、又は他の化合物（ｃｏｍｐｏｕｎｄ）から構成され得る。半導体領域４が完全に空乏化されていることは極めて重要なことである。半導体領域４における真性電界の強さは、半導体領域４におけるドーピングレベル及びドーピング形から少なくともほぼ独立している。トランジスタのスイッチオフ状態において半導体領域は、半導体領域が空乏化されていない場合よりも重度にドーピングされ得るという利点を前記半導体領域の空乏化は有している。より高いドーピングは、前記デバイスが動作しているときの最大電流密度（ｍａｘｉｍｕｍ ｃｕｒｒｅｎｔ ｄｅｎｓｉｔｙ）の増大をもたらす。
バイポーラトランジスタは、高い周波数における動作に適しており、特に遮断周波数を増大させることなく降伏電圧が増大させられることを可能にする。非局所的なアバランシュ効果のため、遮断周波数とコレクタ・エミッタ間降伏電圧との、可能な最も高い積はジョンソンリミットを超え得る。
図２に示されているグラフにおいて、バイポーラトランジスタはｐ形のベースとｎ形のエミッタ及びコレクタとを備えるＮＰＮヘテロ接合バイポーラトランジスタである。ベース領域のｐ形ドーピングはＳｉＧｅ層において全体的にもたらされている。半導体領域におけるドーピングは通常、ベース領域又はコレクタ領域におけるドーピングよりも低い。コレクタ領域のｎ形ドーピングは５×１０１８ｃｍ−３を超えている。ベース領域のドーピングは通常５×１０１７ｃｍ−３を超えている。
前記半導体領域は、図２ａにおいて左手側に示されているようにｎ形ドーピングされてもよく、又は右手側に示されているようにｐ形ドーピングされてもよい。ドナー（ｄｏｎｏｒ）及びアクセプタ（ａｃｃｅｐｔｏｒ）濃度における矢印は、半導体領域が空乏化される限り前記濃度は広い範囲に渡って変化され得ることを示している。また、半導体領域の比較的高いドーピング、例えば５×１０１７ｃｍ−３の場合、及びコレクタ間に逆電圧がもたらされていない場合、すなわちコレクタ・ベース間電圧が０Ｖである場合、半導体領域は空乏化される。この場合、半導体領域が空乏化され得る最長距離は約１７０ｎｍとなる。
図２ｂに示されている真性電界は非常に強く、完全に空乏化された半導体領域において通常、＞１０５Ｖ／ｃｍになる。コレクタ・ベース間接合部の間のビルトイン電圧は、この非常に強い真性電界を生成するのに十分である。半導体領域におけるドーピング原子によってもたらされる更なる電界により、前記電界は矢印によって示される方向に傾けられる。ベース・コレクタ間接合部のビルトイン電圧からもたらされる非常に強い電界は、ドーピングレベル及びドーピング原子の種類によって比較的少ない程度に影響を及ぼされ、コレクタ・ベース間接合部の間にもたらされる逆電圧によって更に増大させられる。半導体領域の幅（厚さ）と電界とに渡る積分値は、コレクタ・ベース間にもたらされる逆電圧ＶＣＢとビルトイン電圧ＶＢＩとの合計値にほぼ対応している。
図２ｃは、電流密度Ｉにおける増大の結果、全電界における最大値が、ベース領域と半導体領域との間の境界（ボーダ（ｂｏｒｄｅｒ））から、半導体領域とコレクタ領域との間の境界にシフトし得ることを示している（図２ｃにおける左図参照）。しかしながら、もたらされた電流による全電界の変化は小さい。
半導体領域におけるｎ形ドーピングのレベルの、半導体領域の幅の関数としての遮断周波数に対する影響が図３に示されている。遮断周波数の計算は、２×１０２１ｃｍ−３のドーピングを備えるｎ形コレクタ領域と、ベース領域としての役割を果たす、ドーピング濃度１×１０１８ｃｍ−３を有するp形ドーピングを備える、２０％Ｇｅを有する薄いＳｉＧｅ層とを有するバイポーラトランジスタに対して行われる。エミッタ領域は２×１０２１ｃｍ−３のドーピング濃度を有している。前記エミッタ領域はエミッタコンタクトを備えている。前記計算は０Ｖのコレクタ・ベース間電圧で行われる。シミュレートされたデータは、１０ｎｍのステップで１００ｎｍから３０ｎｍへの半導体領域の幅の低減によりもたらされる、遮断周波数に対する好ましい影響を明らかに示している。より少ない蓄積電荷（ｃｈａｒｇｅ ｓｔｏｒａｇｅ）のために１×１０１５ｃｍ−３から５×１０１７ｃｍ−３へのドーピング濃度の増大は遮断周波数の増大をもたらす。１００ｎｍから３０ｎｍへの半導体領域の幅の低減により、遮断周波数に対する、ドーピングレベルの影響がますます小さくなる。最大遮断周波数は３０ｎｍの半導体領域の幅において１１０ＧＨｚとなり、ドーピングレベルから独立している。電荷キャリアは、空乏化された半導体領域を通って飽和ドリフト速度で移動する。最大遮断周波数は、通常５ｍＡ／μｍ2の高電流密度で達せられる。半導体領域におけるドーピング濃度はより高くなり得るという事実のため、電流強度（ｃｕｒｒｅｎｔ ｉｎｔｅｎｓｉｔｙ）は、従来のデバイスにおける強度よりもずっと高くなり得る。図３に示されているシミュレーションにおいて、遮断周波数は、約６０ｎｍの値において半導体領域４の幅５の線形的な減少に対して線形的に増大している。
本発明により、コレクタ・エミッタ間降伏電圧と遮断周波数との積の標準的な限界（ｓｔａｎｄａｒｄ ｌｉｍｉｔ）が超えられ得る。
コレクタ・エミッタ間降伏電圧の関数としての遮断周波数に対する、半導体領域におけるｎ形ドーピングのレベルの影響が図４に示されている。シミュレートされたトランジスタは、上記の計算における値と同じドーピング濃度値を有している。予測されるように、ドーピング濃度が１×１０１５ｃｍ−３から５×１０１７ｃｍ−３へ増加する場合、コレクタ・ベース間降伏電圧は減少する。シミュレートされたデータは、１００ｎｍの半導体領域の幅の場合の遮断周波数に対する、１×１０１５ｃｍ−３から５×１０１７ｃｍ−３へのドーピング濃度の増加の好ましい影響を明らかに示している。しかしながら、幅が約５０ｎｍにまで減少すると、遮断周波数の、ドーピング濃度に対する依存性はかなり低減される。図４に示されている実線は、２００ＶＧＨｚのジョンソンリミットを示している。当該図が明確に示しているように図４において右下から左上に延在する同じシンボルに対応して、半導体領域の幅が１０ｎｍのステップで１００ｎｍから３０ｎｍに減少させられる場合、ジョンソンリミットは超えられている。例えば３×１０１７ｃｍ−３のドーピング濃度の場合、ジョンソンリミットは４０ｎｍを下回る、半導体領域の幅において超えられている。本発明により、１１０ＧＨｚの遮断周波数及び２Ｖの降伏電圧を有するＳｉＧｅ ＨＢＴバイポーラトランジスタが実現され得る。しかしながら、第一の実施例によるトランジスタの、示されているデータにおいて、エミッタ領域及びベース領域は最適化されていない。最適化されたエミッタ及びベース領域と本発明とによって、１．８Ｖの降伏電圧において２１０ＧＨｚの遮断周波数が実現され得る。従って２００ＶＧＨｚのジョンソンリミットは十分に超えられ、前記最適化されたトランジスタの場合、３７８ＶＧＨｚとなる。
バイポーラトランジスタを製造する有利な方法において半導体物質の層６は、１×１０２０ｃｍ−３のＡｓ原子のｎ形ドーピングを備える、Ｓｉ半導体物質のコレクタ領域１の上に設けられる。エピタキシャル層６はその場でドーピングされる。図５に示されている実施例において、前記エピ層はＰ原子で１０１７ｃｍ−３の濃度にｎ形ドーピングされる。
半導体物質の層６は１００ｎｍより薄い厚さ７を有する。示されている実施例において、エピタキシャル成長後の、エピ層の厚さは８０ｎｍとなり、燐（ｐｈｏｓｐｈｏｒ）原子で１０１７ｃｍ−３のドーピング濃度にドーピングされる。その後、温度は９００℃より低く保持され、絶縁部が浅溝素子分離（シャロートレンチアイソレーション（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ））の形態で設けられる。
その後、Ｓｉ又はＳｉＧｅ層をエピタキシャルに設けて、それからＢ原子をその場でドーピングすることによってベース領域３が形成される。Ｓｉ又はＳｉＧｅ層は、化学気相成長（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって約７００℃の温度で半導体物質の層６の上にエピタキシャル成長させられる。示されている実施例において、ベース領域におけるＢ濃度は２×１０１８ｃｍ−３であり、Ｓｉベース領域の厚さは２００ｎｍである。
ＳｉＧｅヘテロ接合バイポーラトランジスタの場合、ベース領域はＳｉＧｅ半導体物質の層において位置されている。ベース領域は、例えば２０ｎｍ真性ＳｉＧｅ（１８％Ｇｅ）の差動エピタキシャル成長層パケット（ｄｉｆｆｅｒｅｎｔｉａｌｌｙ， ｅｐｉｔａｘｉａｌｌｙ ｇｒｏｗｎ ｌａｙｅｒ ｐａｃｋｅｔ）と、硼素（ｂｏｒｏｎ）で６×１０１９ｃｍ−３の濃度にドーピングされている５ｎｍＳｉＧｅ（１８％Ｇｅ）と、１０ｎｍ真性ＳｉＧｅ（１８％Ｇｅ）とを有している。
その場でドーピングされたＳｉ半導体層の堆積後、半導体物質の層においてＳｉＧｅを堆積し始めることは可能である。この場合、シリコンと異なり、半導体物質の層はＳｉＧｅも有している。
エミッタ領域がベース領域上に形成される。通常６００乃至７００℃の温度でＣＶＤプロセスにより通常２００ｎｍ厚の多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）層８を設けることによってエミッタ領域２は形成される。Ｐ又はＡｓのようなｎ形ドーピング原子は、前記成長プロセスの間にその場でもたらされる。当該実施例においてＡｓは、多結晶シリコン層８において２×１０１５ｃｍ−３の濃度に注入される。その後、前記ドーピング原子はベース領域３において拡散される。例えばＢｉＣＭＯＳプロセスにおけるバイポーラトランジスタに関して、前記層のオーバドーピングをもたらし得る、ベース又はコレクタから前記その場でドーピングされた半導体層６へのドーピング原子の拡散を防止するために、温度を可能な限り９００℃よりも低く保持することは重要である。示されている実施例において、加熱プロセスの期間は非常に短く、通常ラピッドサーマルアニールプロセスにおいて１０００℃で１０秒である。
当該温度ステップの後、図５に示されているトランジスタの濃度プロファイルに示されているように、半導体領域４の幅５は８０ｎｍから３０乃至４０ｎｍに低減される。ドーピング原子の拡散は最低サーマルバジェット（ｍｉｎｉｍｕｍ ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）によって制限されるが、図５に示されている実施例において半導体領域の幅５は低減されている。半導体領域のコレクタ側における電界の勾配の通常の値は、１×１０２０ｃｍ−３のコレクタのドーピングレベルにおいて０．１Ｖ／ｃｍ２である。
有利な方法において、全ての領域はＣＶＤプロセスにおいてエピタキシャル成長させられて、その場で堆積させられる。このように、サーマルバジェットは、その場でドーピングされる前記領域の成長の間に最小限化される。急峻なドーピングプロファイルは有利である。関連する堆積温度におけるドーピング原子の比較的低い溶解度及び電気活性度は不利である。
サーマルバジェットを低減するために、バイポーラトランジスタと、ＣＭＯＳのような他の半導体デバイス並びにＤＲＡＭ及びＥＥＰＲＯＭ等のメモリデバイスとの間の絶縁分離部は、高密度プラズマ酸化（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｏｘｉｄｅ）又はスピンオングラス（ｓｐｉｎ−ｏｎ−ｇｒａｓｓ）技術のような低温堆積技術によってトレンチ（溝）においてもたらされ得る。
本発明が上記の実施例に限定されることはなく、各々のバイポーラトランジスタ又はへテロ構造のバイポーラトランジスタにおいても使用され得ることは注意されるべきである。更に、本発明はｎ形トランジスタに限定されることはなく、ＰＮＰトランジスタに対しても使用され得る。更に、本デバイスはシリコンに限定されることはなく、ゲルマニウム、ゲルマニウムシリコン、III−Ｖ族、及びＳｉＣバイポーラデバイスも使用され得る。
何れの当業者にとっても明らかなように、上記の特定のディメンション及び特定の実施例の物質は変更され得る。
Claims (12)
- 第一のドーピング形を備える半導体物質のコレクタ領域と、
前記第一のドーピング形を備える半導体物質のエミッタ領域と、
前記第一のドーピング形と逆である第二のドーピング形を備える半導体物質のベース領域と、
を有するバイポーラトランジスタであって、
前記ベース領域は前記エミッタ領域と前記コレクタ領域との間に位置され、
半導体領域が前記コレクタ領域と前記ベース領域との間に延在し、
前記半導体領域の厚さは最大でも１００ｎｍである、
バイポーラトランジスタにおいて、
前記半導体領域が完全に空乏化されるように、且つ、前記半導体領域における真性電界の大きさは、使用される前記ドーピング形と前記半導体領域における前記ドーピングの濃度とに、独立であるように、前記コレクタ領域が５×１０１８ｃｍ−３以上のドーピング密度でドープされ、前記コレクタ領域が重度にドープされた唯一の部分である、
ことを特徴とするバイポーラトランジスタ。 - 前記半導体領域における前記真性電界が少なくともほぼ一定である請求項１に記載のバイポーラトランジスタ。
- 遮断周波数が前記半導体領域の前記厚さに逆比例する請求項２に記載のバイポーラトランジスタ。
- コレクタ・エミッタ間降伏電圧が、前記半導体領域の前記厚さの線形的な関数である請求項２に記載のバイポーラトランジスタ。
- 前記遮断周波数と前記コレクタ・エミッタ間降伏電圧との積がジョンソンリミットを超える請求項２に記載のバイポーラトランジスタ。
- 前記ベース領域が、前記コレクタ領域及び前記エミッタ領域のために使用される物質と異なる半導体物質から構成され、ヘテロ接合バイポーラトランジスタを形成する請求項１乃至５の何れか一項に記載のバイポーラトランジスタ。
- 前記半導体物質が、前記ベース領域においてＳｉ−Ｇｅを有する請求項６に記載のバイポーラトランジスタ。
- 前記Ｓｉ−Ｇｅが前記半導体領域に延在する請求項７に記載のバイポーラトランジスタ。
- 第一のドーピング形を備える半導体物質のコレクタ領域を有するバイポーラトランジスタを製造する方法であって、前記領域上に前記第一のドーピング形と逆である第二のドーピング形を備える半導体物質のベース領域が設けられる方法において、前記半導体物質は、エピタキシャル層を形成するように前記コレクタ領域上にエピタキシャルに設けられ、前記エピタキシャル層がその場でドーピングされ、その後、前記ベース領域がエピタキシャルに設けられることを特徴とする方法。
- １００ｎｍより薄い前記層の厚さが達せられるまで、前記半導体物質が設けられる請求項９に記載の方法。
- 前記エピタキシャルに設けられた半導体物質がＳｉＧｅを有する請求項９に記載の方法。
- 第一のドーピング形のドーピング原子を多結晶シリコン層にもたらし、その後前記ベース領域において前記ドーピング原子を拡散することによって、エミッタ領域が形成される請求項９に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01202997 | 2001-08-07 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003520002A Division JP2004538646A (ja) | 2001-08-07 | 2002-06-27 | バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007318159A true JP2007318159A (ja) | 2007-12-06 |
Family
ID=8180764
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003520002A Pending JP2004538646A (ja) | 2001-08-07 | 2002-06-27 | バイポーラトランジスタ及びその製造方法 |
| JP2007174530A Withdrawn JP2007318159A (ja) | 2001-08-07 | 2007-07-02 | バイポーラトランジスタ及びその製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003520002A Pending JP2004538646A (ja) | 2001-08-07 | 2002-06-27 | バイポーラトランジスタ及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20030030127A1 (ja) |
| EP (1) | EP1417715A1 (ja) |
| JP (2) | JP2004538646A (ja) |
| KR (1) | KR20040030942A (ja) |
| TW (1) | TW569449B (ja) |
| WO (1) | WO2003015177A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004016992B4 (de) * | 2004-04-02 | 2009-02-05 | Prema Semiconductor Gmbh | Verfahren zur Herstellung eines Bipolar-Transistors |
| WO2006061731A1 (en) | 2004-12-06 | 2006-06-15 | Koninklijke Philips Electronics N.V. | Method of producing an epitaxial layer on a semiconductor substrate and device produced with such a method |
| JP2006303222A (ja) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器 |
| TWI559532B (zh) * | 2007-04-30 | 2016-11-21 | 烏翠泰克股份有限公司 | 矽鍺異質接面雙極電晶體結構與方法（一） |
| US7900167B2 (en) | 2007-10-24 | 2011-03-01 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor structure and method |
| US7750371B2 (en) | 2007-04-30 | 2010-07-06 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor structure and method |
| US9666702B2 (en) * | 2013-03-15 | 2017-05-30 | Matthew H. Kim | Advanced heterojunction devices and methods of manufacturing advanced heterojunction devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3074834B2 (ja) * | 1991-09-17 | 2000-08-07 | 日本電気株式会社 | シリコンヘテロ接合バイポーラトランジスタ |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JP3189878B2 (ja) * | 1997-07-16 | 2001-07-16 | 日本電気株式会社 | バイポーラトランジスタ |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
-
2002
- 2002-06-27 JP JP2003520002A patent/JP2004538646A/ja active Pending
- 2002-06-27 EP EP02741098A patent/EP1417715A1/en not_active Ceased
- 2002-06-27 WO PCT/IB2002/002680 patent/WO2003015177A1/en active Application Filing
- 2002-06-27 KR KR10-2004-7001879A patent/KR20040030942A/ko not_active Application Discontinuation
- 2002-08-02 US US10/211,897 patent/US20030030127A1/en not_active Abandoned
- 2002-09-13 TW TW091120985A patent/TW569449B/zh active
-
2007
- 2007-07-02 JP JP2007174530A patent/JP2007318159A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20030030127A1 (en) | 2003-02-13 |
| TW569449B (en) | 2004-01-01 |
| WO2003015177A1 (en) | 2003-02-20 |
| EP1417715A1 (en) | 2004-05-12 |
| KR20040030942A (ko) | 2004-04-09 |
| JP2004538646A (ja) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US6316795B1 (en) | Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors | |
| US6087683A (en) | Silicon germanium heterostructure bipolar transistor with indium doped base | |
| US7566921B2 (en) | Silicon germanium emitter | |
| JP2007318159A (ja) | バイポーラトランジスタ及びその製造方法 | |
| WO2003058710A1 (en) | Method and structure for a heterojunction bipolar transistor | |
| JP2006279046A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| EP2919272A1 (en) | Bipolar transistor device and method of fabrication | |
| EP1417714B1 (en) | Bipolar transistor, semiconductor device and method of manufacturing same | |
| US6506659B2 (en) | High performance bipolar transistor | |
| US6777780B2 (en) | Trench bipolar transistor | |
| US6673688B1 (en) | Method for eliminating collector-base band gap in an HBT | |
| US6740560B1 (en) | Bipolar transistor and method for producing same | |
| JPH04290234A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080814 |